JPH05204679A - I/o割込みサブクラスの認識方法 - Google Patents

I/o割込みサブクラスの認識方法

Info

Publication number
JPH05204679A
JPH05204679A JP4185111A JP18511192A JPH05204679A JP H05204679 A JPH05204679 A JP H05204679A JP 4185111 A JP4185111 A JP 4185111A JP 18511192 A JP18511192 A JP 18511192A JP H05204679 A JPH05204679 A JP H05204679A
Authority
JP
Japan
Prior art keywords
customer
interrupt
cpu
zone
isc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4185111A
Other languages
English (en)
Other versions
JP2525997B2 (ja
Inventor
Norman C Chou
ノーマン・チョ−チュン・チョウ
Peter H Gum
ピーター・ハーマン・ガム
Roger E Hough
ロージャー・エルドレッド・ヒュー
Moon Ju Kim
ムーン・ジュ・キム
James C Mazurowski
ジェイムス・チェスター・マズロースキー
Donald W Mccauley
ドナルド・ウィリアム・マッコーリー
Casper A Scalzi
キャスパー・アンソニー・スカルズィ
John F Scanlon
ジョン・フェントン・スカンロン
Leslie W Wyman
レスリー・ウッド・ワイマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05204679A publication Critical patent/JPH05204679A/ja
Application granted granted Critical
Publication of JP2525997B2 publication Critical patent/JP2525997B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 (修正有) 【目的】システム中の顧客区画数を構成されたI/O 割込
みサブクラスの数を越えることができるシステムの提
供。 【構成】論理的に区画されたデータ処理システムで、異
なる区画は異なる顧客のオペレーティング・システムを
含みうる。CPU インタフェースは複数のCPUが多数のハ
ードウェア制御キューに配置されたI/O割込みに応答す
る制御をする。ホスト・ハイパバイザ・プログラムは顧
客オペレーティング・システムを指名し、顧客はCPU 上
のプログラムの指名を制御する際にI/O 割込みを用い
る。顧客の区画の数がシステムに構成されたI/O割込み
サブクラスの数を越えることができ、顧客のオペレーテ
ィング・システムの指名制御がそれぞれの顧客の下に動
作する複数のプログラムの異なる優先順位に対応でき
る。可能なI/O割込みに関するホストへの警告をサポー
トするCPU制御ができ、顧客のI/O割込みを処理可能にす
るCPUに制御されたパス・スルーを提供する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多数の顧客のオペレーテ
ィング・システムを含む論理的に区画されたデータ処理
システムにおけるI/O割込みキューのためのCPUインタフ
ェースに関する。
【0002】
【従来の技術と発明が解決しようとする課題】CPU イン
タフェースはホスト・ハイパバイザ・プログラムがその
顧客のオペレーティング・システムをどのように指名(d
ispatch)するかを制御するために CPUがI/O割込みに応
答する方法及び顧客がシステム中の1又は2以上のCPU
にある顧客のプログラムを指名する方法を制御する。本
発明により、システム中の顧客区画数はシステムに構成
されたI/O割込みサブクラス(ISC)の数を越え、かつ各顧
客のオペレーティング・システムの指名制御はそれぞれ
の顧客の下に動作する複数のプログラムの異なる優先順
位に反応することができる。本発明はシステム中の顧客
が使用できる全てのI/O割込みキューをCPU指名制御がサ
ポートすることを可能にする。
【0003】従来の区画システムは米国特許第4843541
号明細書に開示されている。この特許では、このシステ
ム中の各区画(ゾーンと呼ぶ)はそれぞれの顧客オペレー
ティング・システム(ゲストと呼ぶ)をサポートする。顧
客オペレーティング・システムはIBM MVS又は VMオペレ
ーティング・システムのコピーかも知れない。ハイパバ
イザ・プログラム(ホストと呼ぶ)は前記システムのそれ
ぞれの区画で全ての顧客オペレーティング・システムを
監視する。
【0004】前記米国特許第4843541 号明細書における
記述は、このシステムの中の最大区画数を、このシステ
ム中の各CPU内の保留レジスタで使用できるI/O割込みサ
ブクラス(ISC)の最大数に制限し、それによって合計8
のI/O割込みサブクラス (ISC)を使用可能にした。各ISC
は、指定されたI/O装置のサブセットからI/O 割込みの
サブセットを受取るI/O割込みキューに対応する。最大
8のISC位置を有する各 CPU内の保留レジスタは、この
システム内のCPUとI/O割込み保留との物理的なインタフ
ェースであった。
【0005】米国特許第4271468号明細書は、対応するI
/O割込みキュー・サブクラスに I/O割込みがあるかどう
かをCPUに示すために各CPU内の保留レジスタの使用を開
示する。保留レジスタは、CPUがそれぞれのISCキュー中
の保留I/O 割込みの存在について知ることを可能にし、
かつCPUがそのCPUにあるプログラムの指名を制御するた
めの保留割込みに対する優先順位付与を可能にする。
【0006】しかしながら、前記米国特許第4843541 号
明細書の開示は区画中の全ての顧客I/O割込みを処理す
るために区画当り1つのホスト制御ISCの制限を有す
る。この制限はEIEM(有効なI/O割込み可能マスク) と呼
ばれる機構を介して生じる。この制限により生じたこと
は、第一にシステムは (各CPU保留レジスタ中の8つのI
SC位置に対応する)最大8ゾーンを有すること及び第二
に各顧客はその顧客I/O割込みの間のあるISC優先順位細
分性を幾らか失うことである。
【0007】顧客オペレーティング・システム毎の1つ
のホストISC の使用は各顧客の全てのI/O割込みが(最大
8つまでの異なる顧客I/OキューのどれがI/O割込みを受
取っているかに関係なく)1つの割当てられたホストISC
を通過することを強制する。前記システム内のCPUで各
顧客のプログラムの指名を制御するのにこのホストISC
だけが使用可能であった。従って、(CPUの保留レジスタ
内の8つの ISC位置に対応する)EIEM中の8つのISC位置
はこのシステム内の区画(ゾーン)を最大8に制限し、更
に各顧客を1つの有効なISCだけに制限した。
【0008】ホストと呼ばれるハイパバイザ・ソフトウ
ェア・プログラムは前記システムの全体にわたる制御を
提供し、このホストは前記システムで特別の例外信号を
供給する顧客動作により顧客と通信する。
【0009】ゾーンは、システム主記憶装置で中央電子
コンプレックス(CEC) の全ての資源から構成された論理
的な区画にそれぞれ割当てられた領域を含む。CEC内のC
PU資源は通常はどの1つの区画にも専用されない。その
区画内で使用可能な資源により実行することができるプ
ログラムを持つ区画のCPUを指名することにより、CPUは
通常は全ての区画に一時的に割当てられる。各区画は区
画内の全てのプログラムの動作を制御するソフトウェア
・システム(通常はオペレーティング・システム)を用
いるが、プログラムの動作を制御するのは区画内の顧客
である。このように、区画の各々はそれに割当てられた
CEC の資源のサブセットとして定義される。顧客は、IB
M ESA/390の解釈実行開始(SIE)命令を実行するCPU によ
りシステム内の任意のCPUに指名される。CPU上の顧客の
実行は、顧客のSIE 状態が終了する(SIEが中断される)
毎に終了する。
【0010】各顧客のオペレーティング・システムはES
A/390構成でのSIE命令を用いてその区画内の仮想プロセ
ッサ(及び仮想多重プロセッサ、MP)を順番に指名するこ
とができる。そして指名された仮想プロセッサはその顧
客が指名されている実CPU でアプリケーション・プログ
ラムを実行することができる。アプリケーション・プロ
グラムはシステム・メモリでその顧客のPSWによりアク
セスされる。顧客のPSWはその顧客のSD(状態記述)から
初期化される。SDはホストが顧客を指名するのに用いる
SIE 命令のオペランドである。
【0011】V=V顧客の場合にページ可能記憶モードが
用いられ、その場合、顧客の絶対記憶装置はホストの仮
想記憶装置に連続的に写像される。ホストDAT(動的アド
レス変換) 機能はV=V顧客絶対記憶装置をホスト仮想空
間として処理する。システム・メモリ内の顧客ゾーンを
見つける各顧客のオフセット及び限定絶対アドレスを用
いて、良好な顧客(V=F顧客)がホストの絶対記憶装置に
直に写像される。V=R顧客はオフセットが0であるV=F
の特別の場合である。
【0012】
【課題を解決するための手段】本発明は論理的に区画さ
れたシステムで各CPUが識別できるI/O割込みサブクラス
(ISC)の数の"急増"を可能にする。CPUが識別できるI/O
割込みサブクラスの数は大きさの次数よりも多く増加す
る。
【0013】本発明は論理的に区画されたシステムでサ
ポートできる区画数を特に大幅に増加でき、同時に各区
画で動作できるI/O割込みサブクラス(ISC)の数をかなり
増加できる。本発明は前記システム構成で使用可能なI/
O 割込みサブクラスの数に関係なくシステム中の区画の
数を見積もることによりこの"急増"を実現する。ESA/39
0 構成を用いるシステムにおいて、本発明はシステム中
の最大区画数をそれを制限する従来の、各システムをあ
らかじめ最大8区画に制限した障壁を壊し、前記システ
ム構成によりサポートされたI/O割込みサブクラス(ISC)
の数にする。
【0014】前記システム中のゾーンは異なる論理的な
区画に割当てられたシステム資源の間で割振られたシス
テム主記憶装置(メモリ)のそれぞれの部分である。各区
画は、前記システムでは顧客であるVM又はMVS のよう
な、ソフトウェア・オペレーティング・システムの種々
のコピーを実行する。ソフトウェア・ハイパバイザは全
ての顧客を監視する"ホスト"である。所与の区画内の顧
客の下に実行中のCPU 実行プログラムの実アドレスを再
配置するシステムが用いるゾーン番号(AZN) が各顧客に
割当てられる。また、顧客I/Oプログラム(I/Oチャネル
・プログラム)でゾーン番号が使用され、前記I/O プロ
グラムは割当てられたゾーンに再配置され、当該ゾーン
はその割当てI/OプログラムのI/O割込みの受付けに割当
てられる。
【0015】顧客が開始したI/OプログラムからのI/O割
込みのCPU プログラム処理は開始顧客により最も効率的
に処理される。しかし従来の区画されたシステムはホス
トによる処理を必要とするI/O 割込みの顧客による処理
がかなりの制約を受けている。本発明により各顧客に許
されたISCの数の増大は顧客のI/O割込みをホストが処理
せねばならない状況を大幅に少なくする。
【0016】本発明はI/O割込みゾーンをI/Oプログラム
を含む再配置ゾーンから分離する。再配置ゾーンは、実
行中のプログラム(ゾーンに区画されたメモリ・システ
ム用として記述されていない)が、そのプログラムで提
供された実アドレスを、割当てられた顧客のゾーンに自
動的に再配置するゾーンである(これは割当てられたゾ
ーンのオフセットを前記プログラムにより与えられた実
アドレスに加えることにより行なわれる)。この分離は
顧客記憶装置内のI/O プログラムをホストがパス・スル
ーなしに実行することを可能にする。この場合、割込み
はホストのゾーンに向けられるが、I/O プログラムは顧
客のゾーンに留まる。これはノン・パス・スルーの顧
客、特にI/O 装置を共有する顧客のチャネル・プログラ
ムのアドレス変換を回避する。
【0017】本発明はI/O割込みサブクラス(ISC)の最大
構成数を全てのゾーンに与える(従来はこれが制約にな
っていた)のではなく各ゾーンに与えることができるの
で、IBM ESA/390システム内の8つのISCはN個のゾーン
の各々に与えられ。即ち、Nはもはやシステムに対する
8つのゾーンに制限されない。従って、Nは理論的な制
限なしに任意の数にすることができ、システム内のゾー
ンの数は、たった8つのゾーンではなく、Nの8倍にな
る。
【0018】このように、本発明は顧客の区画(ゾーン)
をそれぞれ独立のものとし、同時に各顧客がCPUのI/O割
込みサブクラス(ISC)の全てを用いて顧客のI/O動作に優
先順位を割当てることを可能にする。
【0019】従って、本発明はホストISC の数を越えら
れない従来の最大顧客数への従属性を取り除く。これは
区画されたシステムで割込み可能なゾーンの最大数に関
する従来の制約と顧客毎に1つのホストISC だけに割込
み可能な従来の制約をどちらも取り除く。これはゾーン
数とISC 数の間の従来の1対1の従属関係を取り除く。
この新しい独立性により、全ての区画をサポートするの
に十分な資源が存在する限り、区画されたシステムに任
意の数の区画が与えられる。この場合、区画数はホスト
に割込み可能なISC の最大数をはるかに越えることがで
きる。本発明は理論的にはシステム中の最大区画数を制
限しない。よって、本発明は各区画がシステム構成によ
って与えられるISCの最大数まで複数のISCを用いること
を可能にする。IBM ESA/390構成は8つのI/O ISCを与え
る。
【0020】本明細書に記述された各ゾーンに関連した
ISCはESA/390構成にあるISC として定義された特性を有
する。ここでは、ISCはハードウェアI/O割込みキューを
表わし、IPR(I/O割込み保留レジスタ)内のISCビットの
セットオンは保留I/O割込みを表わすそれぞれのキュー
にエレメントがあるかどうかを示す。IPRにあるISCビッ
トのセットオフは関連したキューに保留I/O 割込みがな
いことを示す。
【0021】キューは、それがシステム中のハードウェ
アとマイクロコードにしか見えずかつシステム・ソフト
ウェアに直に見えないときハードウェア・キューと呼ば
れる。ホストはハードウェア・キューを模写するソフト
ウェア・キューを生成できる。ソフトウェア・キューは
バックアップとして用いられ、ホストが任意の顧客のI/
O 割込みを取りうるように顧客のホストにより特別のキ
ュー機能を実行する。ハードウェア・キューはソフトウ
ェアには見えないが、その結果生じるプログラム割込み
自身はそれがハードウェア・キューによりソフトウェア
・キューを追跡できる十分な情報を受取るソフトウェア
には見える。
【0022】ホストはホストI/O PSW (プログラム状況
ワード)をスワップしてホストの割込みハンドラ・プロ
グラムをアクセスするI/O 割込みを行なう。顧客は顧客
SD (状態記述)制御ブロックで顧客I/O PSWをスワップし
て主記憶装置内の顧客割込みハンドラ・プログラムをア
クセスするI/O 割込みを行なう。従って、顧客とホスト
は別々のPSW のセットと別個の割込みハンドラ・プログ
ラムとを有する。I/O 割込みが行なわれると、そのキュ
ー・エレメントは関連したハードウェア・キューから取
り除かれ、もし関連キューに他の保留I/O 割込みがなけ
ればIPR 内の関連ISCビットはオフにセットされる。も
し保留I/O割込みがそのキューに残っていれば、IPR内の
ISCビットは再びオンにセットされる。
【0023】本発明は特定の顧客パス・スルー機能及び
特定のホスト警告機能を含むI/O 割込み識別手段を各CP
Uに提供する。全てのホストI/O割込みはホストに直に引
渡される。
【0024】顧客パス・スルー機能は、CPU で現に指名
された顧客が、該顧客の指名を終了せずに、当該顧客の
I/O 割込みを直に処理することを可能にする独特の特性
を有する。(従来のシステムは、ホストが顧客の割込み
を行ないうるように、SIE割込みと呼ばれる顧客のSIE指
名を終了した。)
【0025】警告機能は、顧客が待ち状態にあるか又は
単に現在指名されていないときのような、顧客がCPU上
で動作していないときに任意の顧客のI/O割込みの存在
をホストに警告する。従来のシステムは、顧客が待ち状
態であるか又は任意のCPU に指名されていないときに
は、顧客I/O 割込みについて警告できなかった。警告機
能はCPUが固有モード(ホスト・モード)又はエミュレー
ション・モード(顧客モード)で動作しているあいだ使用
できる。
【0026】警告機能は各CPUにI/O割込み識別手段を備
える。I/O 割込み識別手段はシステムによりサポートさ
れたそれぞれのゾーンの記憶アレイ(又はできればレジ
スタ対のテーブルが望ましい)を含む。ゾーン毎に、そ
のレジスタ対はIPRと関連IPR内のISC位置毎のマスク位
置を有する関連マスク・レジスタとを含む。前記レジス
タ対は異なるゾーンに割当てられた優先順位により優先
順位が付けられる。マスク・レジスタ内のマスクはどれ
も他のどの位置にも関係なくマスクオン又はマスクオフ
することができる。マスクオン位置は、それに対応する
ISC 位置を、割込み可能なISC を持たない更に高い優先
順位のゾーンを除いて最上位の優先順位を有するゾーン
で最上位の優先順位を持つ割込み可能なISC を選択する
プロセスで用いることを可能にする。優先順位を選択さ
れたISCはそのゾーンの値とそのISCの値により識別され
る。本明細書では、これはI/O 割込み識別手段にある概
念的な"ゾーン・マスク・テーブル(ZMT)"内のISCの2次
元のロケーションを表わす記号"zone.ISC"(ゾーンISC)
で参照される。
【0027】本発明は、システム中のそれぞれのCPUで
異なるI/O割込み識別手段の別々のゾーン・マスクをロ
ードし記憶する手段の提供により、I/O 割込み可能な仕
様をサポートする。マスクは前記識別手段が別々の目的
でアクセス中でないときはいつでもロードできる。これ
は解釈実行開始(SIE) エントリで有効な割込み可能マス
クの設定からコンピュータ・ハードウェアを解放しかつ
マスクをロードする顧客ロード制御(LCTL)命令の使用を
回避する。
【0028】本発明は、ホスト割込み、警告割込み又は
顧客パス・スルー割込みのうちのどの動作を、有効な割
込み可能マスクで割込み可能な保留I/O 割込みとみなす
かを決定するコンピュータ・ハードウェアも提供する。
【0029】本発明は幾つかの新しい命令:警告割込み
可能を制御するセット・ゾーン・マスク(SZM)命令、ス
トア・ゾーン・マスク・テーブル(STZMT)命令及び1つ
の CPUが別のCPUのゾーン・マスク・テーブル(ZMT)をセ
ットすることを可能にするSIGPセット・ゾーン・マスク
・テーブル機能を提供する。
【0030】I/O割込み識別手段に特有の特性はZMTで各
ゾーン・マスクによるクリア位置の提供である。クリア
位置は、ゾーンがそれぞれのゾーンから選択されたI/O
割込みを前記割込みを行なう関連した顧客のホストへの
警告後に行なうべきか又は保留のままにしておくべきか
を制御する。
【0031】本発明は、(顧客がCPUで指名される間は
ホストよりはむしろ)CPUが、あるタイプの顧客(例え
ば、V=R 及び V=F タイプの顧客)の顧客I/O割込みを
直にパス・スルーことを可能にし、これらの顧客が前記
割込みをホスト介入なしに処理することができる。その
結果、以前は必要としたシステム・ホスト・スーパバイ
ザの余分な検査及び制御動作を削除され、I/O 割込みを
処理する際に顧客へのパス・スルー機能を実行するCPU
能力が増大する。
【0032】本発明により各CPUに設けられたマスク・
ハードウェアによって、CPUは顧客のどれかのI/O 割込
みの存在を、その顧客がこのCPU又は他のCPUで指名され
ていないときも、かつその顧客が待ち状態の間も、シス
テム・ホストに知らせることができる。この警告信号は
ホストに次の選択を与える。第一の選択は処理のための
I/O割込みを受け入れるCPUのどれかに顧客を指名するこ
とである。第二の選択は顧客が取るキューにある割込み
を次の通常の指名(タイム・スライス)のあいだ保留にし
ておくことである。第三の選択はホストが (V=V タイ
プの顧客のような)顧客のI/O割込みを処理することであ
る。
【0033】顧客のパス・スルーを制御するマスクの所
定のセッティング及び警告はCPU 単位で行なわれる。即
ち、CPU は選択することができ、ある割込みでは警告を
必要とし、他の割込みでは警告を必要としない。
【0034】この処理方法は全てのI/O 割込みを受理し
かつその顧客の全ての割込みをシミュレートすることが
要求されるホストのオーバーヘッドを回避できる。これ
は特にCPUからの直接のI/O割込みパス・スルーを用いる
良好な顧客に役立つ。
【0035】よって、本発明はシステム中の全てのI/O
割込みにCPUインタフェースを提供する。それによっ
て、システム中の全ての潜在的なI/O 割込みの保留及び
優先順位割込み可能状態がどちらも各CPUに維持され、C
PUで実行しているあいだにCPU は顧客の指名決定を行な
うソフトウェアにそれを伝達できる。
【0036】これは、従来は各顧客毎に全てのI/O割込
みを処理する1つのISCにより取得可能であったものよ
りも効率的なCPU指名動作を可能にする。
【0037】関連した(システム中のCPUの間で接続され
た)I/O 割込みCPU選択ハードウェアはCPUがどれも任意
の保留I/O割込みを処理することを可能にする。これは
コンピュータ・システム中の全CPUに (サブチャネル内
の制御ブロックから得られた)割込みのゾーンISCを表わ
す各I/O割込み信号を同報通信するI/O サブシステムに
よって行なわれる。各CPUは前記信号を受取ってそのI/O
割込み識別手段で知らされたゾーンISCのロケーション
をアクセスし、そのISC位置をオンにセットして前記関
連したサブチャネルI/O割込みキューにI/O割込みが存在
することを示す。
【0038】CPUがその命令処理で割込み位置に達する
と、該CPUは現在の最も優先順位の高い割込み可能なゾ
ーンISCとCPU識別子(CPUID)をシステム中の(全てのCPU
識別手段に接続されたシステム記憶制御装置のような)I
/O割込み調整手段に送る。もし2以上のCPUがそのゾー
ンISCを処理する唯一のCPUの選択に応答して同じゾーン
ISCの処理を要求すれば、調整手段は結合を中断し、選
択されたCPUのCPUID及びゾーンISCを全てのCPUに同報通
信する。各CPUは同報通信を受取りそのCPUIDと比較す
る。もし両者が等しければ、CPUはそれが選択されたこ
とを知り、そのCPUは当該割込みの処理を行なう。もし
前記両者が等しくなければ、CPU はそれが選択されなか
ったことを知り、そのCPU は当該割込みをその識別手段
から削除する。全てのCPUの識別手段は各CPU 内の当該
ゾーンISCをリセットする。通常は割込み信号に応答す
る最初のCPUだけがI/O割込みの処理に選択される。シス
テム中のCPUはどれも可能なI/O割込みの処理に選択する
ことができる。I/O割込み要求の処理後、選択されたCPU
内のマイクロコードは関連したハードウェア・キュー
見出しを検査し、そのゾーンISCに他の保留I/O割込み要
求が存在するかどうかを調べる。もしそれが見つかれ
ば、そのCPUは、そのゾーンISCキューに対応する IPR内
のビットを再びオンする要求を全てのCPUに同報通信す
る。
【0039】本発明は顧客の指名状況に関係なく選択的
に割込み可能なISCを用いる顧客のI/O割込みの存在をCP
Uが検出することも可能にする。
【0040】各CPU内のI/O 割込み手段は連続的に動作
し、そのCPUの通常の動作と並行して各CPUサイクルで最
も高い優先順位で割込み可能なゾーンISCを決定する。
各決定はI/Oコード・レジスタに登録される。受理され
た各ゾーンISCは各サイクルの終りで全てのCPUから取り
除かれ、同じゾーンISCの別のI/O 割込みが存在する場
合にだけ、全てのCPU識別手段に再びセットされるの
で、受け入れられたI/O割込みはどれも別のサイクルで
どのCPUにも受理されない。
【0041】本発明は、システム・メモリ中の異なるゾ
ーンが、I/O プログラムを含むゾーンとは別のサブチャ
ネルからI/O 割込みを受取ることも可能にする。これら
の異なるゾーンを用いる利点は、ホストがゾーン間の分
離を維持しながら顧客ゾーンでI/O プログラムを使用で
きることである。これは、例えばESA/390 構成における
SCHIB のPMCW部分で、サブチャネル制御ブロックに2つ
の異なるゾーン識別子、即ち割込みゾーン番号(IZN) 及
び再配置ゾーン番号の両者をを与えることにより行なわ
れる。
【0042】この多重ゾーン特性は、ホストがPMCW内の
IZN値を変更することにより、I/O割込みを受ける顧客を
ある顧客から別の顧客に切替えることも可能にする。
【0043】SIE 構成は第1のレベルの顧客(即ちホス
トが指名した顧客)がホストとして動作しかつ(第2のレ
ベルの顧客と呼ばれる)顧客を指名することを可能にす
る。本発明により、第2のレベルの顧客はパス・スルー
顧客として指名される。サブチャネル制御ブロック内の
RZNフィールド及びISCフィールドのほかに、IZN フィー
ルドの導入は、システムのISC の使用を他の第1のレベ
ルの顧客の間で調整せずに、第1のレベルのホストにサ
ブチャネル内のISC フィールドを用いさせることにより
この機能を可能にし、第2のレベルの顧客のI/O 割込み
をキューに入れ、指示し割込み可能にする。
【0044】新しい第1のレベルの顧客識別子(IZN)
は、第1のレベルの顧客に関連したI/O割込み又はそれ
らの第2のレベルの顧客を、他の第1のレベルの顧客に
関連したI/O割込み又はそれらの第2のレベルの顧客か
ら識別する。IZNフィールドは、第1のレベルのホスト
による誤り処理又はシミュレーションに必要な場合は、
第2のレベルの顧客に関連したI/O割込みを第1のレベ
ルの顧客(従来の技術の場合のようなホストではない)
に指向することも可能にする。ホストは、ホストならび
にホスト指定警告仕様を有するI/O割込みに割当てられ
る装置に関連したI/O割込みを受け入れる完全な能力を
維持する。
【0045】ISCフィールドは、第2のレベルの1つの
顧客のI/O割込みを、同じ第1のレベルの顧客によりパ
ス・スルー・モードで指名された第2のレベルの別の顧
客から識別するのに用いられる。このマスク機能は第2
のレベルの顧客のSIE 指名で有効な顧客マスクを生成す
ることにより行なわれ、第1のレベルの顧客により作ら
れた任意の警告仕様を含む第1のレベルのホスト及び第
2のレベルの顧客のマスク仕様を組み込む。
【0046】RZNは従来の技術で行なわれたようにI/O割
込み識別子からの独立性を維持する。これは第1のレベ
ルの顧客が第2のレベルの顧客の各々の再配置仕様から
(全ての第1レベルのホストの記憶装置ならびに全ての
第2レベルの顧客の記憶装置の各々を含む)異なる再配
置仕様を得ることを可能にする。
【0047】
【実施例】
[ゾーン及びシステム領域のシステム・メモリ・マップ
(図1)]図1はシステム・メイン・メモリのメモリ・
マップである。このマップでは、システム領域はメモリ
・マップの最上部に示され、マイクロコード及びハード
ウェアによるアクセスだけに使用可能な領域を表わし、
ソフトウェア・プログラムによるアクセスは不可能であ
る。
【0048】システム領域内にはI/O 割込みを表わすエ
レメントのキューがある。これらのキューはソフトウェ
アによらず、ハードウェア・エンティティとみなされる
マイクロコードによりサポート又はアクセスされるので
"ハードウェア・キュー" と呼ばれる。
【0049】この実施例の各ゾーンには8つのI/O 割込
みキューが設けられている。この発明により設けられる
ゾーンの数には理論的には制限がないが、実際には、シ
ステムの特定の設計で選択されたフィールドの大きさに
よる制限がある。
【0050】本発明はシステム領域で供給できるI/O キ
ューの数を最大Nの8倍まで急増させることができる。
ここで、Nはシステムに設けられるゾーンの数である。
従来は、1つのシステムで最大8つのハードウェア・キ
ューが可能であった。従って、本発明により供給される
キューの最大数/システムはN倍に増加する。例えば、
本発明を用いるシステムは従来の最大8つのハードウェ
ア・キューの代わりに192 のハードウェア・キューと24
のゾーンを持つことができる。
【0051】[I/OサブシステムによるCPU識別手段への
通信(図8)]I/Oサブシステムは各I/O割込みに関する
情報をコンピュータ・システム内の全てのCPUに同報通
信する。この情報は、図8に示すようなI/O制御ブロッ
ク中の、割当てられたISC、IZN、RZN及び接続I/O装置番
号を包含する情報を含む。本発明の最も重要な目的はIZ
N(I/O割込みゾーン番号)及びISC (I/O割込みサブクラス
・コード)であり、IZN及びISCはどちらもそれぞれのI/O
割込み識別手段にあるエントリに関してCPUに送られる
ゾーンISCである。RZN(再配置ゾーン番号)はI/Oプログ
ラム及びその制御情報を含むゾーンであり、ホストが所
有するゾーンかも知れないし顧客にとってアクセスでき
ないかも知れない。それにもかかわらず、顧客は割込み
を受ける顧客のゾーンを指定するIZNを用いてサブチャ
ネルからのI/O割込みを受けることができる。
【0052】コマンドは各CPU のコマンド・レジスタ4
(図3にも示す)にサブチャネル情報を送るのに用いるこ
とができる。このコマンドは、CPUにそのI/O割込み識別
手段にあるIPRでゾーンISCの位置を見つけてセットさせ
るために、コマンド・コード及びゾーンISCオペランド
・フィールドを用いるCPU又はI/O サブシステムからの
情報を受取るCPU同報通信バスで送られる。
【0053】そして各CPUはアドレスを指定するコマン
ドを用いてそのI/O割込み識別手段にゾーンISC位置をセ
ットする。このISC位置はそれぞれのゾーンのIPR (I/O
保留割込みレジスタ) にある1つのISCビットである。
あらゆるCPUにある全てのレジスタ22は前記コマンドを
同時に受取る。このコマンドを受取ると、各CPU はその
識別手段にある対応するIPRビットをセットする。しか
し、結局は1つのCPUだけが各CPUでの割込み可能なゾー
ンISCセッティングで表示される各I/O 割込みを処理
し、全てのゾーンISCキューに関してI/O割込みを処理す
る全てのCPU が競争状態になるように全てのCPUは対応
するゾーンISCビットをセットし、それによって CPUは
どれもゾーンISCキューに関するどのI/O割込みも処理で
きる。
【0054】ゾーンISCオペランドを有するDEQコマンド
は、CPUのどれかがI/O割込みの処理を要求する毎に(そ
れを関連キューからデキューすることにより) CPUによ
り同報通信される。同様に各DEQコマンドは各CPUのI/O
割込み識別手段に送られ、それに対応するゾーンISCのI
PR位置をオフ状態にリセットする。
【0055】[CPU I/O割込み識別手段(図3)] ホスト及び警告制御:I/O 割込み識別手段はレジスタ対
0〜Nのセットとして図3に示され、システム内の割込
み可能な区画(ゾーン)毎に1つのレジスタ対が与えられ
る。レジスタ対の各々はI/O 割込み保留レジスタ(IPR)2
8及びゾーン・マスク・レジスタ(ZMR)26を含む。各ゾー
ンIPR内のビット位置0〜7は保留I/O割込みを含む各割
込みサブクラス(ISC)を指すようにオンにセットされ
る。各ZMRはレジスタ対の関連 IPR内のISC ビット位置
にそれぞれ対応する8マスク・ビット位置0〜7を有す
る。0の状態(割込み禁止状態)のマスク・ビットは対応
するISC ビットの使用を禁止し、1の状態(割込み可能
状態)のマスク・ビットは対応するISC ビットの使用を
許可する。
【0056】各顧客のZMR 26はクリア・ビットCを有
し、1:ホストが関連IPR に表示された保留I/O 割込み
を行なうか、2:ホストは前記割込みを行なわないがホ
ストによる検査の後そのハードウェアI/O 割込みキュー
で保留のままであるかを制御し、前記割込みを有する顧
客により前記キューからクリアされる。
【0057】ホスト・ゾーン(ゾーン0)のZMR 26はホス
トが "ロード制御" (LCTL)命令を用いることにより初期
化される。ホストは "ゾーン・マスク・セット"(SZM)命
令を用いてゾーン1〜NのZMR 26のマスク設定(Cビッ
トを含む)を初期化する。
【0058】ゾーン0に割当てられたレジスタ対はホス
トI/O 割込みを処理するものである。他のレジスタ対は
ゾーン1〜Nに割当てられ、ホストに顧客I/O 割込みを
警告する。本実施例では、顧客1は最も高い優先順位の
顧客とみなされ、顧客Nは最も低い優先順位の顧客とみ
なされる。従って、顧客優先順位は顧客ゾーン番号付与
と逆の関係にある。
【0059】全てのIPR はシステム内の割込み可能なゾ
ーン毎にレジスタを有する保留レジスタ・テーブル(PR
T)を含むとみなすことができる。同様に、全てのZMRは
システム内の割込み可能なゾーン毎にレジスタを有する
ゾーン・マスク・テーブル(ZMT)を含むとみなされる。
【0060】ホスト・ゾーン0のZMR 26はホスト制御レ
ジスタ6(CR.6)22の8ビット・マスク内容を用いる特別
の場合である。
【0061】各ゾーン・レジスタ対のマスク動作は対の
IPR及びZMRにある対応するビット位置をANDするANDゲー
トを用いる。従って、それぞれのAND 出力0〜7を供給
するためにIPRビット0はZMRビット0とANDさ
れ、...IPRビット7はZMR ビット7とANDされる。IP
RでオンにセットされZMRで使用可能なISCビットだけが
ビットワイズANDゲート25からそれぞれの出力に信号を
供給することができる。
【0062】(ゾーン0の)ホストのビットワイズANDゲ
ート25の出力は最高優先順位ISCエンコーダ36に供給さ
れる。最高優先順位ISCエンコーダ36は、IPR 24で1の
状態(最も低い番号の割込み可能にセットされたISC)に
セットされた最高優先順位のマスクオンISCである、ホ
ストの最高優先順位のゾーン0にある最高優先順位のIS
C番号を示す。この最高優先順位ISC 番号はエンコーダ3
6で3ビットの番号として符号化され、ホストI/Oコード
・レジスタ44のISC位置に記憶される。この実施例では
ゾーン0は常にホストを意味するので、ホストICR(I/O
コード・レジスタ)44にゾーンを記憶する必要はない。
【0063】ICR 44内の有効ビットVは、AND ゲート25
から8出力ラインの全てを受取るOR回路35の出力により
セットされる。OR回路35からの出力はホストの保留割込
みのどれかが存在するか存在しないかを表わす。従っ
て、ホストの割込みのどれかで、1の出力状態がOR回路
35からホストICR 44内の有効フィールドVに供給され、
ISC内容の有効状態を表わす。
【0064】各顧客のビットワイズAND ゲート29-1〜29
-Nからの8つの出力はそれぞれのOR回路30-1乃至30-Nに
供給される。これらのOR回路はマスクオンI/O 割込みの
どれかがサービスを必要とするそれぞれのゾーンのIPR
に表示されるかどうかを示すそれぞれの出力を供給す
る。
【0065】最高優先順位ゾーン・エンコーダ38に(顧
客ゾーン1〜Nの)N個のOR回路の出力が供給される。
エンコーダ38は、最も低い番号(最も左)のOR出力信号
を、警告プロセスのために割込み可能にセットされたIS
C を有する最高優先順位ゾーン番号として選択する。こ
のゾーン番号は警告ICR 40内のゾーン・フィールドに供
給される。
【0066】顧客ゾーンANDゲート29-1〜29-Nの全ての
出力は警告ISC保留選択回路39にも供給される。選択回
路39は割込み可能にセットされたISC を有する最高優先
順位ゾーン内の最高優先順位で割込み可能にセットされ
たISC位置を選択する。即ち、ISC保留選択回路39で検査
されるISCは現に選択された最高優先順位ゾーン内のISC
だけである。この選択されたISCは警告ICR 40内のISC位
置に供給される。
【0067】警告ICR 40内の有効ビットVはOR回路30-1
〜30-Nの出力を受取るOR回路37の出力によりセットされ
る。OR回路37からの出力は顧客のどれかの保留割込みの
存在又は非存在を示す。従って、もし顧客のどれかの割
込みが存在すれば、OR回路37からその顧客のICR 40にあ
る有効フィールドVにそのゾーンISC 内容の有効状態を
表わす1の出力状態が供給される。
【0068】[顧客パス・スルー制御(図3)]各顧客
は主記憶装置のホストの排他的な部分にある状態記述(S
D)により定義される。最新の顧客はホストがその顧客の
SIE (解釈実行開始)命令を実行することにより指名され
る。この命令はそれぞれの顧客のSDを指すオペランドを
有する。SIEが実行されると、顧客CR6フィールドのSD内
容及び顧客AZN(活動状態のゾーン番号)フィールドは、
そのSIE指名を行なうCPU内の顧客CR6(GCR6)レジスタ15
及び顧客AZNレジスタ16にコピーされる。
【0069】ISC保留選択回路17は全てのIPRのそれぞれ
の出力を受取り、顧客AZN に等しいゾーン番号を持つIP
R だけを選択する。従って、選択回路17はその顧客の割
込み可能なISCの値のセットだけを出力する。ビットワ
イズANDゲート18は選択回路17からの8出力を全て受取
り、顧客CR6内の8ビットと前記出力をそれぞれANDす
る、即ち、CR6にあるマスクを、ANDゲート18からの割込
み可能にセットされた ISC出力に重ねる。このAND 動作
は顧客のIPR内のISCの値にもう1つのマスクを重ね、そ
の結果は最高優先順位ISC エンコーダ21に出力される。
エンコーダ21は1の状態を持つ最も低い番号のISC を選
択する。最も低い番号の1のビットは指名された顧客の
最新の最高優先順位ISCを表わす。エンコーダ21のISC出
力は顧客パス・スルーICR 20内のISCフィールドに入れ
られる。
【0070】OR回路19は顧客ICR 20の有効ビットVをセ
ットする。OR回路19はビットワイズAND ゲート18から8
出力ラインの全てを受取る。OR回路19の出力は割込み可
能にセットされたI/O 割込みが顧客ゾーンに存在するか
どうかを示す。もしその顧客の割込みが存在しなけれ
ば、顧客ICR 20の有効フィールドに0の状態 (無効を表
わす)が与えられる。1の状態は有効を表わす。
【0071】処理されるI/O 割込みがある限り各マシン
・サイクルで新しいゾーンISC の値をICR 44、40及び20
に供給することができる。よって次のサイクルで、前記
識別手段ISC及びマスクの状態が変更されていない場合
には同じゾーンISCが示される。これらの状態はISC設定
の追加又は削除が図2でICRにより処理される最高優先
順位保留I/O割込みを変える場合に変更される。
【0072】警告の第一の有用性は、(顧客の状態記述
子SDで顧客のPSWの待ち状態ビット14がオンにセットさ
れて顧客の待ち状態を表わす) 待ち状態のとき又は顧客
は待ち状態ではないが指名されないとき、顧客のI/O 割
込みの存在をホストに警告することにある。そしてホス
トはそのPSW の待ち状態ビット14をオフにセットする、
即ちその顧客を指名することにより、その顧客を実行可
能(指名可能)な状態におくことができる。
【0073】[各識別手段における優先順位選択プロセ
ス]図3で、ホストICR 44は最新のゾーン0の最高優先
順位マスクオン・ホストISC だけを受取る。警告ICR 40
は前記識別手段にある顧客ゾーン1〜Nのどれかで最高
優先順位で割込み可能にセットされたゾーンISC だけを
受取る。顧客パス・スルーICR は現に指名された顧客の
最高優先順位で割込み可能にセットされたゾーンISCを
含む。
【0074】警告ICRだけがクリア(C)フィールドを有
する。Cフィールドは保留I/O割込み状態をクリアする
(I/O割込みキューから対応するサブチャネルを取り除
く) かどうかのオプションをホストに与える。Cフィー
ルドを1にセットすることはホストが割込みをクリアす
ることを示す。C=0にセットすることは割込みがクリア
されないことを示す。サブチャネルはI/O 割込みキュー
に残され、ホストが保留顧客I/O 割込みの存在を警告さ
れるだけである。通常、もしC=0であれば、ホストはそ
の顧客を再指名し、I/O 割込みはその顧客にパス・スル
ーされる。これは顧客のゾーンISC 割込みを処理する良
好なプロセスである。これは顧客の割込みをホストにシ
ミュレートさせるよりも小さいシステム・オーバーヘッ
ドが用いられるからである。しかしながら、顧客のパス
・スルーは顧客の全ての状況に適するとは限らない。
【0075】[他の可能な実施例]I/O割込み識別手段
の別の実施例は、CPUのI/O 割込み識別手段で得られる
最高優先順位の割込み可能なゾーンISCの値を受取る1
つのI/Oコード・レジスタを用いることができる。
【0076】前記ICRは4つのフィールド:H/A/G、ゾー
ン、ISC 及びCを有する。H/A/G フィールドはその包含
されたゾーンISCがH(ホスト)、A(警告)、G(パス・ス
ルー顧客) 又は無効のどれかを2ビット・コードで表示
できる。
【0077】I/O 割込み識別手段の更に別の実施例は、
それぞれの行(row) が図3に示すレジスタ対にあるそれ
ぞれのゾーンの内容を含む記憶装置アレイを用いること
ができる。このアレイは図3に示す機能を実行する回路
ロジックに結合される。
【0078】[I/O割込み識別手段からの選択出力]図
4は各CPUのI/O割込み識別手段内の最高優先順位で割込
み可能にセットされたゾーンISCの選択を決定する。ゾ
ーンISCは3つの異なるICR 44、40又は20の最高優先順
位の有効なICRから選択される。それらは下記の優先順
位(1は最高であり3は最低の優先順位である)を有す
る。 1. ICR 44内のホストI/O割込み 2. ICR 40内の警告I/O割込み 3. ICR 20内の顧客パス・スルーI/O割込み
【0079】[ICR内容のCPU処理]図5は任意のCPUに
指名された顧客による命令実行を示す。ブロック131は
現に実行中のプログラムの次の命令の取出しを示す。ブ
ロック132はその命令のCPU実行を表わし、ブロック133
はその実行が首尾よく終了したことを示す。ブロック13
4 で、現に実行中のプログラムはその命令処理中に保留
割込みを処理できる点に達する、即ちブロック134で、
その最高優先順位で割込み可能な、即ちI/O割込みより
も高い優先順位を持つ割込みの処理を開始する。ブロッ
ク134 の処理が終了すると、ブロック135で保留中の使
用可能なI/O割込みの処理を開始し、ホストPSW 中のビ
ット6の状態の検査によりホストが割込み可能かどうか
を検査することができる。
【0080】ブロック135で、もしホストPSWビット6が
割込み可能を表わすならば、ブロック136 が開始され、
(図3の)ホストICR 44及び警告ICR 40の有効性状態が検
査される。もしICR 44又は40のどちらかが有効な内容を
含むならば、そのICR に表示された関連ゾーンISCハー
ドウェア・キューにあるI/O割込みを処理するためにブ
ロック136から図4の入力点Aに進む。
【0081】ブロック135でホストPSWがホストI/O割込
みのCPUを割込み可能にしない場合、又はブロック136
でICR 44及びICR 40がどちらも無効の内容を含む場合、
ブロック137が開始される。ブロック137は(顧客のSD中
の顧客PSWにあるビット6のセッティングを検査して)顧
客のI/O割込みが可能かどうかを検査する。
【0082】ブロック137で、もし顧客のPSWビット6が
割込み可能を表わすならば、ブロック138 に進み、顧客
ICR 20がオンにセットされた有効ビットを有するかどう
かを検査する。もしICR 20の内容が有効であれば、ブロ
ック138 から、顧客のICR 20にあるゾーンISC I/O割込
みを処理する図4の入力位置Aに進む。
【0083】しかし、もしブロック137で顧客のI/O割込
みが禁止 (即ちPSWビット6がオフ)ならば、又はもしブ
ロック138で顧客のICR の内容が無効ならば、ブロック1
37又はブロック138からブロック139に進み、I/O 割込み
よりも低い優先順位を持つ他の保留割込み(非I/O)のど
れかをを処理する。その後、ブロック131 に戻り、CPU
処理はその命令ストリームの実行を続ける。
【0084】[全てのCPUの有効なICRの処理の調整(図
2)]ICR 44、40及び20の間で各CPU が動作する際の優
先順位制御は、有効な内容を持つ3つのICR のどれが図
5に記述された方法を用いる最高優先順位を有するかを
選択する。有効な内容を持たないICR はどれも優先順位
決定で無視される。
【0085】I/O割込み処理を制御するCPUにより最高優
先順位のICRが選択されると、CPUはCPU調整手段(CPCM)1
4に接続される同報通信アウトバス17Aで要求コマンドを
同報通信する。CPCM 14 はコンピュータ・システムのシ
ステム・メモリ制御装置に配置することができる。DEQ
(デキュー)コマンド・コードが用いられる。
【0086】アウトバス17Aは、ICR 44、40及び20のう
ちから選択されたICRを、システム中の全てのCPU(CPU 0
〜CPU K) からCPCM 14に接続する。CPCM 14はレジスタ1
2を含む。レジスタ12は動作サイクル中に受取った最初
のゾーンISC を登録し受理する。動作サイクル中にゾー
ンISCを送る他のCPU はどれも拒絶される(登録されな
い)。ゾーンISCを送る各CPUはそのCPUIDも送る。送られ
たCPUIDはそのCPUのゾーンISCが登録されるとレジスタ1
2中のIDフィールドに入れられる。
【0087】DEQコマンドがCPCM 14に登録されると直ち
にアウトバス17A でシステム内の全てのCPUにコマンド
構成要素(ID、CMD動作コード及びゾーンISC)を送る。各
CPUは送られたIDをレジスタ3で受取り、残りはレジス
タ4で受取る。そしてCPU は受取ったIDとレジスタ2に
記憶されたそれ自身のCPUID を比較回路5で比較し、受
取ったゾーンISCとそのCPUで送られたゾーンISC とを比
較回路6で比較する。前記送られたゾーンISCに一致す
るこのCPUが受取った最初のDEQ要求はR.POS又はR.NEG信
号のどちらかである。もし比較回路5及び6の比較がど
ちらも一致すれば、ブロック7はR.POS信号を生成す
る。この信号は選択されたICRをCPCMが受理したことを
この CPUのマイクロコードに知らせるので、このCPUは
受理したICR内の最新のゾーンISCで表示されたI/Oキュ
ーからのI/O割込みを処理できる。
【0088】もし一方の比較回路が一致状態を示し比較
回路5が不一致状態を示すならば、ブロック7でR.NEG
信号が生成され、選択されたICRをCPCMが受理されてい
ないことをこのCPUのマイクロコードに知らせるので、
このCPUは前記受理されたICR 中の最新のゾーンISCで表
示されたI/OキューからのI/O 割込みを処理しない。し
かしながら、それにもかかわらず、CPU はISC 40内の受
理されなかったが有効なゾーンISC の通常の警告動作に
参加し、図4のブロック65で説明したようにホストに警
告することができる。
【0089】図4に示したように、I/O割込みは受理さ
れたゾーンISCで識別されたI/O 割込みキューからの受
理されたCPU によりクリア(デキュー)される。そしてそ
のキューには1つ少ない割込みがある。これは空のキュ
ーかも知れないしそうでないかも知れない。
【0090】CPCMから同報通信されたDEQコマンドを受
取る全てのCPUは、CPU のどれかで受理されたI/O 割込
み識別手段にあるIPR中の当該ゾーンISCをオフにリセッ
トし、このIPR ビットのリセットはR.POS又はR.NEG信号
が生成されたかどうかに関係なく生じる。もしこのゾー
ンISCキューが空ではないならば、各CPU内にあるこのゾ
ーンISCは各CPUの次のサイクルで再びオンにセットされ
る。それによって、空ではないキューの最後に選択され
たゾーンISCは、より高い優先順位のゾーンISCがその間
にセットされて前記識別手段IPRに入れられない限り、
全てのCPU識別手段の次の動作サイクルで再び最高優先
順位のゾーンISCになる。受理されたゾーンISCビットの
IPRでのこのリセット及びセットは全てのCPUのICR内の
有効なゾーンISCの内容を全てのゾーンISCのI/O割込み
キューの見出しと同期させる。
【0091】[選択されたI/Oコード・レジスタ・エン
トリの処理(図4)]図4は図3からの受理されたI/O
コード・レジスタ(ICR)44、40又は20の内容の任意のCPU
での処理の流れ図である。ブロック50は、図2で同報
通信で受取ったID及びゾーンISCが、そのCPUにあるICR
の1つからそのCPUの同報通信で送ったゾーンISCの調整
手段14による受理であるとそれぞれのCPUが現に決定し
たことを示す。
【0092】ブロック51で、R.POS(受理)又はR.NEG(拒
絶)の信号がCPU で生成されているかどうかを検査す
る。もし受理信号が得られたならば、ブロック52で、ゾ
ーンはホストI/O 割込みが処理されることを示す0であ
るかどうかを検査する。ブロック52で、受理されたゾー
ンISCがホストICRに関するものかどうかを検査する。も
しホストICRに関するものでなければ、受理されたゾー
ンISCは顧客ICR に関するものであり、ブロック66に進
む。ブロック66で、パス・スルーI/O 割込みの顧客処理
を続行するブロック67へのイエスの出口を選択できるよ
うにSCH.I フィールドがオフにセットされているかどう
かを検査する。もしSCH.I フィールドがオンであれば、
ノーの出口が選択され、顧客処理は終了する。従って、
SCH.I フィールドは顧客のパス・スルー処理が可能にさ
れるかどうかについての制御をホストに与える。
【0093】ブロック67で、パス・スルー顧客はI/O 割
込みを処理しゾーンISC ハードウェア・キューからクリ
アする。そして、顧客はブロック68で割込みを行なう。
これは顧客のSDにある I/O PSW、即ちGPSWのスワップを
必要とする。パス・スルー割込み処理が終了すると、CP
Uはブロック71で他のCPU命令の処理を続ける。
【0094】しかしながら、もしブロック53で警告ICR
が受理されたゾーンISC の発信元であったならば、ブロ
ック54に進み、警告ICR からCビット状態を検査する。
本発明では、Cビットによりホスト又は顧客はゾーンIS
C 割込みキューから顧客割込みをクリア(除去及び処理)
するか、又は顧客はホストが待ち状態の顧客を起こすか
又は指名されていない顧客を直ちに指名するように警告
された後にその割込みをクリアするか、あるいは通常の
指名スケジュールに従って指名されるまでその顧客を待
たせる。
【0095】ブロック54でクリア(C)ビットの状態を検
査し、ホストがそのキューから割込みをクリア(除去)す
るかどうかを判定する。C=1の状態は、ホストがその
ハードウェア制御キューから割込みをクリアすることを
表わす。C=0の状態は I/O割込みがそのハードウェア
制御キューに残されることを表わす。
【0096】もしブロック54でC=1の状態が見つかれ
ば、ブロック55で現に指名された顧客があるかどうかを
検査する。もしイエスなら、その指名はそのSIE 状態を
終了する(SIEをさえぎる) ことにより終了する。次のブ
ロック56は(I/O 以外の)優先順位がより高い割込みにつ
いて検査する。もしイエスなら、最新のI/O 割込みは処
理できず、ブロック69で再びエンキューされ、CPUが戻
る前にそのI/O割込みがなくなる可能性を取り除く。そ
してブロック70で優先順位がより高い他の状態を処理す
る。
【0097】しかし、もしブロック55で顧客が指名され
ていなければ、ブロック59で最新のゾーンISCキューか
ら割込みをクリアする。そして、ブロック60でCPUのPSA
(プログラム保管領域)に予約されたI/O割込み領域にゾ
ーンISC 割込みの割込みコードを記憶する。
【0098】ブロック61で、ホストのI/O PSWのスワッ
プを行なうことによりホストはI/O割込みを行なう。
【0099】しかしながら、ブロック54でC=0が見つ
かれば、ブロック62で現に指名された顧客があるかどう
かを検査する。もしイエスなら、顧客の指名はそのSIE
状態を終了する(SIEをさえぎる)ことにより終了し、ブ
ロック64でこのゾーンISC I/O割込みの割込みコードをI
/O割込みに関するCPU のPSA(プログラム保管領域)に予
約された領域に記憶する。ICR内のゾーンISCの値はPSA
(プログラム保管領域)内のその顧客の実アドレス・ロケ
ーション0にあるI/O 割込みコードのワード2に記憶さ
れ、CECのメイン・メモリ内の顧客のPSAを見つける顧客
のオフセットがそれに加えられる。そして0はPSA内の
このI/O割込みコードのワード0及びワード1に記憶さ
れる。そして、ESA/390システムのPSWを通常の方法でス
ワップすることを含むI/O 割込みが行なわれる。次に、
ブロック61に進み、ブロック61の動作が前述のように行
なわれる。
【0100】もしブロック52でホストのICR が受理され
ればイエスの出口からブロック62に進む。パス・スルー
・ブロック62は前述のように動作する。
【0101】ブロック51がR.NEG信号を見つけてブロッ
ク65に進み、警告ICRの内容がそのCPUで有効であること
が分かる特別のケースがある。R.NEG信号はそれぞれのC
PU が受理されていないことを表わすが、この場合もし
C=0であれば警告I/O 割込みはなおこのCPUで行なわ
れる。警告ICRの内容が無効である、即ち選択された CP
Uにより割込みがクリアされる(C=1)と、ブロック65
からノーの出口に進み、このCPUでは割込みは起きな
い。しかし、もし警告ICRが有効でありかつC=0であ
れば、ブロック65からイエスの出口に進み、ブロック55
でホストに警告する。パス・スルー・ブロック55は前述
のように動作し、I/O 割込みを生じさせる。C=0のと
き警告I/O割込みは保留I/O割込み状態をクリアしないか
ら、このゾーンISCでも割込み可能であり、かつそれら
のZMRにこのゾーンのC=0を有する構成で他のCPUは警
告I/O割込みを行なうこともできる。しかしながら、通
常、C=0がZMRで指定されると、そのホストだけが特
定のゾーンISCの警告I/O 割込みを1つのCPU に可能に
する。もしホストが警告割込み可能を変更すると決定す
れば、SIGPがセットされたZMT機能は、ホストが他のCPU
内のゾーン・マスク・テーブルを更新することを可能に
する。
【0102】[他のCPU内のゾーンISCをセットする1つ
のCPU]本発明によりCPUはどれも全ての他のCPU又は指
定されたDPU にあるゾーン ISCマスクをセットするコマ
ンドを送り出すことができる。
【0103】これは、図2で、CPU がこの機能の特別の
コマンド・コードを有するコマンドを同報通信インバス
16AでCPU調整手段14に出すことにより行なわれる。もし
コマンドが他の1つのCPUのみに送られるならば、その
コマンドは目標CPUのIDを有する。しかし、もしコマン
ドが他の全ての CPUに送られるならば、そのコマンドは
どのCPUのIDも持たず、例えばシステム内のどのCPUIDよ
りも優先順位の高い所定のCPUIDを用いることができ
る。
【0104】そして調整手段14はその同報通信アウトバ
ス17Aで他のCPUにコマンドを送る。他の全てのCPU はコ
マンドを受取り、そのコマンド・コード及びIDを解釈す
る。もし特殊なCPUIDが検出されれば、あらゆるCPUは
(コマンドの指示に従って) CPUのI/O 割込み識別手段に
ある指定されたゾーンISC 位置をオン又はオフにセット
する。もしCPUがそれ自身のCPUIDに一致すれば、そのCP
Uだけが(コマンドの指示に従って)そのCPUのI/O割込み
識別手段にある指定されたゾーンISCマスク位置をオン
又はオフにセットする。
【0105】[ゾーン・マスク・セット(SZM)命令(図
6)]SZM 命令は、ゾーン1〜Nにある全てのISC のマ
スク・ビットを汎用レジスタ(GPR1)中のマスク・フィー
ルドで与えられたビット状態によりオン又はオフにセッ
トする。GPR1のフィールドはマスク・フィールド、クリ
ア・ビット(C)フィールド及びゾーン識別に分割され
る。これらのフィールドは8ビット・マスク及びCビッ
ト並びに識別されたゾーンに必要な設定を確立するSZM
命令が用いられる前にセットされる。
【0106】図6は命令のハードウェア/マイクロコー
ド処理を示す。最初にブロック 201で、もしこの命令を
実行するマイクロコード又はハードウェアにより例外状
態が検出されれば、イエスの出口が選択され、どのプロ
グラムがこの命令を実行中であってもそのプログラムへ
のプログラム割込みを生じる。例えば、システム構成で
供給されたゾーンに対してGPR1内のゾーンの値の検査が
行なわれ、そしてもしゾーンが供給されなければ、又は
GPR1内のゾーンの値が0であれば、例外が生成される。
【0107】もし例外状態が検出されなければ、ノーの
出口からブロック202 に進み、GPR1からのマスク及びC
ビットをGPR1で指定されたゾーンにあるゾーン・マスク
・レジスタ及びCビットに記憶する。
【0108】そしてブロック203 で、終了状態を表わす
命令の状態コード(CC)をセットする。0のCCはSZM命令
実行が首尾よく終了したことを示す。
【0109】[ゾーン・マスク・テーブル記憶(STZMT)
命令(図7)](図7に示す)STZMT 命令は図6に示すゾ
ーン・マスク・セット命令とは異なる動作をする。STZM
T命令はSTZMT命令を出すCPUのI/O命令識別手段に含まれ
た完全なマスク及びCビットをシステム・メモリに記憶
する。このマスクを記憶するシステム・メモリ内のロケ
ーションは命令に含まれたB2、D2に与えられる。
【0110】図7は命令のハードウェア/マイクロコー
ド処理を示す。最初にブロック 211で、もしこの命令を
実行するマイクロコード又はハードウェアにより例外状
態が検出されれば、イエスの出口からブロック214 に進
み、どのプログラムがこの命令を実行中であってもその
プログラムへのプログラム割込みを生成する。
【0111】もし例外状態が検出されなければ、ノーの
出口からブロック212 に進み、発行CPU の全ての必要な
ゾーン・マスク・レジスタからのマスク及びCビット
を、指定されたB2、D2のメモリ・ロケーションに記憶す
る。記憶されたマスクはゾーン番号と各ゾーン・マスク
・レジスタの記憶内容を含む。しかしながら、この命令
は割込み可能な状態にセットされた少なくとも1つのビ
ットを有するゾーンのマスクだけの記憶により圧縮を実
行することができる。そして記憶されなかったゾーンは
使用できないビットだけを含むと推定される。(次に用
いられるSZM命令は、特定のゾーンのマスク状態を取出
して使用する前に、記憶されたゾーン番号を検査でき
る。)
【0112】ブロック213 は命令の状態コード(CC)をセ
ットしてその終了状態を表わす。0のCCはSZM 命令の実
行が首尾よく終了したことを示す。非0のCCは首尾よく
終了しなかったことを表わす。
【図面の簡単な説明】
【図1】本発明を用いるコンピュータ・システムにN個
の顧客ゾーンを有するシステム・メモリの簡略マップを
示す図である。
【図2】良好な実施例でCPU調整手段への同報通信バス
により接続された多数のCPUの間で用いられるCPU受理プ
ロセスのハードウェアを示す図である。
【図3】良好な実施例でコンピュータ・システムの各CP
UにあるI/O割込み識別手段を示す図である。
【図4】同じCPUでI/O割込み識別手段から供給される優
先順位ゾーンISCの各CPUでのマイクロコード処理の流れ
図である。
【図5】SIE(エミュレーション開始命令)状態の下で顧
客モードに含む任意のCPUによるCPU命令処理を示す図で
ある。
【図6】(汎用レジスタの内容から)指定されたゾーン割
込み可能マスク・レジスタをセットするためのSZM(ゾー
ン・マスク・セット) 命令及びホストによるその実行を
示す図である。
【図7】全てのCPU中のI/O割込み可能マスクをシステム
・メモリの所定のメモリ・ロケーションに記憶するため
のSTZMT(ゾーン・マスク・テーブル記憶) 命令及びホス
トによるその実行を示す図である。
【図8】システム・メモリに記憶され、I/Oプログラム
を含むゾーンと異なるI/O割込みを受けるゾーンを有す
るメモリ・アドレス指定の制御に用いるPMCW (経路管理
制御ワード)と呼ばれるI/Oサブシステム制御ブロックを
示す図である。
【符号の説明】 2 レジスタ 3 レジスタ 4 レジスタ 5 比較回路 6 比較回路 12 レジスタ 14 CPU調整手段(CPCM) 15 顧客CR 6(GCR 6)レジスタ 16 顧客AZNレジスタ 16A 同報通信インバス 17 ISC保留選択回路 17A 同報通信アウトバス 18 ビットワイズANDゲート 19 OR回路 20 顧客パス・スルーICR 21 最高優先順位ISCエンコーダ 22 レジスタ/ホスト制御レジスタ6(CR.6) 25 ビットワイズANDゲート 26 ゾーン・マスク・レジスタ(ZMR) 28 I/O割込み保留レジスタ(IPR) 29-1 ビットワイズANDゲート/顧客ゾーンANDゲート 29-N ビットワイズANDゲート/顧客ゾーンANDゲート 30-1 OR回路 30-N OR回路 35 OR回路 36 最高優先順位ISCエンコーダ 37 OR回路 38 最高優先順位ゾーン・エンコーダ 39 ISC保留選択回路 40 警告ICR 44 ホストI/Oコード・レジスタ(ICR)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピーター・ハーマン・ガム アメリカ合衆国12603、ニューヨーク州ポ ーキプシー、ミロン・ドライブ 22番地 (72)発明者 ロージャー・エルドレッド・ヒュー アメリカ合衆国12528、ニューヨーク州ハ イランド、シャロン・ドライブ 7番地 (72)発明者 ムーン・ジュ・キム アメリカ合衆国12524、ニューヨーク州フ ィッシュキル、フリントロック・ロード 33番地 (72)発明者 ジェイムス・チェスター・マズロースキー アメリカ合衆国12601、ニューヨーク州ポ ーキプシー、コール・ホロー・ロード 12 番地 (72)発明者 ドナルド・ウィリアム・マッコーリー アメリカ合衆国12569、ニューヨーク州プ レザント・バレー、オックスフォード・ロ ード 5番地 (72)発明者 キャスパー・アンソニー・スカルズィ アメリカ合衆国12601、ニューヨーク州ポ ーキプシー、アカデミー・ストリート 160番地 (72)発明者 ジョン・フェントン・スカンロン アメリカ合衆国12538、ニューヨーク州ハ イド・パーク、リチャード・ロード 7番 地 (72)発明者 レスリー・ウッド・ワイマン アメリカ合衆国12601、ニューヨーク州ポ ーキプシー、ダーレン・ドライブ 23番地

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】複数の論理的な区画を有するコンピュータ
    ・システムにおいて各区画は前記システム内のメモリ及
    びI/O 資源のサブセットが割当てられ、I/O 制御部から
    前記コンピュータ・システムを制御するオペレーティン
    グ・システムへのホスト及び顧客のI/O 割込みに関する
    通信をサポートする方法であって、 前記システム内の各CPUに、複数の割込みサブクラス(IS
    C)の位置及び対応する複数のマスク位置と、それぞれIS
    C 及びマスク位置のサブセットから成り、それぞれが前
    記コンピュータ・システム内の複数の区画に割当てられ
    たホスト・ハイパバイザ(ホスト)及び顧客オペレーティ
    ング・システム(顧客)に関連した、複数のゾーンとを含
    むI/O割込み識別手段を提供するステップと、 もし前記コンピュータ・システムに設けられた対応する
    I/O割込みキューにI/O割込みが現に存在するかどうかを
    表わすためにISC 位置のどれかをセッティングするステ
    ップと、 それぞれのゾーン内の前記ISC位置のセッティングを識
    別する前記CPUの能力を制御するために前記マスク位置
    の各々をそれぞれの割込み可能又は割込み禁止の状態に
    セットするステップと、 マスクオン状態にセットされている対応するマスク位置
    により割込み可能にされたISCを選択するステップとを
    含むホスト及び顧客のI/O 割込みに関する通信をサポー
    トする方法。
  2. 【請求項2】顧客ゾーンの各々のクリア位置を、ホスト
    がそれぞれの顧客のゾーンに関連したI/O割込みキュー
    からのI/O割込みをクリアすることを表わすクリア状態
    又は、ホストは前記キューからI/O 割込みをクリアせ
    ず、代わりに顧客が前記キューからI/O 割込みをクリア
    することを表わす未クリア状態のどちらかにセットする
    ステップを含む、CPUのI/O割込み識別を可能にする請求
    項1に記載の方法。
  3. 【請求項3】各CPU 内の所定のシーケンスにより前記ゾ
    ーンの優先順位を決定しかつ所定のシーケンスにより各
    ゾーン内のISCの優先順位を決定するステップと、 最高優先順位の前記ゾーンISCのI/O割込みをこのCPU に
    提示するステップとを含むCPUのI/O割込みの識別を可能
    にする請求項1に記載の方法。
  4. 【請求項4】CPUで現に指名されていない顧客の保留I/O
    割込みを表わす最高優先順位の、顧客のマスク・レジス
    タ内の対応する位置でのマスクオンのセッティングによ
    り割込み可能にされる顧客ISCを選択するステップと、 前記システム内に存在するCPU のどれかにあるホストに
    警告するステップとを含むCPUのI/O割込みの識別を可能
    にする請求項1に記載の方法。
  5. 【請求項5】前記ISC 位置の割込み可能又は割込み禁止
    の状態を示すためにCPU 動作中いつでも前記CPU のI/O
    割込み識別手段のマスク位置にマスク・ビットのセット
    を記憶するステップを含む、CPU のI/O 割込みの識別を
    可能にする請求項1に記載の方法。
  6. 【請求項6】I/O コード・レジスタで最後に受取ったゾ
    ーン及びISC よりも高い優先順位を有するマスク位置を
    マスクオンにセットすることにより前記ホストの警告を
    制御するためにI/O 割込み識別手段でI/O 割込み制御マ
    スクをオーバーレイするステップを含む、CPU のI/O 割
    込みの識別を可能にする請求項1に記載の方法。
  7. 【請求項7】I/Oプログラムのサブチャネル制御ブロッ
    クに再配置区画識別子(RZN)及び I/O割込み区画識別子
    (IZN)を供給するステップと、 前記I/Oプログラムのアドレス指定を可能にするために
    前記I/Oプログラムを含む1つの区画のRZN とシステム
    ・メモリ内のオフセットされたアドレスとを関連づける
    ステップと、 前記I/OプログラムのI/O割込みを受ける異なる区画内の
    顧客のCPU プログラムをアドレス指定するために前記IZ
    N とシステム・メモリ内のオフセットされたアドレスと
    を関連づけるステップとを含むCPUのI/O割込みの識別を
    可能にする請求項1に記載の方法。
  8. 【請求項8】ハードウェア管理のI/O割込みキューから
    のI/O割込み選択を前記顧客が直接に制御することを可
    能にすることにより前記ホストがソフトウェアI/O 割込
    みキューのシミュレーションを随意に回避することを可
    能にするステップを含む、 CPUのI/O割込みの識別を可
    能にする請求項1に記載の方法。
  9. 【請求項9】CPU内の前記マスク位置の内容を前記CPUで
    顧客を指名する時点で変更するステップを含む、CPUのI
    /O割込みの識別を可能にする請求項1に記載の方法。
  10. 【請求項10】複数の論理的な区画を有するコンピュー
    タ・システムにおいてCPUのI/O割込み通信を可能にする
    方法であって、前記区画の各々は前記システム内のメモ
    リ及びI/O資源のサブセットを含み、 各CPU で、前記システムで使用できるホスト及び各顧客
    区画に供給されかつ各々がそれぞれのI/O割込みサブク
    ラス(ISC)を表わす複数の位置を有する、複数の割込み
    保留レジスタ(IPR)を、対応するマスク・レジスタとと
    もに含むI/O割込み識別手段を提供するステップと、 全てのIPRに伝達されたI/O割込みを識別するCPUの能力
    を制御するためにIPR内のそれぞれのISC 位置のそれぞ
    れの割込み可能/割込み禁止状態を表わすマスク・レジ
    スタをセッティングするステップと、 前記顧客の区画に割当てられた資源をアクセスするため
    に前記システム内の複数のCPU の各々でホスト・ハイパ
    バイザ・プログラム(ホスト)又は顧客オペレーティング
    ・システム(顧客)を指名するステップとを含む複数の論
    理的な区画を有するコンピュータ・システムにおいてCP
    UのI/O割込み通信を可能にする方法。
  11. 【請求項11】前記ホストがI/O 割込みを処理する状態
    ではない待機中の顧客に警告することを可能にするため
    に待ち状態の顧客を有するゾーンのISC をマスクオンす
    るステップと、 I/O割込みを処理する状態にある、待ち状態ではない顧
    客を有するゾーンのISCをマスクオフするステップと、 CPU で指名されている顧客よりも高い優先順位を有し、
    前記指名されている顧客よりも低い優先順位を有する前
    記CPU内のISCをマスクオフするステップとを含むCPUのI
    /O割込みの識別を可能にする請求項1に記載の方法。
  12. 【請求項12】I/O 制御部から前記コンピュータ・シス
    テムを制御するホスト及び顧客のオペレーティング・シ
    ステムへのホスト及び顧客のI/O 割込みに関する通信を
    サポートする、複数の論理的な区画を有するコンピュー
    タ・システムであって、各区画は前記システム内のメモ
    リ及びI/O 資源から割当てられたサブセットを有するコ
    ンピュータ・システムにおいて、 前記システムの各CPUのゾーン毎に複数の割込みサブク
    ラス(ISC)位置及び対応する複数のマスク位置を有し、
    異なるゾーンがホスト・ハイパバイザ(ホスト)及び顧客
    オペレーティング・システム(顧客)に関連し、各ゾーン
    は顧客のそれぞれの区画に割当てられたシステム・メモ
    リの部分を含み且つアドレス・オフセット及びアドレス
    境界を有するI/O割込み識別手段と、 前記コンピュータ・システムに設けられ、対応するハー
    ドウェアに制御されたI/O割込みキューにI/O割込みが現
    に存在するかどうかを示すようにセットされる各ISC 位
    置と、 それぞれのゾーンでISC位置のセッティングを識別する
    前記CPUの能力を制御するためにそれぞれ割込み可能又
    は割込み禁止にセットされる各マスク位置と、 各CPU で所定のシーケンスにより前記ゾーンの優先順位
    を決める手段及び所定のシーケンスにより各ゾーン内の
    ISC の優先順位を決める手段と、 CPUのどれかで割込み可能にセットされた最高優先順位
    のゾーンISCのI/O 割込みを出力する手段とを備える複
    数の論理的な区画を有するコンピュータ・システム。
  13. 【請求項13】請求項12のコンピュータ・システムに
    おいて、各ゾーン・マスクに関連したクリア位置を各顧
    客ゾーンの、前記ホストが前記それぞれの顧客のゾーン
    に関連したI/O割込みキューのどれかからI/O割込みをク
    リアすることを表わす、クリア状態又は、前記ホストは
    前記キューからI/O 割込みをクリアせずに前記顧客が前
    記キューからI/O 割込みをクリアすることを表わす、未
    クリア状態にセットする手段を備えるコンピュータ・シ
    ステム。
JP4185111A 1991-08-29 1992-07-13 I/o割込みサブクラスの認識方法 Expired - Lifetime JP2525997B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/752,149 US5222215A (en) 1991-08-29 1991-08-29 Cpu expansive gradation of i/o interruption subclass recognition
US752149 1991-08-29

Publications (2)

Publication Number Publication Date
JPH05204679A true JPH05204679A (ja) 1993-08-13
JP2525997B2 JP2525997B2 (ja) 1996-08-21

Family

ID=25025099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4185111A Expired - Lifetime JP2525997B2 (ja) 1991-08-29 1992-07-13 I/o割込みサブクラスの認識方法

Country Status (7)

Country Link
US (1) US5222215A (ja)
EP (1) EP0529384B1 (ja)
JP (1) JP2525997B2 (ja)
AT (1) ATE202857T1 (ja)
CA (1) CA2068796A1 (ja)
DE (1) DE69231909T2 (ja)
ES (1) ES2158841T3 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013537656A (ja) * 2010-06-23 2013-10-03 インターナショナル・ビジネス・マシーンズ・コーポレーション アダプタ割り込み要求が処理される速度の制御
KR20190087557A (ko) * 2017-01-19 2019-07-24 인터내셔널 비지네스 머신즈 코포레이션 계류중인 외부 인터럽션 시험 명령

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5437033A (en) * 1990-11-16 1995-07-25 Hitachi, Ltd. System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode
EP0535821B1 (en) * 1991-09-27 1997-11-26 Sun Microsystems, Inc. Method and apparatus for dynamically steering undirected interrupts
JPH06161779A (ja) * 1992-11-17 1994-06-10 Fujitsu Ltd データ処理装置の割込み制御方式
JPH08508125A (ja) * 1993-03-25 1996-08-27 タリジェント インコーポレイテッド マルチレベル割込みシステム
EP0731945B1 (en) * 1993-12-01 2000-05-17 Marathon Technologies Corporation Fault resilient/fault tolerant computing
US5555414A (en) * 1994-12-14 1996-09-10 International Business Machines Corporation Multiprocessing system including gating of host I/O and external enablement to guest enablement at polling intervals
JP2625402B2 (ja) * 1995-05-24 1997-07-02 日本電気株式会社 マイクロプロセッサ
US6643765B1 (en) * 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
GB2309103A (en) * 1996-01-09 1997-07-16 Nokia Mobile Phones Ltd Processing events
US5909582A (en) * 1996-04-26 1999-06-01 Nec Corporation Microcomputer having user mode interrupt function and supervisor mode interrupt function
AU4145797A (en) * 1996-08-29 1998-03-19 Nematron Corporation Real time software system
US5790397A (en) * 1996-09-17 1998-08-04 Marathon Technologies Corporation Fault resilient/fault tolerant computing
US6192418B1 (en) 1997-06-25 2001-02-20 Unisys Corp. System and method for performing external procedure calls from a client program to a server program while both are operating in a heterogenous computer
US6141697A (en) * 1997-06-25 2000-10-31 Unisys Corp. System and method for performing external procedure calls in heterogeneous computer systems utilizing program stacks
US6289391B1 (en) 1997-06-25 2001-09-11 Unisys Corp. System and method for performing external procedure calls from a server program to a client program while both are running in a heterogeneous computer
US6339802B1 (en) * 1999-02-19 2002-01-15 International Business Machines Corporation Computer program device and an apparatus for processing of data requests using a queued direct input-output device
US6345329B1 (en) * 1999-02-19 2002-02-05 International Business Machines Corporation Method and apparatus for exchanging data using a queued direct input-output device
US6339803B1 (en) * 1999-02-19 2002-01-15 International Business Machines Corporation Computer program product used for exchange and transfer of data having a queuing mechanism and utilizing a queued direct input-output device
US6957435B2 (en) * 2001-04-19 2005-10-18 International Business Machines Corporation Method and apparatus for allocating processor resources in a logically partitioned computer system
US7281075B2 (en) * 2003-04-24 2007-10-09 International Business Machines Corporation Virtualization of a global interrupt queue
US7130949B2 (en) * 2003-05-12 2006-10-31 International Business Machines Corporation Managing input/output interruptions in non-dedicated interruption hardware environments
US7877747B2 (en) 2004-02-20 2011-01-25 Hewlett-Packard Development Company, L.P. Flexible operating system operable as either native or as virtualized
US8214622B2 (en) 2004-05-27 2012-07-03 International Business Machines Corporation Facilitating management of storage of a pageable mode virtual environment absent intervention of a host of the environment
US7941799B2 (en) 2004-05-27 2011-05-10 International Business Machines Corporation Interpreting I/O operation requests from pageable guests without host intervention
US7478185B2 (en) * 2007-01-05 2009-01-13 International Business Machines Corporation Directly initiating by external adapters the setting of interruption initiatives
US7617375B2 (en) * 2007-03-28 2009-11-10 International Business Machines Corporation Workload management in virtualized data processing environment
US7698531B2 (en) * 2007-03-28 2010-04-13 International Business Machines Corporation Workload management in virtualized data processing environment
US8219995B2 (en) * 2007-03-28 2012-07-10 International Business Machins Corporation Capturing hardware statistics for partitions to enable dispatching and scheduling efficiency
US7698530B2 (en) * 2007-03-28 2010-04-13 International Business Machines Corporation Workload management in virtualized data processing environment
GB2454817B (en) * 2008-01-10 2012-07-04 Ibm Method and device for interrupt handling in a logically partitioned data processing system
US8380907B2 (en) * 2008-02-26 2013-02-19 International Business Machines Corporation Method, system and computer program product for providing filtering of GUEST2 quiesce requests
US8140834B2 (en) 2008-02-26 2012-03-20 International Business Machines Corporation System, method and computer program product for providing a programmable quiesce filtering register
US8458438B2 (en) * 2008-02-26 2013-06-04 International Business Machines Corporation System, method and computer program product for providing quiesce filtering for shared memory
US8527715B2 (en) 2008-02-26 2013-09-03 International Business Machines Corporation Providing a shared memory translation facility
US8180944B2 (en) * 2009-01-26 2012-05-15 Advanced Micro Devices, Inc. Guest interrupt manager that records interrupts for guests and delivers interrupts to executing guests
US8489789B2 (en) 2010-02-05 2013-07-16 Advanced Micro Devices, Inc. Interrupt virtualization
US8762615B2 (en) 2011-12-21 2014-06-24 International Business Machines Corporation Dequeue operation using mask vector to manage input/output interruptions
US8819648B2 (en) * 2012-07-20 2014-08-26 International Business Machines Corporation Control flow management for execution of dynamically translated non-native code in a virtual hosting environment
US9009368B2 (en) 2012-10-23 2015-04-14 Advanced Micro Devices, Inc. Interrupt latency performance counters
US9760511B2 (en) * 2014-10-08 2017-09-12 International Business Machines Corporation Efficient interruption routing for a multithreaded processor
US11989144B2 (en) 2021-07-30 2024-05-21 Advanced Micro Devices, Inc. Centralized interrupt handling for chiplet processing units
US12561451B2 (en) * 2021-12-07 2026-02-24 Rambus Inc. Multi-processor device with secure processor-controlled access to memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258341A (ja) * 1985-09-03 1987-03-14 Fujitsu Ltd 入出力割込処理方式
JPS6437636A (en) * 1987-07-29 1989-02-08 Ibm Control system for data processing system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4564903A (en) * 1983-10-05 1986-01-14 International Business Machines Corporation Partitioned multiprocessor programming system
ATE117108T1 (de) * 1989-09-29 1995-01-15 Siemens Nixdorf Inf Syst Verfahren und unterbrechungssteuerung zur behandlung von unterbrechungsanforderungen bei ein-/ausgabeoperationen in einem virtuellen maschinensystem.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258341A (ja) * 1985-09-03 1987-03-14 Fujitsu Ltd 入出力割込処理方式
JPS6437636A (en) * 1987-07-29 1989-02-08 Ibm Control system for data processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013537656A (ja) * 2010-06-23 2013-10-03 インターナショナル・ビジネス・マシーンズ・コーポレーション アダプタ割り込み要求が処理される速度の制御
KR20190087557A (ko) * 2017-01-19 2019-07-24 인터내셔널 비지네스 머신즈 코포레이션 계류중인 외부 인터럽션 시험 명령

Also Published As

Publication number Publication date
DE69231909T2 (de) 2001-11-29
ATE202857T1 (de) 2001-07-15
JP2525997B2 (ja) 1996-08-21
US5222215A (en) 1993-06-22
CA2068796A1 (en) 1993-03-01
EP0529384A1 (en) 1993-03-03
DE69231909D1 (de) 2001-08-09
EP0529384B1 (en) 2001-07-04
ES2158841T3 (es) 2001-09-16

Similar Documents

Publication Publication Date Title
JP2525997B2 (ja) I/o割込みサブクラスの認識方法
EP0644487B1 (en) Scalable system interrupt structure for a multiprocessing system
US4493034A (en) Apparatus and method for an operating system supervisor in a data processing system
US5600805A (en) Pass-through for I/O channel subsystem call instructions for accessing shared resources in a computer system having a plurality of operating systems
US5530897A (en) System for dynamic association of a variable number of device addresses with input/output devices to allow increased concurrent requests for access to the input/output devices
JP2561760B2 (ja) 情報処理システムにおけるプロセス及び情報処理ネットワーク
US6675191B1 (en) Method of starting execution of threads simultaneously at a plurality of processors and device therefor
US5506975A (en) Virtual machine I/O interrupt control method compares number of pending I/O interrupt conditions for non-running virtual machines with predetermined number
US5276879A (en) Portable, resource sharing file server using co-routines
US5179707A (en) Interrupt processing allocation in a multiprocessor system
JPS5820059B2 (ja) 多重処理システム
EP0827610A1 (en) Protection domains in a single address space
JPH0673108B2 (ja) ゲストに割り当てられたシステム資源に対するゲストの動作を制限する方法
EP0443557B1 (en) Interrupt controller capable of realizing interrupt nesting function
JPH0250753A (ja) コンピュータにおける割込処理装置およびその方法
JPH06266676A (ja) 多重プロセッサ・コンピュータの割り込み操向システム
JPH11505653A (ja) 単一アドレス空間で保護ドメインと共に用いるためのオペレーティングシステム
JPH02267634A (ja) 割込み処理装置
KR20160014647A (ko) 인터럽트 핸들링 방법 및 장치
EP0644489A2 (en) Method and apparatus for signalling interrupt information in a data processing system
JPH0221018B2 (ja)
JPH04299440A (ja) 共有レジスタ制御方式
JPH1097490A (ja) スケーラブル対称型マルチプロセッサにおいてバス幅またはバス・プロトコルを変更せずに割り込みを分散する方法および装置
US6665746B1 (en) System and method for prioritized context switching for streaming data memory transfers
EP0742522B1 (en) Processor interrupt control

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120531

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120531

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130531

Year of fee payment: 17

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130531

Year of fee payment: 17