JPH05206064A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05206064A
JPH05206064A JP3326073A JP32607391A JPH05206064A JP H05206064 A JPH05206064 A JP H05206064A JP 3326073 A JP3326073 A JP 3326073A JP 32607391 A JP32607391 A JP 32607391A JP H05206064 A JPH05206064 A JP H05206064A
Authority
JP
Japan
Prior art keywords
wiring
film
insulating film
forming
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3326073A
Other languages
English (en)
Inventor
Yasuo Oyama
泰男 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3326073A priority Critical patent/JPH05206064A/ja
Priority to US07/975,096 priority patent/US5358621A/en
Publication of JPH05206064A publication Critical patent/JPH05206064A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/043—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/034—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics bottomless barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4432—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】電解めっきを用いて２層以上の配線を形成する
半導体装置において、各配線層表面が極めて平坦で、又
めっき成長部に空孔などが発生せず、信頼性の高い半導
体装置の製造方法を提供する。 【構成】配線及びシリコン基板１上に酸化膜５を介して
配線座１０を形成する。次でＰＳＩ膜５を形成したのち
開口部を形成し、次でＰＳＩ膜５の表面及び開口部の側
面にＴｉ膜１６，１６Ａを形成する。次でＴｉ膜の表面
を絶縁体としたのち、金めっきを行い配線座１０上に下
層配線を形成する。次で下層配線上のスルーホール部に
開口を有するフォトレジスト膜を形成したのち、金めっ
きを行い下層配線に接続する接続電極を形成する。次
で、Ｔｉ膜１６を除去したのち、再びＰＳＩ膜を形成
し、下層配線の形成と同様にして接続電極に接続する上
層配線を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に電解めっき法による配線の形成方法に関す
る。
【０００２】
【従来の技術】従来の半導体装置の製造工程における電
解めっき法による配線形成方法を図面を参照して説明す
る。図６は従来の配線形成方法を説明するための半導体
チップの断面図である。
【０００３】まず図６（ａ）に示すように、シリコン基
板１上に酸化膜２を介してスパッタ法によりＴｉＷ膜５
とＡｕ膜４を被着させたのち、フォトレジスト膜９Ａを
形成しパターニングして配線用の開口部を形成する。次
に電解めっきを行い、Ａｕ等からなる下層配線１２を成
長させたのちフォトレジスト膜９Ａを除去する。
【０００４】次に図６（ｂ）に示すように、下層配線を
マスクとしてイオンエッチング法を用いＡｕ膜４とＴｉ
Ｗ膜３とをエッチングする。次に、シリコン含有ポリイ
ミド（以後ＰＳＩと記す）５を塗布し、配線による段差
をなだらかにする。
【０００５】次に、図６（ｃ）に示すように、ＰＳＩ膜
５にスルーホールを形成し、図６（ａ），（ｂ）に示し
た下層配線形成と同様に操作して上層配線１３を形成す
る。
【０００６】
【発明が解決しようとする課題】上述した従来の電解め
っき法による配線の形成方法においては、図６（ｃ）に
示したように、下層配線１２による段差が、上層配線１
３に与える影響が大きく、上層配線１３のカバーレッジ
を悪化させ信頼性上問題となる。又、スルーホール内の
めっきは、下層及び側面から、めっき膜が成長する為、
めっき時に側面のめっき膜の成長が原因で、スルーホー
ル上部の開口部が小さくなり、スルーホール底部にめっ
き液が供給されにくくなり、底部でのめっき成長量が上
部に比較して減少してくる。このためスルーホール内に
空孔１４ができることとなり信頼性上問題となる。
【０００７】さらに下層配線の段差が上部の絶縁膜上に
表われる為、多層になるとその段差が積層され、フォト
レジスト膜をパターニングする場合、段差が露光装置の
焦点深度を越え、パターニング不良が生じ、半導体装置
の歩留りを低下させるという問題もある。
【０００８】
【課題を解決するための手段】第１の発明の半導体装置
の製造方法は、半導体基板上に絶縁膜を形成したのち順
次開口部を有する絶縁膜をマスクとし電解めっき法によ
り下層配線と接続電極と上層配線とを形成する半導体装
置の製造方法において、前記下層配線と接続電極と上層
配線は開口部の下面のみからの金属めっき膜の成長によ
り形成すると共に、前記配線と前記接続電極を形成する
ための電解めっき工程を分けて行うものである。
【０００９】第２の発明の半導体装置の製造方法は、半
導体基板上に絶縁膜を介して電解めっきの成長核と成り
得る第１の金属膜を形成したのちパターニングし配線座
を形成する工程と、全面に配線とスルーホール部を加算
した厚さの第１の絶縁膜と第２の金属膜と第２の絶縁膜
とを順次形成する工程と、この第２の絶縁膜と第２の金
属膜と第１の絶縁膜とを異方性エッチング法によりエッ
チングして配線及びスルーホール部用の開口部を形成し
前記配線座を露出させる工程と、全面に第３の金属膜と
第３の絶縁膜とを順次形成したのち異方性エッチング法
によりエッチングし前記開口部の側面にのみ残し前記配
線座と前記第２の金属膜とを接続する工程と、露出して
いる前記第３の金属膜の表面を絶縁体としたのち電解め
っき法により前記開口部内の前記配線座上に配線を形成
する工程と、全面にフォトレジスト膜を形成したのちパ
ターニングして開口部を形成し前記スルーホール部の前
記配線の表面を露出させる工程と、電解めっき法により
前記スルーホール部内の前記配線上に前記第１の絶縁膜
の上面と同じ高さの接続電極を形成する工程と、フォト
レジスト膜を除去後前記第２の絶縁膜と前記第２の金属
膜とを除去し更に少くとも前記第３の金属膜を前記第１
の絶縁膜の上面以下となるようにエッチングする工程
と、全面に塗布膜を形成して表面を平坦化したのちエッ
チバックし前記接続電極の表面を露出させる工程とを含
むものである。
【００１０】第３の発明の半導体装置の製造方法は、半
導体基板上に絶縁膜を介して電解めっきの成長核と成り
得る第１の金属膜を形成したのちパターニングし配線座
を形成する工程と、全面に配線と同等の厚さの第１の絶
縁膜と第２の金属膜と第２の絶縁膜とを順次形成する工
程と、この第２の絶縁膜と第２の金属膜と第１の絶縁膜
とを異方性エッチング法によりエッチングして配線用の
開口部を形成し前記配線座を露出させる工程と、全面に
第３の金属膜と第３の絶縁膜とを順次形成したのち異方
性エッチング法によりエッチングし前記開口部の側面に
のみ残し前記配線座と前記第２の金属膜とを接続する工
程と、露出している前記第３の金属膜の表面を絶縁体と
したのち電解めっき法により前記開口部内の前記配線座
上に前記第１の絶縁膜の上面と同じ高さの配線を形成す
る工程と、この配線上を含む全面に接続電極と同じ厚さ
の第４の絶縁膜を形成したのちパターニングしスルーホ
ールを形成して前記配線の表面を露出させる工程と、露
出した前記配線の表面から金属めっき膜を成長させ前記
第４の絶縁膜と同じ厚さの接続電極を形成する工程とを
含むものである。
【００１１】第４の発明の半導体装置の製造方法は、半
導体基板上に絶縁膜を介して電解めっきの成長核と成り
得る第１の金属膜を形成したのちパターニングし配線座
を形成する工程と、全面に配線とスルーホール部を加算
した厚さの第１の絶縁膜と第２の金属膜と第２の絶縁膜
とを順次形成する工程と、この第２の絶縁膜と第２の金
属膜と第１の絶縁膜とを異方性エッチング法によりエッ
チングして配線及びスルーホール部用の開口部を形成し
前記配線座を露出させる工程と、全面に第３の金属膜と
第３の絶縁膜とを順次形成したのち異方性エッチング法
によりエッチングし前記開口部の側面にのみ残し前記配
線座と前記第２の金属膜とを接続する工程と、前記第２
の絶縁膜と前記第３の絶縁膜を除去したのち露出した前
記第２の金属膜と前記第３の金属膜の表面を絶縁体とす
る工程と、電解めっき法により前記開口部内の前記配線
座上に配線を形成する工程とを含むものである。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）〜（ｄ）は本発明の第１の実施
例を説明するための半導体チップの断面図、図２（ａ）
〜（ｃ）は平面図及びＡ−Ａ線とＢ−Ｂ線断面図であ
る。
【００１３】まず図１（ａ）に示すように、シリコン基
板１上に酸化膜２を介して、密着性が良くＡｕとＳｉと
の反応を抑制するバリア膜となるＴｉＷ膜３をスパッタ
法により５０ｎｍの厚さに形成したのち、その上に金め
っきの成長核となるＡｕ膜４を５０ｎｍの厚さに形成す
る。次にＡｕ膜４とＴｉＷ膜３とをドライエッチング法
によりパターニングし、配線座１０を形成する。次に全
面にＰＳＩ膜５を塗布法により、下層配線とスルーホー
ルの厚さである１．５μｍの厚さに形成したのち、Ｔｉ
膜６を５０ｎｍ，プラズマＣＶＤ法による酸化膜２Ａを
１００ｎｍの厚さに形成する。次で酸化膜２Ａ，Ｔｉ膜
６を異方性エッチング法によりエッチングする。
【００１４】次で酸化膜２Ａのエッジを後工程で形成す
る開口部１１から後退させＴｉ膜６の上面を一部露出さ
せる為に、ふっ酸系溶液により約５０ｎｍ程横方向にエ
ッチングする。尚この酸化膜２Ａのエッチングは、図１
（ｂ）に示すＴｉ膜６ＡとＴｉ膜６との接続を確実にす
るものであり、電気的導通が確保できれば行なわなくて
もよい。次で酸素ガスを主成分とするドライエッチング
法によりＰＳＩ膜５をエッチングし開口部１１を形成す
る。
【００１５】次に図１（ｂ）に示すように、全面にそれ
ぞれ厚さ５０ｎｍのＴｉ膜６Ａと酸化膜７とを形成す
る。この時Ｔｉ膜６と配線座１０とはＴｉ膜６Ａにより
電気的に接続される。次でＣＨＦ3 をエッチングガスと
して用いるドライエッチング法により酸化膜７をエッチ
ングし開口部１１の側壁部のみに残す。次でアンモニア
と過酸化水素を成分とするエッチング溶液でＴｉ膜６Ａ
を５０ｎｍエッチングする。更に４００℃の酸素雰囲気
に５分程度さらし表面に露出しているＴｉ膜６Ａの表面
を絶縁物とする。
【００１６】次に図１（ｃ）に示すように、電解めっき
法により金を約６００ｎｍの厚さに成長させ下層配線８
Ａを形成する。この時めっき用の電流はＰＳＩ膜５の表
面に形成されたＴｉ膜を通りシリコン基板１上に均等に
流れる。そして、金めっき膜は配線座１０の表面からの
み成長する。次に全面にフォトレジスト膜９を形成した
のちパターニングし、下層配線８Ａ上のスルーホール１
１Ａのみを抜く。次で金めっきにより厚さ７５０ｎｍの
接続電極８Ｂをスルーホール１１Ａの内部に形成する。
次でこのフォトレジスト膜９を除去する。
【００１７】次に図１（ｄ）に示すように、酸化膜２Ａ
とＴｉ膜６をふっ酸系溶液を用いてエッチングする。こ
の時、接続電極８Ｂ周囲の酸化膜７とＴｉ膜６Ａも、接
続電極８Ｂ及びＰＳＩ膜５の表面より約２００ｎｍ下る
ようにエッチングする。次で全面にＰＳＩ膜５Ａを約１
００ｎｍの厚さに形成する。この工程により図２（ｃ）
に示すように、下層配線８Ａ上は接続電極８Ｂを除きＰ
ＳＩ膜５Ａで埋められる。
【００１８】次に図２（ａ）〜（ｃ）に示すように、Ｐ
ＳＩ膜５Ａをエッチングして接続電極８Ｂの表面を露出
したのち、図１（ａ）〜（ｃ）で説明したのと同様に操
作する。すなわち、ＴｉＷ膜３ＡとＡｕ膜４Ａからなる
配線座１０Ａを形成し、次で上部のＰＳＩ膜５Ｂを７５
０ｎｍの厚さに形成し、開口部を形成し、その内部に金
めっき法により上層配線８Ｃを形成する。この工程によ
り上層配線８Ｃと上部のＰＳＩ膜５Ｂの表面とは同じ高
さになる。その後ＰＳＩ膜５Ｂ上の酸化膜とＴｉＷ膜と
を除去する。
【００１９】上記実施例では２層配線の場合であるが、
上記工程を繰り返すことにより平坦化された多層配線を
形成することができる。
【００２０】図３は本発明第２の実施例を説明するため
の半導体チップの断面図である。第１の実施例では、図
１（ａ）におけるＰＳＩ膜５を、下層配線及びスルーホ
ールの各めっき厚を加算した値程度に厚く成長するのに
対し本第２の実施例では、下層配線１８Ａのみの厚さと
ほぼ同等の厚さでＰＳＩ膜１５Ａを成長させ、次で図１
（ｃ）までと同様に操作して下層配線１８Ａを形成す
る。すると、下層配線１８Ａの上部とＰＳＩ膜１５Ａの
上面は同一の高さとなる。
【００２１】従ってＰＳＩ膜１５Ａ上の酸化膜２Ａ，Ｔ
ｉ膜６をエッチングすると共に、ＰＳＩ膜１５の上面よ
り飛び出している、酸化膜７とＴｉ膜６Ａをエッチング
し、表面全体を平坦にさせる。その後、スルーホールの
めっき厚と同等のＰＳＩ膜１５Ｂを成長させ、スルーホ
ール内のめっきも下層配線と同様に行い接続電極１８Ｂ
を形成したのちＰＳＩ膜１５Ｂの上面から上にある、Ｔ
ｉ膜と酸化膜をエッチングして表面全体を平坦にさせ
る。この時、図３におけるスルーホール内の金めっきを
行う部分には、必ず下層配線１８Ａが有る為、ＴｉＷ膜
とＡｕ膜からなる配線座は必要ない。その後同様工程を
繰り返し、上層配線１８Ｃを有する多層配線を形成する
ことができる。
【００２２】この様に第２の実施例においては、金めっ
きは全てＰＳＩ膜に開孔したパターンを埋めつくす様に
形成されるため、第１の実施例よりさらに平坦な表面を
持つ多層配線を得ることができる。
【００２３】図４（ａ），（ｂ）は本発明第３の実施例
を説明するための半導体チップの断面図である。図４
（ａ）は、第１の実施例における図１（ｂ）の時、酸化
膜７をふっ酸系溶液でエッチングしたのち、４００℃酸
素雰囲気中で５分熱処理し、Ｔｉ膜６Ａの表面の全体を
薄い絶縁膜になる様酸化している。
【００２４】次に図４（ｂ）に示すように第１の実施例
と同様に金めっきによる下層配線８Ａ，接続電極８Ｂ及
び上層配線８Ｃを形成する。
【００２５】このように第３の実施例によれば、第１の
実施例では１．５μｍ幅でＰＳＩ膜５に下層配線用の開
口部を設けても、Ｔｉ膜６Ａが５０ｎｍ，酸化膜７が５
０ｎｍ側面に付くため、下層配線の幅は１．３μｍとな
ってしまうのに対し、１．４μｍ幅で金めっきによる下
層配線８Ａを形成することができる。従って配線幅のむ
だな細りを起こさせることが少なくなるという利点があ
る。
【００２６】図５は本発明の第４の実施例を説明するた
めの半導体チップの断面図である。第１の実施例では図
１（ｂ）に示したように、ＰＳＩ膜５の上面及び開口部
内の側面にＴｉ膜６と酸化膜２Ａ及びＴｉ膜６Ａと酸化
膜７とを形成していたが、本第４の実施例においては、
ＰＳＩ膜５の表面と開口部内の側面に厚さ１５０ｎｍの
厚いＴｉ膜１６とＴｉ膜１６Ａとを形成して接続し、そ
の後これらのＴｉ膜の表面を酸化または窒化し、表面を
絶縁体とする。
【００２７】このように第４の実施例によれば、第１の
実施例に比べ酸化膜２Ａ，及び酸化膜７が不要となるた
め、工程を短縮できるという利点がある。
【００２８】
【発明の効果】以上説明したように本発明は、層間膜と
なる絶縁膜を形成した後、配線及び接続電極形成部に開
口部を形成し、その開口部を埋設する様に電解めっきに
より配線及び接続電極を形成する為、表面が平坦とな
り、多層にした場合でも上層配線のカバーレッジの悪化
が起きず、又、電解めっきが、開口部の下部のみから成
長してくる為、スルーホール部などに空孔が生じること
はない。
【００２９】さらに平坦性が良い為、多層配線を形成し
ても露光装置の焦点深度を越えてしまう段差は形成され
ないため、フォトレジスト膜のパターニング不良が起き
ることは無くなる。従って信頼性の向上した半導体装置
が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
【図２】本発明の第１の実施例を説明するための半導体
チップの平面図及び断面図。
【図３】本発明の第２の実施例を説明するための半導体
チップの断面図。
【図４】本発明の第３の実施例を説明するための半導体
チップの断面図。
【図５】本発明の第４の実施例を説明するための半導体
チップの断面図。
【図６】従来例を説明するための半導体チップの断面
図。
【符号の説明】
１ シリコン基板 ２，２Ａ 酸化膜 ３，３Ａ ＴｉＷ膜 ４，４Ａ Ａｕ膜 ５，５Ａ，５Ｂ，１５Ａ，１５Ｂ，１５Ｃ ＰＳＩ膜 ６，６Ａ，６Ｂ，１６，１６Ａ Ｔｉ膜 ７，７Ａ 酸化膜 ８Ａ，１８Ａ 下層配線 ８Ｂ，１８Ｂ 接続電極 ８Ｃ，１８Ｃ 上層配線 ９，９Ａ フォトレジスト膜 １０，１０Ａ 配線座 １１ 開口部 １１Ａ スルーホール １２ 下層配線 １３ 上層配線 １４ 空孔

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に絶縁膜を形成したのち順
    次開口部を有する絶縁膜をマスクとし電解めっき法によ
    り下層配線と接続電極と上層配線とを形成する半導体装
    置の製造方法において、前記下層配線と接続電極と上層
    配線は開口部の下面のみからの金属めっき膜の成長によ
    り形成すると共に、前記配線と前記接続電極を形成する
    ための電解めっき工程を分けて行うことを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 半導体基板上に絶縁膜を介して電解めっ
    きの成長核と成り得る第１の金属膜を形成したのちパタ
    ーニングし配線座を形成する工程と、全面に配線とスル
    ーホール部を加算した厚さの第１の絶縁膜と第２の金属
    膜と第２の絶縁膜とを順次形成する工程と、この第２の
    絶縁膜と第２の金属膜と第１の絶縁膜とを異方性エッチ
    ング法によりエッチングして配線及びスルーホール部用
    の開口部を形成し前記配線座を露出させる工程と、全面
    に第３の金属膜と第３の絶縁膜とを順次形成したのち異
    方性エッチング法によりエッチングし前記開口部の側面
    にのみ残し前記配線座と前記第２の金属膜とを接続する
    工程と、露出している前記第３の金属膜の表面を絶縁体
    としたのち電解めっき法により前記開口部内の前記配線
    座上に配線を形成する工程と、全面にフォトレジスト膜
    を形成したのちパターニングして開口部を形成し前記ス
    ルーホール部の前記配線の表面を露出させる工程と、電
    解めっき法により前記スルーホール部内の前記配線上に
    前記第１の絶縁膜の上面と同じ高さの接続電極を形成す
    る工程と、フォトレジスト膜を除去後前記第２の絶縁膜
    と前記第２の金属膜とを除去し更に少くとも前記第３の
    金属膜を前記第１の絶縁膜の上面以下となるようにエッ
    チングする工程と、全面に塗布膜を形成して表面を平坦
    化したのちエッチバックし前記接続電極の表面を露出さ
    せる工程とを含むことを特徴とする半導体装置の製造方
    法。
  3. 【請求項３】 半導体基板上に絶縁膜を介して電解めっ
    きの成長核と成り得る第１の金属膜を形成したのちパタ
    ーニングし配線座を形成する工程と、全面に配線と同等
    の厚さの第１の絶縁膜と第２の金属膜と第２の絶縁膜と
    を順次形成する工程と、この第２の絶縁膜と第２の金属
    膜と第１の絶縁膜とを異方性エッチング法によりエッチ
    ングして配線用の開口部を形成し前記配線座を露出させ
    る工程と、全面に第３の金属膜と第３の絶縁膜とを順次
    形成したのち異方性エッチング法によりエッチングし前
    記開口部の側面にのみ残し前記配線座と前記第２の金属
    膜とを接続する工程と、露出している前記第３の金属膜
    の表面を絶縁体としたのち電解めっき法により前記開口
    部内の前記配線座上に前記第１の絶縁膜の上面と同じ高
    さの配線を形成する工程と、この配線上を含む全面に接
    続電極と同じ厚さの第４の絶縁膜を形成したのちパター
    ニングしスルーホールを形成して前記配線の表面を露出
    させる工程と、露出した前記配線の表面から金属めっき
    膜を成長させ前記第４の絶縁膜と同じ厚さの接続電極を
    形成する工程とを含むことを特徴とする半導体装置の製
    造方法。
  4. 【請求項４】 半導体基板上に絶縁膜を介して電解めっ
    きの成長核と成り得る第１の金属膜を形成したのちパタ
    ーニングし配線座を形成する工程と、全面に配線とスル
    ーホール部を加算した厚さの第１の絶縁膜と第２の金属
    膜と第２の絶縁膜とを順次形成する工程と、この第２の
    絶縁膜と第２の金属膜と第１の絶縁膜とを異方性エッチ
    ング法によりエッチングして配線及びスルーホール部用
    の開口部を形成し前記配線座を露出させる工程と、全面
    に第３の金属膜と第３の絶縁膜とを順次形成したのち異
    方性エッチング法によりエッチングし前記開口部の側面
    にのみ残し前記配線座と前記第２の金属膜とを接続する
    工程と、前記第２の絶縁膜と前記第３の絶縁膜を除去し
    たのち露出した前記第２の金属膜と前記第３の金属膜の
    表面を絶縁体とする工程と、電解めっき法により前記開
    口部内の前記配線座上に配線を形成する工程とを含むこ
    とを特徴とする半導体装置の製造方法。
JP3326073A 1991-12-10 1991-12-10 半導体装置の製造方法 Withdrawn JPH05206064A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3326073A JPH05206064A (ja) 1991-12-10 1991-12-10 半導体装置の製造方法
US07/975,096 US5358621A (en) 1991-12-10 1992-11-12 Method of manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3326073A JPH05206064A (ja) 1991-12-10 1991-12-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05206064A true JPH05206064A (ja) 1993-08-13

Family

ID=18183808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3326073A Withdrawn JPH05206064A (ja) 1991-12-10 1991-12-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5358621A (ja)
JP (1) JPH05206064A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201988A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置の製造方法
JP2001516146A (ja) * 1997-08-19 2001-09-25 アプライド マテリアルズ インコーポレイテッド デュアルダマシン金属化方法
JP2002503766A (ja) * 1998-02-12 2002-02-05 エーシーエム リサーチ，インコーポレイティド メッキ設備及び方法
KR100494148B1 (ko) * 1997-12-29 2006-05-22 매그나칩 반도체 유한회사 모스페트트랜지스터의금속배선층형성방법
WO2010106938A1 (ja) * 2009-03-18 2010-09-23 積水化学工業株式会社 マスキングテープ及びウエハの表面処理方法

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166221B2 (ja) * 1991-07-23 2001-05-14 日本電気株式会社 半導体装置及びその製造方法
US5496773A (en) * 1995-04-28 1996-03-05 Micron Technology, Inc. Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally inner electrically conductive node and an elevationally outer electrically conductive node
US5484747A (en) * 1995-05-25 1996-01-16 United Microelectronics Corporation Selective metal wiring and plug process
US5770519A (en) * 1995-06-05 1998-06-23 Advanced Micro Devices, Inc. Copper reservoir for reducing electromigration effects associated with a conductive via in a semiconductor device
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
TW444236B (en) 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
TW396462B (en) 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
TW522536B (en) 1998-12-17 2003-03-01 Wen-Chiang Lin Bumpless flip chip assembly with strips-in-via and plating
US6197664B1 (en) 1999-01-12 2001-03-06 Fujitsu Limited Method for electroplating vias or through holes in substrates having conductors on both sides
US6361675B1 (en) 1999-12-01 2002-03-26 Motorola, Inc. Method of manufacturing a semiconductor component and plating tool therefor
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6350386B1 (en) * 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US7414319B2 (en) 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
TWI302811B (en) * 2006-01-16 2008-11-01 Advanced Semiconductor Eng Method for fabricating conductive blind via of circuit substrate
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
WO2010141316A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
US9277654B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141264A1 (en) 2009-06-03 2010-12-09 Hsio Technologies, Llc Compliant wafer level probe assembly
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US9699906B2 (en) 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US8789272B2 (en) 2009-06-02 2014-07-29 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor test socket
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2010141311A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010147782A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201988A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置の製造方法
JP2001516146A (ja) * 1997-08-19 2001-09-25 アプライド マテリアルズ インコーポレイテッド デュアルダマシン金属化方法
KR100494148B1 (ko) * 1997-12-29 2006-05-22 매그나칩 반도체 유한회사 모스페트트랜지스터의금속배선층형성방법
JP2002503766A (ja) * 1998-02-12 2002-02-05 エーシーエム リサーチ，インコーポレイティド メッキ設備及び方法
WO2010106938A1 (ja) * 2009-03-18 2010-09-23 積水化学工業株式会社 マスキングテープ及びウエハの表面処理方法
JP2011026615A (ja) * 2009-03-18 2011-02-10 Sekisui Chem Co Ltd マスキングテープ及びウエハの表面処理方法
JP4653859B2 (ja) * 2009-03-18 2011-03-16 積水化学工業株式会社 マスキングテープ及びウエハの表面処理方法
KR20160088955A (ko) 2009-03-18 2016-07-26 세키스이가가쿠 고교가부시키가이샤 마스킹 테이프 및 웨이퍼의 표면 처리 방법

Also Published As

Publication number Publication date
US5358621A (en) 1994-10-25

Similar Documents

Publication Publication Date Title
JPH05206064A (ja) 半導体装置の製造方法
JP2740050B2 (ja) 溝埋込み配線形成方法
KR950000867B1 (ko) 반도체 장치의 제조 방법
JP3630777B2 (ja) マルチチップ・モジュールの製造方法
JP2004128063A (ja) 半導体装置及びその製造方法
JPH0529315A (ja) 半導体装置及びその製造方法
JPH04359518A (ja) 半導体装置の製造方法
JP2785768B2 (ja) 半導体装置の製造方法
JP2010040771A (ja) 半導体装置の製造方法
JP3074841B2 (ja) 半導体装置の製造方法
JP4602091B2 (ja) デュアルダマシン工程の中で銅の酸化防止方法
JP2570139B2 (ja) 半導体装置の埋め込み配線の形成方法
JPH07201826A (ja) ドライエッチング方法
JPH08288385A (ja) 半導体装置の製造方法
JPH1074837A (ja) 半導体装置及びその製造方法
JPH0856024A (ja) 集積回路の製造方法
JP3254763B2 (ja) 多層配線形成方法
JP2998454B2 (ja) 半導体装置の製造方法
JPH08203899A (ja) 半導体装置の製造方法
JPS62118539A (ja) 多層配線の形成方法
JPH0799199A (ja) 半導体装置の製造方法
JPH06120215A (ja) 半導体装置の製造方法
JP2734881B2 (ja) 半導体装置の製造方法
JPH07201988A (ja) 半導体装置の製造方法
JP2787903B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311