JPH05206117A - 半導体デバイスの誘電体層における欠陥を埋めるためのプロセス - Google Patents

半導体デバイスの誘電体層における欠陥を埋めるためのプロセス

Info

Publication number
JPH05206117A
JPH05206117A JP4276605A JP27660592A JPH05206117A JP H05206117 A JPH05206117 A JP H05206117A JP 4276605 A JP4276605 A JP 4276605A JP 27660592 A JP27660592 A JP 27660592A JP H05206117 A JPH05206117 A JP H05206117A
Authority
JP
Japan
Prior art keywords
nitride
growth
oxide
defects
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4276605A
Other languages
English (en)
Inventor
Bich-Yen Nguyen
ビッチ−イェン・グェン
Philip J Tobin
フィリップ・ジェイ・トビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH05206117A publication Critical patent/JPH05206117A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6349—Deposition of epitaxial materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/081—Insulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 半導体デバイスの薄い誘電体層における欠陥
を不連続な層によって埋めることにより、そのデバイス
の信頼性を悪化させることなくその誘電体の完全性を維
持する。 【構成】 発明の１つの形態において、半導体デバイス
（１０）は基板材料（１２）と、その上に形成される酸
化物層（１４）とを含んでいる。ＣＶＤ技術を使用した
窒化物層（１８）の成長は酸化物層でのいづれかの欠陥
（１６）において開始されるが、連続成長段に入る前に
終止される。連続した窒化物層を形成することなく窒化
物でもって欠陥を埋めることにより、薄い酸化物での欠
陥密度は厚い酸化物−窒化物スタックに関連した不都合
を受けることなく減少される。この発明はまた酸化物以
外の誘電体層における欠陥を埋めるのにも適用可能であ
る。更に、不連続層の成長は、ＣＶＤ技術を用いて、窒
化物以外の材料でも達成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に、誘電体での欠
陥を埋めるためのプロセスにかかわり、更に特定する
に、半導体デバイスの、酸化物のような、誘電体層にお
ける欠陥を埋めるためのプロセスにかかわる。
【０００２】
【従来の技術】酸化物のような誘電体層は一般に、１つ
の導電性部材つまり導電層を他のものから電気的に絶縁
するために半導体デバイスにおいて使用されている。例
えば、トランジスタにおいて、ゲート酸化物はゲート電
極を基板材料から分離するために使用されている。不揮
発性メモリの応用において、トンネル酸化物は浮動ゲー
ト電極を基板材料から分離するために使用されている。
また、酸化物はしばしば、半導体デバイスでのコンデン
サ誘電体としても使用されている。トランジスタ、不揮
発性メモリ及びコンデンサ等の応用において、酸化物層
は、例えば５０〜２００オングストローム（５〜２０ｎ
ｍ）というように非常に薄い。酸化物の層は薄いため
に、酸化物における何等かの欠陥は１つの導体を他の導
体から適切に絶縁する能力に大きな影響を与えることに
なる。酸化物にある欠陥はまた、ブレークダウン電圧、
プログラミング電圧及び電荷蓄積容量を含むデバイスの
電気的特性を変えることになる。このために、薄い酸化
物は高品質であってしかも実質的に欠陥のないことが重
要である。
【０００３】欠陥のない、薄い酸化物フィルムを作り出
すことは極めて困難である。欠陥は、膜を汚染された表
面上に形成したり、膜を汚れた反応チャンバ内で形成し
たりする結果として、または単に、一般的な成長プロセ
スの結果として酸化物フィルムへと導入されることにな
る。また、一旦酸化物フィルムが形成されると、既存の
欠陥は更に悪化されて、新しい欠陥が引き続く処理の結
果として作り出されることもある。酸化物層に対するプ
ロセス誘導損傷は、例えば、酸化物層を通したイオン・
インプランテーションによるかまたは大きなプラズマに
対してデバイスをさらすことによっている。欠陥やプロ
セス誘導損傷は薄い酸化物層の信頼性に悪く影響する。
【０００４】酸化物膜での欠陥のマイナスの効果を減少
させる１つの既知の方法は、例えば、ＣＶＤ（化学蒸
着）窒化シリコン（Ｓｉ３Ｎ４）膜またはＣＶＤ酸化物
膜のようなＣＶＤ膜を酸化物の頂部に形成することであ
る。酸化物−窒化物スタックを形成するためにＣＶＤ窒
化物膜を熱的に成長される酸化物上に蒸着することは欠
陥を下げる最も一般的な手法である。更に、酸化物−窒
化物スタックは単独の酸化物に比較してプロセス誘導損
傷に対して一層抵抗性がある。
【０００５】
【発明が解決しようとする課題】残念ながら、トランジ
スタ及びコンデンサにおける酸化物−窒化物スタックの
使用には重大な不都合がある。窒化物膜は酸化物膜より
もはるかに高い電荷捕捉密度を持ち、結果的に、特に窒
化物の厚さの増大にともなって、その半導体デバイスの
信頼性を低下させることになる。
【０００６】ＣＶＤ酸化物−窒化物スタックに対する既
知の代替物は酸化物層の窒化により形成される熱オキシ
窒化物膜である。酸化物層上に形成される窒化物層の合
成物であるというよりはむしろ、オキシ窒化物膜は熱窒
化を受けた酸化物膜であり、結果的にＳｉｘＯｙＮｚの
形態における組成を持つ膜となる。酸化物−窒化物スタ
ックと同様に、オキシ窒化物膜は、半導体デバイスでの
使用に対して望ましくなくする不都合を有している。特
に、オキシ窒化物膜を形成するのに使用されるプロセス
はデバイスの製作に適していない。例えば、オキシ窒化
物膜を形成するのに必要とされる熱反応は、８５０゜Ｃ
付近での温度も報告されているが、通常では９５０゜Ｃ
以上の高い温度において生じる。半導体デバイスでの高
温処理は、基板における拡散プロフィールを変えること
もあるので、望ましくなく、特に、この不都合は、拡散
領域が下部に横たわっている基板材料に前以て形成され
ているときにはなはだしい。更に、オキシ窒化物膜を形
成するためのプロセス許容値は、基板材料と初期の酸化
物膜との間での界面にある窒素の量を最小にするレベル
にパラメータを維持しなければならないために、非常に
小さい。かかる界面での多すぎる窒素はデバイスのしき
い値電圧を望ましくない方向にシフトさせ且つ相互コン
ダクタンスを減少させることになる。
【０００７】半導体産業における絶えざる目標である半
導体デバイスのサイズにおける縮小を達成するには、製
造業者が薄くて、信頼性のある酸化物膜を作り出す方法
を開発しなければならない。薄い酸化物の信頼性を改良
する前述の手法の各々は別個の望ましくない不都合を有
している。このために、半導体デバイスに誘電体層を形
成するための改良した方法が必要である。
【０００８】
【課題を解決するための手段および作用】本発明では、
現存する半導体制作プロセスの不都合が克服されて、そ
して他の利点が達成される。１つの実施例では、誘電体
層を基板材料上に形成することにより半導体デバイスが
作られるプロセスが示唆されている。予め決められた材
料の成長は誘電体層でのいづれかの欠陥において開始さ
れるが、その予め決められた材料の連続する膜がその酸
化物を横切って形成される前に終止される。
【０００９】これらの及び他の特長、そして利点は添付
図面を参照しての以下の詳細な記述から一層明瞭に理解
されよう。但し、例示されている図面は必ずしも一定の
比率で描かれておらず、本発明を具現する唯一の方法と
解釈してもならない。
【００１０】
【実施例】前にも論議したように、高信頼性の薄い誘電
体層を作ることは半導体制作の重要な部分である。半導
体デバイスが小さくなるにつれて、信頼できる薄い誘電
体を作ることはより困難になる。薄い誘電体に形成され
ている欠陥の影響を克服する以前の試みはそれなりに成
功しているが、そこにはなお、各々に関連した不都合が
ある。例えば、薄い酸化物層での欠陥は、窒化物層を酸
化物の頂部に蒸着または被着（ｄｅｐｏｓｉｔ）して、
酸化物−窒化物スタックを形成することにより減少され
る。しかしながら、酸化物−窒化物スタックは窒化物界
面に高い電荷捕捉密度（ｃｈａｒｇｅ ｔｒａｐｐｉｎ
ｇ ｄｅｎｓｉｔｙ）を持ち、それにより、スタックの
信頼性を低下させている。オキシ窒化物化合物を形成す
るために酸化物層を窒素雰囲気内で反応させるプロセス
は酸化物の欠陥を制御する別な周知の方法であるが、か
かる化合物は制御可能に製作するのが非常に困難であ
り、多くの製作技術は半導体デバイスの他の局面に悪く
影響する。
【００１１】本発明は従来技術の多くの不都合を克服し
且つ、そうした欠陥を別な誘電体材料でもって埋めるこ
とにより誘電体層における欠陥の影響を相殺する。本発
明の１つの形態において、酸化物層は基板材料上へと成
長されるかまたは蒸着される。その後、基板及び酸化物
層は、酸化物層上での連続する窒化物膜の形成に先立っ
て終止されるＣＶＤプロセスを使用して短い窒化物蒸着
を受ける。基本的に、窒化物の成長は、酸化物の層にあ
るいづれかの欠陥に小さな窒化物の島（ｉｓｌａｎｄ
ｓ）を形成することにより開始され、それによりそこで
の欠陥を埋めている。酸化物での欠陥はその膜の最も低
いエネルギ位置を占めるので、窒化物が初めにその欠陥
に形成される。しかしながら、窒化物の成長は、酸化物
の信頼性が維持されるように連続する膜が形成される前
に終止される。酸化物の層上にある窒化物の厚さはさほ
ど大きくないので、高い電荷捕捉密度に関連した問題は
回避される。
【００１２】図１〜図５に例示されているのは、本発明
の１実施例による一連の半導体製作ステップである。図
１には、半導体デバイス１０の一部分が例示されてい
て、このデバイスは基板１２と、その上部に横たわる酸
化物の層１４とからなっている。大抵の半導体デバイス
において、基板１２は単結晶シリコン・ウエーハである
が、本発明においては、いかなる基板材料でも使用でき
る。酸化物層１４は周知の技術を用いて基板１２上に成
長されるかまたは蒸着（ｄｅｐｏｓｉｔ）される。例と
して、酸化物層１４はシリコン基板上に熱成長されるか
または、化学蒸着（ＣＶＤ）法を使用して基板上に蒸着
される二酸化ケイ素（ＳｉＯ２）層で良い図１〜図５図
についての論議は酸化物層１４のような酸化物層を持つ
半導体デバイスに向けられているが、本発明は半導体デ
バイスでの他の誘電体層に対しても有益である。１つの
例として、本発明は窒化物層における欠陥を埋めるのに
も使用できる。
【００１３】欠陥１６は酸化物層１４内に組み入れて示
されている。誘電体膜における欠陥は膜形成の必然的結
果であるが、欠陥の形成はしばしば、汚れた基板表面上
に誘電体を形成する結果としてまたは漠然と制御された
プロセスによって増大される。誘電体膜での欠陥は幾つ
かの形態を取ることができる。図１に例示されている欠
陥は、生じるかも知れないあらゆる型式の欠陥を代表し
ていて、本発明を図示されている特定の型式の欠陥に限
定するものではない。更に、例示されている欠陥の数は
単に例示的なもので、例示されている欠陥は必ずしも一
定の割合で描かれていない。
【００１４】本発明から最善の利益を得るには、酸化物
層１４の厚さが３００オングストローム（３０ｎｍ）ま
たはそれ以下のオーダであるのが望ましい。欠陥密度は
酸化物の厚さが増大するにつれて減少するために、３０
０オングストローム（３０ｎｍ）以上という酸化物の厚
さは、薄い酸化物でのような欠陥に関連した重大な歩ど
まりの問題を持たない。しかしながら、運用性（ｏｐｅ
ｒａｂｉｌｉｔｙ）の立場からして、本発明は酸化物ま
たは誘電体のいかなる厚さに関連しても使用できる。換
言するに、本発明は厚い誘電体においても履行できる
が、本発明を使用する利益は、誘電体の厚さの増大に伴
なって減少することになる。
【００１５】酸化物層１４を形成した後、基板１２は、
化学蒸着法による窒化ケイ素（Ｓｉ３Ｎ４）の成長を開
始するために窒素及びシリコン・ガス種（ｓｐｅｃｉｅ
ｓ）の雰囲気にさらされる。成長の初期段階では、小さ
なＳｉ３Ｎ４の島（ｉｓｌａｎｄｓ）１８が、図２での
ように、欠陥１６に形成される。シリコン原子及び窒素
原子の表面移動（ｓｕｒｆａｃｅ ｍｉｇｒａｔｉｏ
ｎ）は、エネルギの最も低い場所、すなわち、酸化物層
１４の欠陥領域に、Ｓｉ３Ｎ４核を形成させるために、
Ｓｉ３Ｎ４の成長は酸化物層１４の欠陥領域において始
まる。核の連続する成長は島１８を作り出す。成長が進
むにつれて、島１８は図３に例示されているように大き
くなり、引き続いて、図４に例示されているように一緒
に併合し始める。窒化物の成長が更に進めば、図５に例
示されているように、連続するＳｉ３Ｎ４膜２０とな
る。
【００１６】前にも論議したように、酸化物上に形成さ
れる連続する窒化物の膜は電荷捕捉密度を大きくするの
で、半導体デバイスにおけるゲート誘電体としての使用
には適していない。このために、本発明では、Ｓｉ３Ｎ
４の成長を連続する膜の形成前に終止させる必要があ
る。窒化物膜の連続する成長の開始は、蒸着プロセスを
通した各時間に窒化物の厚さを測定することにより容易
に検出可能である。窒化物の厚さを蒸着時間の関数とし
てプロットすると、窒化物蒸着での変化に対応する傾斜
のはっきりした変化が明確に出る。窒化物蒸着率が変わ
る点は連続成長段の開始に対応している。
【００１７】核成長段と連続成長段とからなる２段の窒
化物の成長を例示するために、図６のグラフには、有効
または実効（ｅｆｆｅｃｔｉｖｅ）窒化物厚さが蒸着時
間の関数としてプロットされている。こうしたデータ点
を得るために、９７オングストローム（９．７ｎｍ）の
公称厚さを有する酸化物膜がいくつかのドープされてな
いシリコン基板上に熱的に成長された。その後、基板は
ＣＶＤ窒化物蒸着チャンバ（例えば、ブルース炉、モデ
ル７３５５ ＤＤＣ）内に置かれて、そして窒化物膜の
蒸着が行なわれた。ＣＶＤ蒸着に対するプロセス・パラ
メータとしては、２００ｍＬ／分の流率におけるＮＨ３
ガス、１０ｍＬ／分の流率におけるＳｉＨ２Ｃｌ２ガ
ス、６００ｍｔｏｒｒにおけるチャンバ圧力、そして７
２０゜Ｃにおけるチャンバ温度がある。窒化物膜と、そ
の下に横たわる酸化物層との組合せでの結果的厚さは、
誘電率値が二酸化ケイ素（ＳｉＯ２）のものに等しいと
仮定して、静電容量−電圧計測法を用いて、４分、６
分、９分及び１２分の蒸着時間に対して測定された。窒
化物膜のみの有効厚さを決定するために、酸化物層（９
７オングストローム）の厚さが両層の有効厚さから差し
引かれ、図６にその結果がプロットされている。
【００１８】図６から明らかなように、窒化物成長プロ
セスは６分の蒸着時間以下の低成長段及び６分の蒸着時
間以上の高成長段を持っている。こうした２つの成長段
はより記述的に、それぞれ“核成長”及び“連続成長”
とも呼ばれている。“核成長”という用語は、成長での
この段階中に、窒化物の小さな島が、例えば、図２及び
図３に例示されているように、下部に横たわる酸化物層
の一部上に核を作ることを意味している。“連続成長”
という用語は、初めに形成された窒化物の小さな島が、
図４及び図５に描写されているように、連続する窒化物
の膜を形成するために互いに併合することを意味してい
る。
【００１９】図６のグラフは酸化物及び窒化物膜の有効
厚さから決定されるような低及び高成長段を例示してい
るけれども、図７からは、２つの別個の生長段が実際に
窒化物蒸着により支配されるのが確かめられる。図７に
プロットされている点は、組合せでの酸化物−窒化物ス
タックの有効厚さをプロットしている図６と異なって、
前にも記述したＣＶＤプロセスの下でベア（ｂａｒｅ）
シリコン基板上に蒸着された窒化物膜の厚さを表してい
る。ベアシリコン上に蒸着された個々の窒化物膜の厚さ
測定は、偏光解析計（ｅｌｌｉｐｓｏｍｅｔｅｒ）を用
いて、２分、４分、６分、９分及び１２分の蒸着におい
て行なわれた。図７における窒化物成長率は、両曲線の
異なる傾斜から見られるように、図６に例示されている
成長率から明らかに異なっているが、両グラフは６分の
蒸着時間における連続成長の出発を示している。
【００２０】しかしながら、核成長段と連続成長段との
間での遷移点に達するのに要する時間が常には６分の蒸
着時間後でないことを知ることは重要である。窒化物蒸
着プロセスの時間的な遷移点は、ガスの流率、蒸着チャ
ンバのサイズ、チャンバ圧力、ガス圧、使用されるガス
の型式等を含む種々なパラメータに依存している。
【００２１】前にも論議したように、本発明の履行に際
しては窒化物蒸着プロセスが核成長段内に保たれること
が重要である。連続成長段に到達すると、窒化物膜の厚
さの増加が電荷注入の下におけるブレークダウンに抵抗
する誘電体の能力を低下させる。窒化物の厚さが増大す
るにつれての誘電体の悪化は図８のグラフに例示されて
いる。Ｓｉ３Ｎ４誘電体を持つコンデンサの電荷−ブレ
ークダウン測定は幾つかの異なる窒化物厚さに対して記
録された。測定値は正の応力（正のバイアス状態）及び
負の応力（負のバイアス状態）の下で取られた。両応力
状態の下で、窒化膜における目立った悪化は約４０オン
グストローム（４ｎｍ）の厚さを越えたときに生じる。
図８での点線は約３４オングストローム（３．４ｎｍ）
の厚さを表し、これは図７における６分蒸着時間に対応
している。従って、図８における点線の左側における窒
化物厚さは核成長段内で完全に成長された窒化物と考え
られるが、右側における厚さは連続成長段に入った窒化
物膜と考えられる。このデータから、本発明の履行にお
いては、連続成長段に実質的に入る前に窒化物の蒸着プ
ロセスを終止させることが何故に重要であるのかが理解
できる。
【００２２】本発明を履行するためのプロセス許容値は
合理的な大きさである。プロセス・パラメータは使用さ
れる機器に依存して大幅に変わる。大ざっぱなガイドラ
インとしては、適当なパラメータの範囲が与えられる
が、引き続いて与えられる値は本発明を限定するもので
ない。もしも窒化物蒸着がＣＶＤ技術により達成される
とすると、適当なソースガスは、アンモニア（ＮＨ３）
を窒素ガス種として且ついづれかのシランをベースとし
た化学物品をシリコン・ガス種として含んでいる。シラ
ンをベースとしたガスは、シラン（ＳｉＨ４）、ジクロ
ロシラン（ＳｉＨ ２Ｃｌ２）、及びトリクロロシラン
（ＳｉＨＣｌ３）を含んでいる。ソースガスの流率は使
用される蒸着チャンバのサイズ及び型式に依存して変動
する。窒素ガス種とシリコン・ガス種との間におけるガ
ス比率は選ばれた正確なソースガスに依存するが、一般
には、約３：１（窒素種：シリコン種）から２０：１の
比までに及んでいる。適当なＣＶＤ蒸着温度は標準とし
て４００〜８００゜Ｃであって、圧力は２００〜８００
ｍｔｏｒｒの範囲にある。本発明による蒸着時間は窒化
物膜の蒸着率における変化に従って決定される必要があ
るけれども、ＣＶＤ法を使用した大抵の窒化物蒸着時間
は持続時間において２０分以下であることが予想され
る。しかしながら、ＣＶＤ技術は本発明によって酸化物
欠陥を埋めるために窒化物膜を蒸着する唯一の適切な方
法ではない。プラズマを含むシリコン及び窒素を利用す
る蒸着または被着（ｄｅｐｏｓｉｔｉｏｎｓ）もまた、
使用できる。
【００２３】前述の論議は主として、誘電体層における
欠陥を埋めるためにＣＶＤ Ｓｉ３Ｎ４を使用すること
を扱っているが、本発明では他のＣＶＤ膜を使用しても
良い。他のＣＶＤ材料においても、２つ別個の膜成長段
つまり、核成長段（ｎｕｃｌｅｉ ｇｒｏｗｔｈ ｓｔ
ａｇｅ）及び連続成長段（ｃｏｎｔｉｎｕｏｕｓ ｇｒ
ｏｗｔｈ ｓｔａｇｅ）の存在は明白である。それ故、
本発明による核成長段においてＣＶＤ技術によって蒸着
される他の誘電体材料は初期の誘電体層の品質つまり信
頼性を悪化させることなしに欠陥を適切に埋めることが
できる。１例として、核成長段内で保たれるＣＶＤ酸化
物蒸着は、下部に横たわる酸化物または窒化物層での欠
陥を埋めるのに使用できる。下部に横たわる誘電体にお
ける欠陥を埋めるのにＣＶＤ誘電体材料が適しているの
かどうかを決定する要因には、下部に横たわる誘電体表
面上におけるＣＶＤ誘電体材料原子の表面拡散率と、そ
うした原子の付着係数（ｓｔｉｃｋｉｎｇ ｃｏｅｆｆ
ｉｃｉｅｎｔ）とが含まれる。下部に横たわる誘電体層
における欠陥を埋めるには、表面拡散率が最大にされ、
その付着係数が最小にされるように、ＣＶＤ誘電体材料
が選ばれるのが好ましい。
【００２４】かくして、本発明により、前に述べた必要
性及び利点に十分に合う半導体デバイスの誘電体層にお
ける欠陥を埋めるためのプロセスが提供された。本発明
がその特定の実施例に関連して記述され且つ例示された
けれども、本発明はそうした例示的実施例に限定されな
い。当業者においては、本発明の精神から逸脱すること
なく幾多の修正及び変更がなし得よう。例えば、本発明
によって形成される誘電体膜はＳｉＯ２層に限定され
ず、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＧｅＯ２等を
含む、半導体デバイスで使用される誘電体のいかなる型
式でも良い。更に、本発明は誘電体層を形成するための
特定の方法に限定されない。熱的に成長される酸化物、
ＣＶＤにより蒸着される酸化物、他の誘電体被着法も、
本発明において利用できる。窒化物膜の蒸着はＣＶＤ法
に限定されず、プラズマ被着技術も含まれる。また、本
発明は、核成長段中における窒化物の蒸着を限定要件と
して含むが、いかなる仕方においても、窒化物膜を蒸着
させるための特定量の時間には限定されない。核成長段
は、前にも説明したように、窒化物膜成長の２つの段の
内の初めしてのゆっくりした成長段と考えられる。更
に、本発明は窒化物を欠陥埋め用材料として使用するこ
とに限定されない。前にも述べたように、他の誘電体材
料も図６及び図７に例証されている２つの成長段を示
し、Ｓｉ３Ｎ４以外の材料が誘電体の欠陥を埋めるのに
使用されるのを可能にする。１例として、成長が核成長
段内に維持される場合は、ＳｉＯ２も、本発明に従っ
て、欠陥を埋めるのに使用できる。それ故、この発明
は、添付する特許請求の範囲に示されているようなすべ
ての変更及び修正を包含するものである。
【００２５】
【発明の効果】前述の記載及びここに含まれている例は
本発明に関連した多くの利点を例示している。特に、こ
こでは、誘電体の欠陥が欠陥位置において核を作る材料
の島によって満たされ、それにより、誘電体層の欠陥密
度を下げるのが見られる。薄い誘電体は一般に最も高い
欠陥レベルを持っているので、本発明の使用は特に、３
００オングストローム（３０ｎｍ）以下の誘電体厚さを
持つ半導体デバイスを作るのに有益である。誘電体の品
質を改善することに加えて、本発明は、ＣＶＤ蒸着機器
及びプロセスを使用しても履行できる。更に、本発明は
半導体デバイスの製作時間を過度に増大させることなく
実効できる。もしも製作時間が重要であるならば、本発
明による欠陥を満たす材料のＣＶＤ蒸着は初期の誘電体
層のＣＶＤ蒸着に続いて本来の場所で行なうことができ
る。更に別な利点は、基板材料における拡散プロフィー
ルに悪く影響することなしに、従来では低いと考えられ
ていた温度（８００゜Ｃ以下）で処理できる点である。
【図面の簡単な説明】
【図１】本発明による不連続な膜の形成過程を示す半導
体デバイスの一部分の断面図である。
【図２】本発明による不連続な膜の形成過程を示す半導
体デバイスの一部分の断面図である。
【図３】本発明による不連続な膜の形成過程を示す半導
体デバイスの一部分の断面図である。
【図４】本発明による不連続な膜の形成過程を示す半導
体デバイスの一部分の断面図である。
【図５】本発明による不連続な膜の形成過程を示す半導
体デバイスの一部分の断面図である。
【図６】ＣＶＤ（化学蒸着）窒化物膜の成長挙動、更に
特定するに、窒化物膜の核及び連続成長段を例示してい
るグラフである。
【図７】ＣＶＤ（化学蒸着）窒化物膜の成長挙動、更に
特定するに、窒化物膜の核及び連続成長段を例示してい
るグラフである。
【図８】ブレーク・ダウンに抵抗する窒化物膜の能力が
膜厚の増大と共に減少する状況を例示しているグラフで
ある。
【符号の説明】
１０ 半導体装置 １２ 基板 １４ 酸化物層 １６ 欠陥部 １８ 島またはアイランド ２０ 窒化ケイ素膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体デバイスの誘電体層における欠陥
    を埋めるためのプロセスにおいて：基板材料（１２）を
    提供するステップと；前記基板材料の上部に酸化物層
    （１４）を形成するステップと；前記酸化物層でのいづ
    れかの欠陥（１６）において窒化物膜（１８）の成長を
    開始させるために該酸化物層を窒素及びシリコン支持
    （ｂｅａｒｉｎｇ）ガス種の雰囲気にさらすステップ
    と；前記窒化物膜の核成長段の終りと、窒化物膜の連続
    成長段の開始とを表わしている時間的遷移点を決定する
    ステップと；そして前記時間的遷移点に先立って、前記
    雰囲気に対する酸化物層の露出を終止させるステップ
    と；を具備することを特徴とするプロセス。
  2. 【請求項２】 半導体デバイスの誘電体層における欠陥
    を埋めるプロセスにおいて：半導体基板材料（１２）を
    提供するステップと；前記基板材料上に誘電体層（１
    ４）を形成するステップと；前記誘電体層でのいづれか
    の欠陥（１６）における予め決められた材料（１８）の
    成長を、初期の成長率において開始させるステップと；
    そしてその初期成長率での増加に先立って予め決められ
    た材料の成長を終止させるステップと；を具備すること
    を特徴とするプロセス。
  3. 【請求項３】 半導体デバイスの誘電体層における欠陥
    を埋めるプロセスにおいて：シリコン基板（１２）を提
    供するステップと；前記シリコン基板上に、３００オン
    グストローム（３０ｎｍ）よりも大きくない厚さを持つ
    酸化物層（１４）形成するステップと；前記酸化物層を
    持つ基板を反応チャンバ内に置くステップと；アンモニ
    ア・ガス及びシランをベースとしたガスを前記反応チャ
    ンバへと導入するステップと；前記酸化物層上における
    窒化物膜（１８）の成長を開始させるために、前記アン
    モニア・ガスとシランをベースとしたガスとを反応させ
    るステップと；そして前記窒化物膜の連続成長段に入る
    前に、前記アンモニア・ガスとシランをベースとしたガ
    スとの反応を終止させるステップと；を具備することを
    特徴とするプロセス。
JP4276605A 1991-09-30 1992-09-21 半導体デバイスの誘電体層における欠陥を埋めるためのプロセス Pending JPH05206117A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US769,049 1991-09-30
US07/769,049 US5208189A (en) 1991-09-30 1991-09-30 Process for plugging defects in a dielectric layer of a semiconductor device

Publications (1)

Publication Number Publication Date
JPH05206117A true JPH05206117A (ja) 1993-08-13

Family

ID=25084282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4276605A Pending JPH05206117A (ja) 1991-09-30 1992-09-21 半導体デバイスの誘電体層における欠陥を埋めるためのプロセス

Country Status (6)

Country Link
US (1) US5208189A (ja)
EP (1) EP0535553B1 (ja)
JP (1) JPH05206117A (ja)
KR (1) KR100257948B1 (ja)
DE (1) DE69230904D1 (ja)
SG (1) SG43085A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913149A (en) * 1992-12-31 1999-06-15 Micron Technology, Inc. Method for fabricating stacked layer silicon nitride for low leakage and high capacitance
JP3202457B2 (ja) * 1993-12-16 2001-08-27 株式会社東芝 半導体装置の製造方法
JPH09115978A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の評価方法
DE10216614B4 (de) * 2002-04-15 2004-06-17 Infineon Technologies Ag Verfahren zur Verstärkung einer dielektrischen Schicht auf einem Halbleitersubstrat an Fehlstellen und Anordnung mit einer verstärkten dielektrischen Schicht
KR100613344B1 (ko) * 2004-12-23 2006-08-21 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR20100002596A (ko) * 2008-06-30 2010-01-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
DE102010048490A1 (de) 2010-10-14 2012-04-19 Wacker Neuson Produktion GmbH & Co. KG Innenrüttelvorrichtung mit Kunststoffhülle und Herstellungsverfahren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988824A (en) * 1972-05-22 1976-11-02 Hewlett-Packard Company Method for manufacturing thin film circuits
US4395438A (en) * 1980-09-08 1983-07-26 Amdahl Corporation Low pressure chemical vapor deposition of silicon nitride films
US4420497A (en) * 1981-08-24 1983-12-13 Fairchild Camera And Instrument Corporation Method of detecting and repairing latent defects in a semiconductor dielectric layer
US4521446A (en) * 1982-02-01 1985-06-04 Texas Instruments Incorporated Method for depositing polysilicon over TiO2
US5057463A (en) * 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
US5107982A (en) * 1991-01-25 1992-04-28 Shuttleworth, Inc. Conveyor apparatus

Also Published As

Publication number Publication date
KR930006856A (ko) 1993-04-22
KR100257948B1 (ko) 2000-06-01
EP0535553A3 (en) 1993-12-08
EP0535553A2 (en) 1993-04-07
SG43085A1 (en) 1997-10-17
US5208189A (en) 1993-05-04
DE69230904D1 (de) 2000-05-18
EP0535553B1 (en) 2000-04-12

Similar Documents

Publication Publication Date Title
US5298436A (en) Forming a device dielectric on a deposited semiconductor having sub-layers
Ma et al. Fixed and trapped charges at oxide–nitride–oxide heterostructure interfaces formed by remote plasma enhanced chemical vapor deposition
EP0624899A2 (en) Oxidation of silicon nitride in semiconductor devices
JPH09219444A (ja) 浅い溝アイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法及びサブミクロンの集積回路デバイス用の浅い溝アイソレーション構造
US20040238872A1 (en) Method for manufacturing oxide film having high dielectric constant, capacitor having dielectric film formed using the method, and method for manufacturing the same
KR100880309B1 (ko) 반도체 장치의 제조 방법
JPH1055973A (ja) 半導体ディバイス製造装置及びこれを用いた多結晶シリコン膜の製造方法
US6383875B1 (en) Method of forming a transistor gate
US6831319B2 (en) Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors
JPH1074898A (ja) 半導体装置のキャパシタ製造方法
JP2000004018A (ja) Ｓｉ（１１１）上にゲ―ト誘電体用の極薄結晶質シリコン窒化物を生成する方法
US20030116795A1 (en) Method of manufacturing a tantalum pentaoxide - aluminum oxide film and semiconductor device using the film
KR20010040303A (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
KR100257948B1 (ko) 반도체 디바이스의 유전층내의 흠결을 메꾸기 위한 공정
JP2000183055A (ja) 低圧下のシリコン酸化膜及び酸窒化膜形成方法
KR20020037337A (ko) 결정질 질화 실리콘 형성 방법
US6177363B1 (en) Method for forming a nitride layer suitable for use in advanced gate dielectric materials
JPH06318588A (ja) 半導体装置の製造方法
JP3297958B2 (ja) 薄膜形成方法
JPH07297182A (ja) ＳｉＮ系絶縁膜の形成方法
US7547646B2 (en) Trench capacitor structure and process for applying a covering layer and a mask for trench etching processes in semiconductor substrates
JPH0950996A (ja) 窒化シリコン膜の形成方法およびその窒化シリコン膜
KR20020034710A (ko) 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법
US20010034090A1 (en) Methods for forming a gate dielectric film of a semiconductor device
KR940008014B1 (ko) 캐패시터 유전체막 제조방법