JPH05206806A

JPH05206806A - 信号発生装置

Info

Publication number: JPH05206806A
Application number: JP4013761A
Authority: JP
Inventors: Kiyoyuki Kohiyama; 清之小檜山; Eiji Sato; 栄治佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-01-29
Filing date: 1992-01-29
Publication date: 1993-08-13

Abstract

(57)【要約】【目的】本発明は画像メモリから画像情報を読み出す
タイミング信号等を任意のタイミングで発生し得る信号
発生装置に関し、高速なカウンタ等を用いなくとも高速
な信号を発生することを目的とする。【構成】縦続接続されたフリップフロップ１２₁〜１
２_nのうち、初段のフリップフロップ１２₁に信号発生
器１１より基準信号に対して所望の位相とされたパルス
が入力される。マルチプレクサ１３は制御信号に応じて
フリップフロップ１２₁〜１２_nの各出力信号のうちの
一の出力信号を選択する。フリップフロップ１２₁〜１
２_nの各々は入力信号を信号発生器１１の出力パルスの
周期より十分短い時間遅延して出力するから、マルチプ
レクサ１３からは信号発生器１１の出力パルスより高速
なパルスと等価なパルスが取り出される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号発生装置に係り、特
に画像メモリから画像情報を読み出すタイミング信号等
を任意のタイミングで発生し得る信号発生装置に関す
る。

【０００２】グラフィック・コンピュータ等の画像メモ
リから画像情報を読み出して画像表示するシステムにお
いては、画像メモリから画像情報を読み出すタイミング
信号の位相を制御することにより、画像表示位置等を制
御することができる。

【０００３】上記の画像メモリに格納され、また読み出
される画像情報（画像データ）は、例えば従来のＮＴＳ
Ｃ方式テレビジョン信号の画像情報と高品位テレビジョ
ン（ＨＤＴＶ）信号の画像情報とが考えられる。このう
ち、ＮＴＳＣ方式テレビジョン信号の画像情報は有効水
平画素約700 ドットの画像で構成され、水平周期は約6
3.5μs であるため、通常は画像メモリの読み出し速度
として14.31818ＭＨｚが必要となる。

【０００４】これに対して、ＨＤＴＶ信号の画像情報は
有効水平画素約1000ドットの画像で構成され、水平周期
は約３０μs であるため、画像メモリの読み出し速度は
約５０ＭＨｚが必要とされる。従って、このようなＨＤ
ＴＶ信号の画像情報を画像メモリから読み出すために
は、画像メモリの読み出し速度の高速化に伴い、この画
像メモリの読み出しタイミングを制御するタイミング信
号の発生装置の高速化も必要とされる。

【０００５】

【従来の技術】図９は従来の信号発生装置の一例のブロ
ック図、図１０は図９の動作説明用タイムチャートを示
す。図９において、カウンタ１は水平同期信号（Ｈ．Ｓ
ＹＮＣ）がリセット端子に印加され、かつ、水平同期信
号に同期したクロックがクロック端子に印加される。

【０００６】従って、カウンタ１に図１０（Ａ）に示す
水平同期信号が印加されると、カウンタ１はリセットさ
れてその出力は“０”となり、その後クロック端子にク
ロックが印加される度に“１”ずつカウントアップす
る。従って、カウンタ１の出力は図１０（Ｃ）に示す如
くになる。

【０００７】コンパレータ２はカウンタ１の出力と期待
値とを入力信号として受け、両者の値が一致したときに
パルスを発生し、リセットパルスとして出力する。従っ
て、上記の期待値が図１０（Ｂ）に示す如く“ｎ−１”
であるときには、コンパレータ２からは同図（Ｄ）に示
す如く、カウンタ出力が“ｎ−１”となった時、すなわ
ち水平同期信号入力時点からｎクロック目（水平同期信
号入力時点のクロックを含む）でリセットパルスが取り
出される。

【０００８】このリセットパルスは、例えば子画面画像
情報が格納された画像メモリの１ライン分の読み出しタ
イミング信号として用いられ、これにより図１１に示す
如く親画面５内に子画面６を表示するモニタ表示におい
て、子画面６の左端の表示位置を親画面５の左端からｎ
クロック目の位置にすることができる。従って、前記し
た期待値を可変することにより、リセットパルスの水平
同期信号に対する相対位相が変化するので、子画面６の
表示位置を左右にずらすことができる。

【０００９】

【発明が解決しようとする課題】しかるに、上記の従来
装置では、この信号発生装置を含めて大規模半導体集積
回路（ＬＳＩ）化する場合、前記したＮＴＳＣ方式テレ
ビジョン信号用画像メモリのタイミング信号発生装置と
して対応できるが、前記したＨＤＴＶ用画像メモリのタ
イミング信号発生装置としては、読み出しタイミング速
度が高速であるため、このような高速なカウンタ１等を
設計するのが困難である。

【００１０】本発明は上記の点に鑑みなされたもので、
多段縦続接続したフリップフロップの出力を選択するこ
とにより、上記の課題を解決した信号発生装置を提供す
ることを目的とする。

【００１１】

【課題を解決するための手段】図１は請求項１の発明の
原理ブロック図を示す。本発明は信号発生器１１，複数
のフリップフロップ１２₁〜１２_n及びマルチプレクサ
１３よりなる。信号発生器１１は基準信号に対して所望
の位相とされたパルスを発生する。フリップフロップ１
２₁〜１２_nは縦続接続されており、信号発生器１１の
出力パルスが初段のフリップフロップ１２₁に入力され
る。マルチプレクサ１３はフリップフロップ１２₁〜１
２_nの各出力信号が分岐され、そのうちの一の出力信号
を制御信号に応じて選択し出力する。

【００１２】図２は請求項３の発明の原理ブロック図を
示す。本発明は縦続接続された複数のフリップフロップ
を２２₁〜２２_nと２３₁〜２３_mの２種類設け、それ
に対応して複数のフリップフロップ２２₁〜２２_nの各
出力信号に分岐して供給される第１のマルチプレクサ２
４と、複数のフリップフロップ２３₁〜２３_mの各出力
信号に分岐して供給される第２のマルチプレクサ２５と
を設け、信号発生器２１よりの互いに位相の異なる第１
及び第２の出力パルスを初段のフリップフロップ２２₁
及び２３₁に夫々入力するよう構成したものである。本
発明では上記の第１及び第２のマルチプレクサ２４及び
２５は同一の制御信号によって選択動作を行なう。な
お、フリップフロップ及びマルチプレクサは３種類以上
設けてもよい。

【００１３】

【作用】図１に示す請求項１記載の発明では、信号発生
器１１の出力パルスが初段のフリップフロップ１２₁に
印加され、ここでラッチされた後次段のフリップフロッ
プ１２₂に入力される。上記のフリップフロップ１２₁
のラッチタイミングはフリップフロップ１２₁〜１２_n
に共通に入力されるクロックの入力タイミングで定ま
り、フリップフロップ１２₁への入力パルスが入力時点
より上記のクロックの一周期以内の時点でラッチされる
から、フリップフロップ１２₁は入力パルスを最大クロ
ックの一周期の期間（これをτとする）遅延して出力す
る。

【００１４】同様に、２段目以降のフリップフロップ１
２₂〜１２_nも、入力パルスをクロックの一周期の期間
τ遅延して出力する。従って、フリップフロップ１２₁
〜１２_nのうちｉ番目（ｉ＝１，２，…，ｎ）のフリッ
プフロップ１２ｉからはフリップフロップ１２₁の入力
パルスをｉ・τ遅延したパルスが取り出されることにな
る。

【００１５】マルチプレクサ１３はフリップフロップ１
２₁〜１２_nからのｎ種類の遅延パルスのうちの一の遅
延パルスを選択する。ここで、フリップフロップ１２₁
〜１２_nへのクロックは発振器により十分高周波数のク
ロックを発生することができるため、信号発生器１１か
らリセットパルスとしてフリップフロップ１２₁へ入力
されるパルスが低速（すなわち低周波数）であっても、
マルチプレクサ１３からは信号発生器１１の出力パルス
に対して上記クロックの一周期の位相差τ又はその整数
倍の位相差のパルスを選択出力することができる。

【００１６】また、図２に示す請求項３記載の発明で
は、フリップフロップ２２₁に入力される第１のリセッ
トパルスと、フリップフロップ２３₁に入力される第２
のリセットパルスとは互いに位相が異なるため、第１及
び第２のマルチプレクサ２４及び２５への制御信号が同
一でも、第１及び第２のマルチプレクサ２４及び２５か
らは互いに位相が異なり、かつ、その位相が前記高周波
数のクロックの一周期の単位で調整されたパルスを取り
出すことができる。

【００１７】

【実施例】図３は本発明の第１実施例の構成図を示す。
同図中、図１及び図９と同一構成部分には同一符号を付
し、その説明を省略する。図３において、フリップフロ
ップ１２₁〜１２₃は互いに縦続接続されており、具体
的にはＤ型フリップフロップよりなり、その初段のフリ
ップフロップ１２₁のデータ入力端子にはコンパレータ
２の出力リセットパルスが印加される。また、フリップ
フロップ１２₁〜１２₃の各クロック端子には、コンパ
レータ２の出力リセットパルスより十分高周波数のクロ
ックが夫々入力されている。

【００１８】画像メモリ１４は前記した子画面画像デー
タが格納されているメモリ回路で、例えばＦＩＦＯ（フ
ァースト・イン・ファースト・アウト）回路より構成さ
れている。この画像メモリ１４はマルチプレクサ１３よ
りのパルスが入力された時点から子画面の１ライン分の
子画面画像データを読み出し、所要の処理回路（図示せ
ず）を通してモニタ１５に供給する。

【００１９】次に本実施例の動作について説明する。水
平同期信号が入力された時点より期待値で決まる時間経
過後、図４（Ｂ）に示す如く負極性のパルスがコンパレ
ータ２よりリセットパルスとして取り出される。

【００２０】このリセットパルスはフリップフロップ１
２₁のデータ入力端子に印加され、ここで前記クロック
の入力時刻ｔ₁でラッチされた後、次段のフリップフロ
ップ１２₂に印加される。図４（Ｃ）はフリップフロッ
プ１２₁の出力パルスを示す。同様に、フリップフロッ
プ１２₂はフリップフロップ１２₁の出力パルスを、ク
ロックの次の入力時刻ｔ₂でラッチして図４（Ｄ）に示
すパルスを出力し、最終段のフリップフロップ１２₃の
データ入力端子に印加する。これにより、次のクロック
の入力時刻ｔ₃でフリップフロップ１２₃からは図４
（Ｅ）に示すパルスが出力される。すなわち、上記の時
刻ｔ₁からｔ₂までの時間、ｔ₂からｔ₃までの時間は
各々クロックの一周期（クロック幅）を示している。

【００２１】一方、マルチプレクサ１３は上記のフリッ
プフロップ１２₁〜１２₃の各出力パルスが分岐して入
力されると共に、図４（Ａ）に示す制御信号が入力され
る。この制御信号のビット数はフリップフロップ１２₁
〜１２₃の数“３”に対応して２ビットとされており、
“０”〜“２”のいずれかの値をとる。

【００２２】ここで、制御信号の値が“０”のときに
は、マルチプレクサ１３はフリップフロップ１２₁の出
力パルス（図４（Ｃ））を選択出力し、制御信号の値が
“１”のときにはマルチプレクサ１３はフリップフロッ
プ１２₂の出力パルス（図４（Ｄ））を選択出力し、制
御信号の値が“２”のときにはマルチプレクサ１３はフ
リップフロップ１２₃の出力パルス（図４（Ｅ））を選
択出力する。従って、マルチプレクサ１３の出力パルス
の立下り時点は図４（Ｆ）に示す如く、制御信号の値が
“０”のときｔ₁，“１”のときｔ₂，“２”のときｔ
₃である。

【００２３】これにより、本実施例によれば、信号発生
器１１の構成は従来と同様に低速なパルスを発生する構
成であっても、フリップフロップ１２₁〜１２₃に入力
される高周波数の（高速な）クロックの周期単位で位相
調整されたパルスをマルチプレクサ１３より取り出すこ
とができる。

【００２４】このマルチプレクサ１３の出力パルスは画
像メモリ１４に読み出しタイミング信号として供給さ
れ、画像メモリ１４より子画面の１ライン分の画像デー
タを読み出させる。この画像メモリ１４の出力画像デー
タは図示しない回路により親画面の画像データにすげ替
えられて、かつ、所定の信号処理を受けてモニタ１５に
入力され、ここで表示される。

【００２５】これにより、前記図１１に示したように、
従来と同様に親画面５内に子画面６の画像が表示される
わけであるが、従来は信号発生器１１内のカウンタ１の
入力クロック周期単位で子画面画像表示位置を制御でき
るのに対し、本実施例では制御信号の値に応じて、カウ
ンタ１の入力クロックよりも高周波数のフリップフロッ
プ１２₁〜１２₃の入力クロックの周期単位で子画面画
像表示位置を制御できるため、従来よりも大幅にきめ細
かく子画面画像表示位置を左右に制御することができ
る。

【００２６】しかも、本実施例では信号発生器１１の構
成は従来の回路をそのまま使用し、フリップフロップ１
２₁〜１２₃及びマルチプレクサ１３を追加するだけな
ので、従来のＬＳＩ化された信号発生器１１に外付け回
路として容易に追加できる。

【００２７】図５は本発明の第２実施例の構成図を示
す。同図中、図２と同一構成部分には同一符号を付し、
その説明を省略する。図５において、信号発生器２１は
前記した図９の従来装置と同様に水平同期信号に同期し
て低速なリセットパルスを発生するが、そのリセットパ
ルスは従来と異なり、互いに異なる位相の第１及び第２
のリセットパルスであり、また制御信号を発生する。

【００２８】上記の第１のリセットパルスはフリップフ
ロップ２２₁〜２２₃とマルチプレクサ２４よりなる第
１の回路３１内のフリップフロップ２２₁のデータ入力
端子に印加される。上記の第２のリセットパルスはフリ
ップフロップ２３₁〜２３₃とマルチプレクサ２５より
なる第２の回路３２内のフリップフロップ２３₁のデー
タ入力端子に印加される。

【００２９】また、上記の制御信号はマルチプレクサ２
４及び２５に共通に印加される。制御信号のビット数は
第１の回路３１及び第２の回路３２内の各縦続接続され
たフリップフロップの数の多い方によって定まり、ここ
では上記のフリップフロップの数は「３」であるので、
制御信号は２ビットとされる。

【００３０】画像メモリ３３は前記した子画面に表示さ
れる画像データ（子画面画像データ）を、マルチプレク
サ２４からの書き込み開始タイミング信号に基づいて子
画面の１ライン分書き込み、また書き込まれた子画面画
像データを、マルチプレクサ２５からの読み出し開始タ
イミング信号に基づいて子画面の１ライン分読み出す。

【００３１】次に本実施例の動作について図６乃至図８
を併せ参照して説明する。図５の信号発生器２１から図
６（Ａ）に示す制御信号と図６（Ｂ）及び（Ｇ）に示す
第１及び第２のリセットパルスが、水平同期信号に同期
して発生されたものとすると、フリップフロップ２２₁
〜２２₃の各々からはそれらの入力クロックによりラッ
チされて時刻ｔ₁₁，ｔ₁₂及びｔ₁₃で立ち下がる遅延パル
スが図６（Ｃ），（Ｄ）及び（Ｅ）に示す如く取り出さ
れ、同様にフリップフロップ２３₁〜２３₃の各々から
はそれらの入力クロックによりラッチされて時刻ｔ₁₄，
ｔ₁₅及びｔ₁₆で立ち下がる遅延パルスが図６（Ｈ），
（Ｉ）及び（Ｊ）に示す如く取り出される。

【００３２】マルチプレクサ２４及び２５は同一の制御
信号が入力され、その制御信号の値が“０”のときフリ
ップフロップ２２₁，２３₁から取り出された図６
（Ｃ），（Ｈ）に示す遅延パルスを選択出力し、制御信
号の値が“１”のときはフリップフロップ２２₂，２３
₂から取り出された図６（Ｄ），（Ｉ）に示す遅延パル
スを選択出力し、制御信号の値が“２”のときはフリッ
プフロップ２２₃，２３₃から取り出された図６
（Ｅ），（Ｊ）に示す遅延パルスを選択出力する。

【００３３】従って、マルチプレクサ２４の出力パルス
の立下り時点は図６（Ｆ）に示す如く、制御信号の値が
“０”のときｔ₁₁，“１”のときｔ₁₂，“２”のときｔ
₁₃であり、マルチプレクサ２５の出力パルスの立下り時
点は図６（Ｋ）に示す如く、制御信号の値が“０”のと
きｔ₁₄，“１”のときｔ₁₅，“２”のときｔ₁₆である。
従って、マルチプレクサ２４，２５の各出力パルスは高
速なクロックから生成したパルスと同等にきめ細かく位
相調整されている。

【００３４】マルチプレクサ２４の出力パルスは画像メ
モリ３３に書き込み開始信号として供給されるが、この
とき画像メモリ３３に入力されているチャンネル１の子
画面画像データが図７に示す１画面４１の画像データで
あり、マルチプレクサ２４の書き込み開始信号の立下り
時点が、１フィールド期間内の或る期間において水平同
期信号の入力時点からｎクロック目であるものとする
と、図７に４２で示す領域の画像のデータが画像メモリ
３３に順次書き込まれていく。

【００３５】他方、マルチプレクサ２５の出力パルスは
前記したように、画像メモリ３３に読み出し開始信号と
して供給されるため、この読み出し開始信号の立下り時
点が１フィールド期間内の所定期間において水平同期信
号の入力時点からｍクロック目に画像メモリ３３に入力
される毎に、画像領域４２の画像データが１ライン分ず
つ順次に読み出される。

【００３６】この画像メモリ３３の出力画像データはチ
ャンネル２の親画面の画像データにすげ替えられ、か
つ、所定の信号処理を受けてモニタ３４に入力され、こ
こで図８に示す如く子画面画像として表示される。図８
において、５１はチャンネル２の親画面の画像情報で、
４２が画像メモリ３３から読み出されたチャンネル１の
子画面の画像である。

【００３７】本実施例によれば、制御信号の値に応じ
て、フリップフロップ２３₁〜２３₃の入力クロックの
周期単位で子画面画像領域４２の表示位置を、図８中左
右方向にきめ細かく制御することができる。

【００３８】なお、本実施例は上記の実施例に限定され
るものではなく、例えば画像メモリ１４の書き込みタイ
ミング信号として発生してもよく、また縦続接続された
複数のフリップフロップとマルチプレクサとよりなる回
路部を３回路以上設けることにより、画像表示位置だけ
でなく、画像書き込み開始位置と画像書き込み終了位置
を指定することができ、その他多彩な画像表示が行なえ
る。

【００３９】また、本発明は画像メモリ１４，３３のデ
ータ読み出し、書き込みに適用されるばかりでなく、そ
の他ＬＳＩ内で高速な信号が必要な回路部にも適用する
ことができる。

【００４０】

【発明の効果】上述の如く、本発明によれば、従来に比
し十分高周波数のクロックで動作するフリップフロップ
を多段縦続接続して、それらの出力信号を選択する構成
とし、従来に比し十分小なる移相量単位で位相調整され
た信号を生成することができるため、高速なカウンタ等
を用いなくとも正確かつ規則正しい高速な信号を得るこ
とができる。また、本発明によれば、複数のマルチプレ
クサから互いに位相の異なる従来よりも正確かつ正しい
高速信号を別々に得ることができるため、従来に比し多
彩な画像表示を行なわせることができ、更に従来の回路
に比し信号発生器に外付け回路として容易に追加できる
等の特長を有するものである。

【図面の簡単な説明】

【図１】請求項１の発明の原理ブロック図である。

【図２】請求項３の発明の原理ブロック図である。

【図３】本発明の第１実施例の構成図である。

【図４】図３の動作説明用タイムチャートである。

【図５】本発明の第２実施例の構成図である。

【図６】図５の動作説明用タイムチャートである。

【図７】図５の動作説明用画像である。

【図８】図５の動作説明用画面である。

【図９】従来の一例のブロック図である。

【図１０】図１の動作説明用タイムチャートである。

【図１１】モニタ表示の一例である。

【符号の説明】

１１，２１信号発生器１２₁〜１２_n，２２₁〜２２_n，２３₁〜２３_n フ
リップフロップ１３マルチプレクサ１４，３３画像メモリ１５，３４モニタ２４第１のマルチプレクサ２５第２のマルチプレクサ

Claims

【特許請求の範囲】

【請求項１】基準信号に対して所望の位相とされたパ
ルスを発生する信号発生器（１１）と、該信号発生器（１１）の出力パルスが初段に入力される
縦続接続された複数のフリップフロップ（１２₁〜１２
_n）と、該複数のフリップフロップ（１２₁〜１２_n）の各出力
信号が分岐されて夫々入力され、そのうちの一の出力信
号を制御信号に応じて選択して出力するマルチプレクサ
（１３）とを有することを特徴とする信号発生装置。
【請求項２】前記基準信号は水平同期信号であり、前
記マルチプレクサ（１３）の出力信号は画像メモリの読
み出しタイミング信号として用いられることを特徴とす
る請求項１記載の信号発生装置。
【請求項３】基準信号に対して所望の位相とされ、か
つ、互いに異なる位相の複数のパルスを発生して並列に
出力すると共に、制御信号を出力する信号発生器（２
１）と、縦続接続されると共に、初段に前記信号発生器のパルス
が入力される複数のフリップフロップ（２２₁〜２
２_n，２３₁〜２３_m）と、該複数のフリップフロップ
（２２₁〜２２_n，２３₁〜２３_m）の各出力信号が分
岐して夫々入力され、そのうちの一の出力信号を前記制
御信号に応じて選択して出力するマルチプレクサ（２
４，２５）とよりなる回路部を複数並列に設け、該複数の回路部内の各マルチプレクサ（２４，２５）に
前記制御信号を共通に入力することを特徴とする信号発
生装置。
【請求項４】前記基準信号は水平同期信号であり、前
記初段のマルチプレクサ（２４，２５）の出力信号のう
ちの一の出力信号は前記画像メモリの書き込み開始タイ
ミング信号として用いられ、他の出力信号は該画像メモ
リの読み出し開始タイミング信号として用いられること
を特徴とする請求項３記載の信号発生装置。
【請求項５】前記基準信号は水平同期信号であり、前
記初段のマルチプレクサ（２４，２５）の出力信号のう
ちの一の出力信号は前記画像メモリの書き込み開始タイ
ミング信号として用いられ、他の一の出力信号は該画像
メモリの書き込み終了タイミング信号として用いられる
ことを特徴とする請求項３記載の信号発生装置。