JPH05210573A - アドレス生成方法 - Google Patents
アドレス生成方法Info
- Publication number
- JPH05210573A JPH05210573A JP1706992A JP1706992A JPH05210573A JP H05210573 A JPH05210573 A JP H05210573A JP 1706992 A JP1706992 A JP 1706992A JP 1706992 A JP1706992 A JP 1706992A JP H05210573 A JPH05210573 A JP H05210573A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- output
- value
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明は、データバスのビット幅より小なる
ビットのデータを連続して転送するためのアドレス生成
方法に関し、バス転送効率の向上及びアドレス生成の自
由度向上を目的とする。 【構成】 ストライド値が“１”のときはベースアドレ
スが上位側のデータアドレスであるか否か判定し（ステ
ップ１０２，１０３）、出力アドレスをベースアドレス
とし（ステップ１０４，１１３）、ストライド値に転送
データ幅を乗じた値を上記ベースアドレス（前回の出力
アドレス）に加算して新たな出力アドレスを生成する
（ステップ１０６，１１５）。これにより、６４ビット
幅のデータバスで３２ビットのデータを２個ずつ転送す
る。ストライド値が“−１”のときも上記と略同様の処
理を実行する（ステップ１１６〜１２５）。
ビットのデータを連続して転送するためのアドレス生成
方法に関し、バス転送効率の向上及びアドレス生成の自
由度向上を目的とする。 【構成】 ストライド値が“１”のときはベースアドレ
スが上位側のデータアドレスであるか否か判定し（ステ
ップ１０２，１０３）、出力アドレスをベースアドレス
とし（ステップ１０４，１１３）、ストライド値に転送
データ幅を乗じた値を上記ベースアドレス（前回の出力
アドレス）に加算して新たな出力アドレスを生成する
（ステップ１０６，１１５）。これにより、６４ビット
幅のデータバスで３２ビットのデータを２個ずつ転送す
る。ストライド値が“−１”のときも上記と略同様の処
理を実行する（ステップ１１６〜１２５）。
Description
【０００１】
【産業上の利用分野】本発明はアドレス生成方法に係
り、特にデータバスのビット幅より小なるビットのデー
タを連続して転送するためのアドレス生成方法に関す
る。
り、特にデータバスのビット幅より小なるビットのデー
タを連続して転送するためのアドレス生成方法に関す
る。
【０００２】例えば、図７に示す如くマイクロプロセッ
サ１１と、このマイクロプロセッサ１１にデータバス１
２、アドレスバス１３を介して接続される外部メモリ１
４や周辺マイクロプロセッサ１５等で構成されるシステ
ムにおいて、データバス１２のビット幅の１／２倍より
小なるビットのデータが連続して存在している場合は、
それらのデータを同時に転送する方がデータバス１２の
効率が良く、システムの性能の向上に寄与する。そこ
で、データバス１２のビット幅より小なるビットのデー
タを同時に転送できるようなアドレスの生成方法が必要
とされる。
サ１１と、このマイクロプロセッサ１１にデータバス１
２、アドレスバス１３を介して接続される外部メモリ１
４や周辺マイクロプロセッサ１５等で構成されるシステ
ムにおいて、データバス１２のビット幅の１／２倍より
小なるビットのデータが連続して存在している場合は、
それらのデータを同時に転送する方がデータバス１２の
効率が良く、システムの性能の向上に寄与する。そこ
で、データバス１２のビット幅より小なるビットのデー
タを同時に転送できるようなアドレスの生成方法が必要
とされる。
【０００３】
【従来の技術】マイクロプロセッサ１１によるアドレス
生成方法としては、従来は例えば図８（Ａ）に模式的に
示す如く、基準となるアドレス（以下、「ベースアドレ
ス」という）Ａｓと、１つ前に出力されたアドレスから
の距離（これはデータ数の整数倍でその単位を表わし、
以下、「ストライド」という）とに基づいて、（ストラ
イド）×（データ単位）でアドレスをインクリメントし
て生成する方法が知られている。
生成方法としては、従来は例えば図８（Ａ）に模式的に
示す如く、基準となるアドレス（以下、「ベースアドレ
ス」という）Ａｓと、１つ前に出力されたアドレスから
の距離（これはデータ数の整数倍でその単位を表わし、
以下、「ストライド」という）とに基づいて、（ストラ
イド）×（データ単位）でアドレスをインクリメントし
て生成する方法が知られている。
【０００４】従って、この方法によれば、例えば、デー
タが６４ビットでストライドが“１”のときには、出力
するアドレスは前に出力したアドレスに８バイト分のア
ドレスを加算した値となる。
タが６４ビットでストライドが“１”のときには、出力
するアドレスは前に出力したアドレスに８バイト分のア
ドレスを加算した値となる。
【０００５】
【発明が解決しようとする課題】しかし、データが図８
（Ｂ）に模式的に示す如く、ストライドが“１”又は
“−１”でデータが連続して存在している場合であっ
て、データ長が６４ビット幅のデータバスの１／２倍の
３２ビットの場合には、データを転送する時は２つのデ
ータを同時に（即ち６４ビットにして）転送した方がデ
ータバス転送効率が良いにも拘らず、従来方法のように
１つ前に出力したアドレスに（ストライド値）×（１つ
前に出力したデータアドレス）を単に加算したものをア
ドレスとして生成したのでは２つのデータの同時転送が
できず、バス転送効率を向上できないという問題があ
る。また、アドレス生成の自由度が低いという問題もあ
る。
（Ｂ）に模式的に示す如く、ストライドが“１”又は
“−１”でデータが連続して存在している場合であっ
て、データ長が６４ビット幅のデータバスの１／２倍の
３２ビットの場合には、データを転送する時は２つのデ
ータを同時に（即ち６４ビットにして）転送した方がデ
ータバス転送効率が良いにも拘らず、従来方法のように
１つ前に出力したアドレスに（ストライド値）×（１つ
前に出力したデータアドレス）を単に加算したものをア
ドレスとして生成したのでは２つのデータの同時転送が
できず、バス転送効率を向上できないという問題があ
る。また、アドレス生成の自由度が低いという問題もあ
る。
【０００６】本発明は上記の点に鑑みなされたもので、
複数のデータの同時転送が可能なアドレス生成方法を提
供することを目的とする。
複数のデータの同時転送が可能なアドレス生成方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のアドレス生成方
法は、ビット幅Ｎのデータバスにビット数がＮ／ｍ（た
だし、ｍは２以上の整数）で、ストライド値が１又は−
１の連続するデータをｍ個ずつ同時に転送するためのア
ドレス生成方法であって、ベースアドレスがｍ個のデー
タの下位側アドレスと上位側アドレスのどちらから始ま
っているかを判定すると共に、前記ストライド値の値を
判定し、ベースアドレス及びストライド値の判定結果に
基づき、ｍ個又はｍ−１個のデータを転送する出力アド
レスをまず生成し、以後前回の転送データの個数に応じ
てストライド値とＮ又はＮ／ｍを乗じた値を前回の出力
アドレスに加算した値を新たな出力アドレスとして生成
する。
法は、ビット幅Ｎのデータバスにビット数がＮ／ｍ（た
だし、ｍは２以上の整数）で、ストライド値が１又は−
１の連続するデータをｍ個ずつ同時に転送するためのア
ドレス生成方法であって、ベースアドレスがｍ個のデー
タの下位側アドレスと上位側アドレスのどちらから始ま
っているかを判定すると共に、前記ストライド値の値を
判定し、ベースアドレス及びストライド値の判定結果に
基づき、ｍ個又はｍ−１個のデータを転送する出力アド
レスをまず生成し、以後前回の転送データの個数に応じ
てストライド値とＮ又はＮ／ｍを乗じた値を前回の出力
アドレスに加算した値を新たな出力アドレスとして生成
する。
【０００８】
【作用】本発明方法では、ベースアドレスが転送するｍ
個のデータの上位側アドレスか下位側アドレスのどちら
かから始まるかに応じて、かつ、ストライド値に応じて
最適なアドレスを生成できる。しかも、本発明方法はス
トライド値が“１”の場合だけでなく、“−１”の場合
のアドレスを生成することができる。
個のデータの上位側アドレスか下位側アドレスのどちら
かから始まるかに応じて、かつ、ストライド値に応じて
最適なアドレスを生成できる。しかも、本発明方法はス
トライド値が“１”の場合だけでなく、“−１”の場合
のアドレスを生成することができる。
【０００９】
【実施例】図１は本発明方法の一実施例の動作説明用フ
ローチャートを示す。本実施例は図７において示したシ
ステムにおいてマイクロプロセッサ１１により生成され
るアドレスの生成方法に関し、図２に示す如く、ビット
幅６４ビットのデータバス（図７の１２）に、ビット数
が６４ビットのデータを１個、又はビット数が３２ビッ
トのデータを２個同時に又は１個転送するためのアドレ
ス生成方法である。図１において、まずマイクロプロセ
ッサは３２ビットデータのアクセスか否か判定し（ステ
ップ１０１）、３２ビットデータのアクセスのときには
ストライド値を判定する（ステップ１０２）。ストライ
ド値には“１”と“−１”とそれ以外の値がある。
ローチャートを示す。本実施例は図７において示したシ
ステムにおいてマイクロプロセッサ１１により生成され
るアドレスの生成方法に関し、図２に示す如く、ビット
幅６４ビットのデータバス（図７の１２）に、ビット数
が６４ビットのデータを１個、又はビット数が３２ビッ
トのデータを２個同時に又は１個転送するためのアドレ
ス生成方法である。図１において、まずマイクロプロセ
ッサは３２ビットデータのアクセスか否か判定し（ステ
ップ１０１）、３２ビットデータのアクセスのときには
ストライド値を判定する（ステップ１０２）。ストライ
ド値には“１”と“−１”とそれ以外の値がある。
【００１０】そこで、まず、ステップ１０２でストライ
ド値が“１”と判定された場合のアドレス生成方法につ
いて図１及び図３と共に説明する。この場合はベースア
ドレスが上位側から始まっているか否か判定され（ステ
ップ１０３）。上位側から始まっているときには、図３
（Ａ）にＡB1で模式的に示す如く第１番目の出力アドレ
スをベースアドレスとして６４ビットのデータ転送（す
なわち、四角数字の１と２で示す最初の２個の３２ビッ
トデータの同時転送）を行なう（ステップ１０４）。
ド値が“１”と判定された場合のアドレス生成方法につ
いて図１及び図３と共に説明する。この場合はベースア
ドレスが上位側から始まっているか否か判定され（ステ
ップ１０３）。上位側から始まっているときには、図３
（Ａ）にＡB1で模式的に示す如く第１番目の出力アドレ
スをベースアドレスとして６４ビットのデータ転送（す
なわち、四角数字の１と２で示す最初の２個の３２ビッ
トデータの同時転送）を行なう（ステップ１０４）。
【００１１】続いて、データ個数のカウンタを“２”デ
クリメントする（ステップ１０５）。このデータ個数の
カウンタは予め転送すべき総データ数がセットされてお
り、ステップ１０４で２個のデータ転送が行なわれたの
で、ステップ１０５で“２”デクリメントするのであ
る。
クリメントする（ステップ１０５）。このデータ個数の
カウンタは予め転送すべき総データ数がセットされてお
り、ステップ１０４で２個のデータ転送が行なわれたの
で、ステップ１０５で“２”デクリメントするのであ
る。
【００１２】次に、ストライド値“１”に転送データ幅
である６４ビット（データ長×カウンタのデクリメント
値）を乗じた値を上記のベースアドレスに加算して出力
アドレスを生成する（ステップ１０６）。続いて、デー
タ個数のカウンタが示す残りの転送データ数が“２”よ
り小であるか否か判定し（ステップ１０７）、“２”以
上のときにはステップ１０６で生成したアドレスに基づ
いて６４ビット分のデータ転送が行なわれた後（ステッ
プ１０８）、データ個数カウンタの値を“２”デクリメ
ントすると共に、ベースアドレスを現在の出力アドレス
に更新する（ステップ１０９）。
である６４ビット（データ長×カウンタのデクリメント
値）を乗じた値を上記のベースアドレスに加算して出力
アドレスを生成する（ステップ１０６）。続いて、デー
タ個数のカウンタが示す残りの転送データ数が“２”よ
り小であるか否か判定し（ステップ１０７）、“２”以
上のときにはステップ１０６で生成したアドレスに基づ
いて６４ビット分のデータ転送が行なわれた後（ステッ
プ１０８）、データ個数カウンタの値を“２”デクリメ
ントすると共に、ベースアドレスを現在の出力アドレス
に更新する（ステップ１０９）。
【００１３】続いて、データ個数のカウンタの値が
“０”か否か判定し（ステップ１１０）、“０”でない
ときには再びステップ１０６に戻り、ベースアドレス
に、ストライド値“１”と６４ビットとを乗じた値を加
算して出力アドレスを生成する。以下、上記と同様にし
てステップ１０６〜１１０により前回の出力アドレス
（ここでは更新されたベースアドレス）に６４ビットを
加算した値が新たな出力アドレスとして生成され、図３
（Ａ）に丸数字に示す順番で、３２ビットのデータは２
個ずつ転送されていく。
“０”か否か判定し（ステップ１１０）、“０”でない
ときには再びステップ１０６に戻り、ベースアドレス
に、ストライド値“１”と６４ビットとを乗じた値を加
算して出力アドレスを生成する。以下、上記と同様にし
てステップ１０６〜１１０により前回の出力アドレス
（ここでは更新されたベースアドレス）に６４ビットを
加算した値が新たな出力アドレスとして生成され、図３
（Ａ）に丸数字に示す順番で、３２ビットのデータは２
個ずつ転送されていく。
【００１４】そして、残りのデータ数が１個になった場
合は、ステップ１０７から１１１へ進んでステップ１０
６で生成した出力アドレスで１１番目の３２ビットのデ
ータ転送を行なう。ステップ１１０でデータ個数が
“０”と判定されたとき、又はステップ１１１で３２ビ
ットのデータ転送が行なわれると、アドレス生成処理が
終了となる（ステップ１１２）。
合は、ステップ１０７から１１１へ進んでステップ１０
６で生成した出力アドレスで１１番目の３２ビットのデ
ータ転送を行なう。ステップ１１０でデータ個数が
“０”と判定されたとき、又はステップ１１１で３２ビ
ットのデータ転送が行なわれると、アドレス生成処理が
終了となる（ステップ１１２）。
【００１５】次にストライド値が“１”であるが、ステ
ップ１０３でベースアドレスが下位側から始まっている
と判定された場合のアドレス生成方法について図１及び
図３（Ｂ）と共に説明する。この場合は図３（Ｂ）に模
式的に示す如く第１番目の出力アドレスをベースアドレ
スＡB2としてまず１番目の３２ビットのデータ転送を行
なう（ステップ１１３）。
ップ１０３でベースアドレスが下位側から始まっている
と判定された場合のアドレス生成方法について図１及び
図３（Ｂ）と共に説明する。この場合は図３（Ｂ）に模
式的に示す如く第１番目の出力アドレスをベースアドレ
スＡB2としてまず１番目の３２ビットのデータ転送を行
なう（ステップ１１３）。
【００１６】続いて、データ個数カウンタを“１”デク
リメントした後（ステップ１１４）、データ長（ここで
は３２ビット）と上記デクリメント値“１”との乗算値
である転送データ幅３２ビットとストライド値“１”と
を乗算し、その乗算結果３２ビットを上記ベースアドレ
スＡB2に加算して第２番目の出力アドレスとして生成す
る（ステップ１１５）。
リメントした後（ステップ１１４）、データ長（ここで
は３２ビット）と上記デクリメント値“１”との乗算値
である転送データ幅３２ビットとストライド値“１”と
を乗算し、その乗算結果３２ビットを上記ベースアドレ
スＡB2に加算して第２番目の出力アドレスとして生成す
る（ステップ１１５）。
【００１７】しかる後に、前記したステップ１０７〜１
１１，１０６の処理が実行され、残りのデータ個数が２
個以上のときには３２ビットのデータは２個ずつ転送さ
れ、また出力アドレスは前回の出力アドレスに６４ビッ
トを加算した値を新たな出力アドレスとして生成され
る。これにより、図３（Ｂ）に示したデータは丸数字で
示す順番で転送されていく。
１１，１０６の処理が実行され、残りのデータ個数が２
個以上のときには３２ビットのデータは２個ずつ転送さ
れ、また出力アドレスは前回の出力アドレスに６４ビッ
トを加算した値を新たな出力アドレスとして生成され
る。これにより、図３（Ｂ）に示したデータは丸数字で
示す順番で転送されていく。
【００１８】次にステップ１０２でストライド値が“−
１”と判定され、ステップ１１６でベースアドレスが下
位側から始まっていると判定された場合のアドレス生成
方法について、図１及び図４（Ａ）と共に説明する。こ
の場合は第１番目の出力アドレスはベースアドレスでは
なく、ベースアドレスから３２ビットの上位側アドレス
を示す、図４（Ａ）のＡB3のアドレスとされ、このアド
レスＡB3に基づき１番目と２番目の３２ビットデータ２
個の転送が行なわれる（ステップ１１７）。
１”と判定され、ステップ１１６でベースアドレスが下
位側から始まっていると判定された場合のアドレス生成
方法について、図１及び図４（Ａ）と共に説明する。こ
の場合は第１番目の出力アドレスはベースアドレスでは
なく、ベースアドレスから３２ビットの上位側アドレス
を示す、図４（Ａ）のＡB3のアドレスとされ、このアド
レスＡB3に基づき１番目と２番目の３２ビットデータ２
個の転送が行なわれる（ステップ１１７）。
【００１９】続いて、データ個数カウンタを“２”デク
リメントした後（ステップ１１８）、上記の第１の出力
アドレスＡB3をベースアドレスとして更新し（ステップ
１１９）、データ個数カウンタの値が“２”未満である
か否か判定する（ステップ１２０）。データ個数カウン
タの値が“２”以上のときにはストライド値“−１”と
転送データ幅（６４ビット）との乗算値を、更新したベ
ースアドレスに加算して出力アドレスを生成する（ステ
ップ１２１）。
リメントした後（ステップ１１８）、上記の第１の出力
アドレスＡB3をベースアドレスとして更新し（ステップ
１１９）、データ個数カウンタの値が“２”未満である
か否か判定する（ステップ１２０）。データ個数カウン
タの値が“２”以上のときにはストライド値“−１”と
転送データ幅（６４ビット）との乗算値を、更新したベ
ースアドレスに加算して出力アドレスを生成する（ステ
ップ１２１）。
【００２０】すなわち、ステップ１２１では前回の出力
アドレスから６４ビットを減算した値を新たな出力アド
レスとして生成する。この新たな出力アドレスに基づい
て３２ビットデータ２個が転送されると共に、データ個
数カウンタが“２”デクリメントされた後（ステップ１
２２）、データ個数カウンタが“０”であるか否か判定
される（ステップ１２３）。
アドレスから６４ビットを減算した値を新たな出力アド
レスとして生成する。この新たな出力アドレスに基づい
て３２ビットデータ２個が転送されると共に、データ個
数カウンタが“２”デクリメントされた後（ステップ１
２２）、データ個数カウンタが“０”であるか否か判定
される（ステップ１２３）。
【００２１】まだ、残りの転送データがあるときは、上
記のステップ１１９〜１２３により上位側のデータの先
頭バイトアドレスが出力アドレスとして生成されて３２
ビットのデータが２個ずつ転送されていく。また残りの
転送データが１個となったときには、ステップ１２０か
らステップ１２４へ進み、ストライド値“−１”に１つ
のデータ長３２ビットを乗じた値を前回の出力アドレス
（ベースアドレス）に加算した値を新たな出力アドレス
として生成する。そして、この出力アドレスに基づいて
図４（Ａ）に示す如く７番目の３２ビットの下位側デー
タの転送が行なわれる（ステップ１２５）。ステップ１
２３又は１２５の処理後アドレス生成処理が終了となる
（ステップ１２６）。
記のステップ１１９〜１２３により上位側のデータの先
頭バイトアドレスが出力アドレスとして生成されて３２
ビットのデータが２個ずつ転送されていく。また残りの
転送データが１個となったときには、ステップ１２０か
らステップ１２４へ進み、ストライド値“−１”に１つ
のデータ長３２ビットを乗じた値を前回の出力アドレス
（ベースアドレス）に加算した値を新たな出力アドレス
として生成する。そして、この出力アドレスに基づいて
図４（Ａ）に示す如く７番目の３２ビットの下位側デー
タの転送が行なわれる（ステップ１２５）。ステップ１
２３又は１２５の処理後アドレス生成処理が終了となる
（ステップ１２６）。
【００２２】次に、ステップ１０２でストライド値が
“−１”と判定され、ステップ１１６でベースアドレス
が上位側から始まっていると判定された場合のアドレス
生成方法について、図１及び図４（Ｂ）と共に説明す
る。この場合は、第１番目の出力アドレスは図４（Ｂ）
にＡB4で模式的に示すベースアドレスとして生成され、
１番目の３２ビットのデータの転送を行なわせる（ステ
ップ１２７）。続いて、データ個数カウンタを“１”デ
クリメントした後（ステップ１２８）、ステップ１１９
以後の処理を行なう。
“−１”と判定され、ステップ１１６でベースアドレス
が上位側から始まっていると判定された場合のアドレス
生成方法について、図１及び図４（Ｂ）と共に説明す
る。この場合は、第１番目の出力アドレスは図４（Ｂ）
にＡB4で模式的に示すベースアドレスとして生成され、
１番目の３２ビットのデータの転送を行なわせる（ステ
ップ１２７）。続いて、データ個数カウンタを“１”デ
クリメントした後（ステップ１２８）、ステップ１１９
以後の処理を行なう。
【００２３】従って、前記したように以後は図４（Ｂ）
に模式的に示すように上位側のデータの先頭バイトアド
レスが出力アドレスとして生成されて丸数字に示す順番
で３２ビットのデータが２個ずつ転送されていく。
に模式的に示すように上位側のデータの先頭バイトアド
レスが出力アドレスとして生成されて丸数字に示す順番
で３２ビットのデータが２個ずつ転送されていく。
【００２４】なお、ステップ１０１で３２ビットアクセ
スでないと判定されたとき、又はステップ１０２でスト
ライド値が“１”及び“−１”のいずれでもないと判定
されたときには、出力アドレスは従来と同様に、前回の
出力アドレスに、（ストライド値）×（転送データ幅）
の乗算値を加算した値が今回の出力アドレスとして生成
される（ステップ１２９）。
スでないと判定されたとき、又はステップ１０２でスト
ライド値が“１”及び“−１”のいずれでもないと判定
されたときには、出力アドレスは従来と同様に、前回の
出力アドレスに、（ストライド値）×（転送データ幅）
の乗算値を加算した値が今回の出力アドレスとして生成
される（ステップ１２９）。
【００２５】このようにして、本実施例によれば、３２
ビットデータを２個ずつ同時に６４ビット幅のデータバ
スにより転送することができるため、バス転送効率を従
来に比し向上でき、また、データ転送順はアドレスが大
なる方から小なる方へも行なうことができるため、メモ
リなどの使用の自由度を大幅に増すことができる。
ビットデータを２個ずつ同時に６４ビット幅のデータバ
スにより転送することができるため、バス転送効率を従
来に比し向上でき、また、データ転送順はアドレスが大
なる方から小なる方へも行なうことができるため、メモ
リなどの使用の自由度を大幅に増すことができる。
【００２６】なお、ステップ１０３〜１２８の３２ビッ
ト転送処理を、図５に示す回路によって行なうこともで
きる。同図中、比較器４１はストライド値が“１”か否
か比較し、“１”のときのみ論理「１」の信号を出力す
る。比較器４２はストライド値が“−１”か否か比較
し、“−１”のときのみ論理「１」の信号を出力する。
ＯＲ回路４３は比較器４１及び４２のうち、どちらか一
方から論理“１”の信号が出力されたときのみ、連続す
るデータであると判断して論理「１」を出力する。
ト転送処理を、図５に示す回路によって行なうこともで
きる。同図中、比較器４１はストライド値が“１”か否
か比較し、“１”のときのみ論理「１」の信号を出力す
る。比較器４２はストライド値が“−１”か否か比較
し、“−１”のときのみ論理「１」の信号を出力する。
ＯＲ回路４３は比較器４１及び４２のうち、どちらか一
方から論理“１”の信号が出力されたときのみ、連続す
るデータであると判断して論理「１」を出力する。
【００２７】比較器４４はデータ長が３２ビットか否か
比較し、３２ビットのときのみ論理「１」を出力する。
ＡＮＤ回路４５はＯＲ回路４３及び比較器４４の出力が
共に「１」であるときのみ、すなわち３２ビットのデー
タがストライド値“１”又は“−１”で連続して存在し
ているときのみ論理「１」をデクリメント制御回路４６
へ出力する。
比較し、３２ビットのときのみ論理「１」を出力する。
ＡＮＤ回路４５はＯＲ回路４３及び比較器４４の出力が
共に「１」であるときのみ、すなわち３２ビットのデー
タがストライド値“１”又は“−１”で連続して存在し
ているときのみ論理「１」をデクリメント制御回路４６
へ出力する。
【００２８】一方、比較器４７はベースアドレスの下位
３ビットが“０００”であるか否かを比較して、ベース
アドレスが上位側データのアドレスであるか否かの判定
結果をデクリメント制御回路４６へ出力する。また、加
算回路４８はベースアドレス４９とデクリメント制御回
路４６により制御されるアドレスストライド５０とを加
算して出力アドレス５１を生成し、それをベースアドレ
ス４９として更新させる。
３ビットが“０００”であるか否かを比較して、ベース
アドレスが上位側データのアドレスであるか否かの判定
結果をデクリメント制御回路４６へ出力する。また、加
算回路４８はベースアドレス４９とデクリメント制御回
路４６により制御されるアドレスストライド５０とを加
算して出力アドレス５１を生成し、それをベースアドレ
ス４９として更新させる。
【００２９】また、デクリメント制御回路４６はデータ
転送が行なわれる毎に、残りのデータ個数を比較器５２
へ出力し、ここでデータ個数が“１”であるか否か比較
させる。比較器５２は残りデータ個数が“１”のときに
所定論理値をデクリメント制御回路４６へ出力する。デ
クリメント制御回路４６は残りデータ個数が“１”のと
きはアドレスストライド５０を３２ビットとする。
転送が行なわれる毎に、残りのデータ個数を比較器５２
へ出力し、ここでデータ個数が“１”であるか否か比較
させる。比較器５２は残りデータ個数が“１”のときに
所定論理値をデクリメント制御回路４６へ出力する。デ
クリメント制御回路４６は残りデータ個数が“１”のと
きはアドレスストライド５０を３２ビットとする。
【００３０】また、図１のステップ１２９によるアドレ
ス生成は、図６の回路によっても実現できる。図６にお
いて、加算回路６１はベースアドレス６２に、ストライ
ド値とデータ長との乗算結果６３を加算し、その加算結
果を出力アドレス６４として生成する。この出力アドレ
ス６４はベースアドレス６２に更新され、以後上記と同
様の動作が繰り返される。第１番目の出力アドレス６４
はベースアドレス６２が出力アドレスとされる。
ス生成は、図６の回路によっても実現できる。図６にお
いて、加算回路６１はベースアドレス６２に、ストライ
ド値とデータ長との乗算結果６３を加算し、その加算結
果を出力アドレス６４として生成する。この出力アドレ
ス６４はベースアドレス６２に更新され、以後上記と同
様の動作が繰り返される。第１番目の出力アドレス６４
はベースアドレス６２が出力アドレスとされる。
【００３１】
【発明の効果】上述の如く、本発明によれば、ベースア
ドレスが上位側か否かの判定結果とストライド値に応じ
て最適なアドレスを生成できるため、データバスのビッ
ト幅Ｎの１／ｍ倍のビット数の連続するデータを、ｍ個
ずつデータ転送させることができ、よってバス転送効率
を向上させることができ、またストライド値が“−１”
の場合にもアドレスを生成することができるため、メモ
リの領域の使用の自由度を従来に比し大幅に増すことが
できる等の特長を有するものである。
ドレスが上位側か否かの判定結果とストライド値に応じ
て最適なアドレスを生成できるため、データバスのビッ
ト幅Ｎの１／ｍ倍のビット数の連続するデータを、ｍ個
ずつデータ転送させることができ、よってバス転送効率
を向上させることができ、またストライド値が“−１”
の場合にもアドレスを生成することができるため、メモ
リの領域の使用の自由度を従来に比し大幅に増すことが
できる等の特長を有するものである。
【図１】本発明の一実施例の動作説明用タイムチャート
である。
である。
【図２】本発明方法の一実施例におけるデータサイズと
転送データ個数を示す図である。
転送データ個数を示す図である。
【図３】本発明の一実施例の要部の動作説明図である。
【図４】本発明の一実施例の他の要部の動作説明図であ
る。
る。
【図５】本発明の一実施例の要部を実現する回路図であ
る。
る。
【図６】ストライド付アドレス生成回路の一例のブロッ
ク図である。
ク図である。
【図７】本発明が適用されるシステムの構成図である。
【図８】従来方法の一例の説明図である。
１１ マイクロプロセッサ １２ データバス １０２ ストライド値判定ステップ １０３，１１６ ベースアドレスの位置判定ステップ １０６，１１５，１２１，１２４ 出力アドレス生成ス
テップ
テップ
Claims (5)
- 【請求項１】 ビット幅Ｎのデータバス（１２）にビッ
ト数がＮ／ｍ（ただし、ｍは２以上の整数）で、ストラ
イド値が１又は−１の連続するデータをｍ個ずつ同時に
転送するためのアドレス生成方法であって、 ベースアドレスがｍ個のデータの下位側アドレスと上位
側アドレスのどちらから始まっているかを判定すると共
に、前記ストライド値の値を判定し、 該ベースアドレス及びストライド値の判定結果に基づ
き、ｍ個又はｍ−１個のデータを転送する出力アドレス
をまず生成し、以後前回の転送データの個数に応じてス
トライド値とＮ又はＮ／ｍを乗じた値を前回の出力アド
レスに加算した値を新たな出力アドレスとして生成する
ことを特徴とするアドレス生成方法。 - 【請求項２】 前記データはビット数がＮ／２でストラ
イド値が１であり、 前記ベースアドレスが２個のデータの上位側アドレスか
ら始まっているときは、 第１番目の出力アドレスとして該ベースアドレスを出力
して２個のデータを同時に転送させ、以後前回の出力ア
ドレスにＮビットを加算した値を新たな出力アドレスと
して生成することを特徴とする請求項１記載のアドレス
生成方法。 - 【請求項３】 前記データはビット数がＮ／２でストラ
イド値が１であり、 前記ベースアドレスが２個のデータの下位側アドレスか
ら始まっているときは、 第１番目の出力アドレスとして該ベースアドレスを出力
して１個のデータを転送させ、続いて第２番目の出力ア
ドレスとして該第１番目の出力アドレスにＮ／２ビット
を加算した値を生成し、以後前回の出力アドレスにＮビ
ットを加算した値を新たな出力アドレスとして生成する
ことを特徴とする請求項１記載のアドレス生成方法。 - 【請求項４】 前記データはビット数がＮ／２でストラ
イド値が−１であり、前記ベースアドレスが２個のデー
タの上位側のアドレスから始まっているときは、第１番
目の出力アドレスとして該ベースアドレスを出力して１
個のデータを転送させ、以後前回の出力アドレスにＮビ
ットを減算した値を新たな出力アドレスとして生成する
ことを特徴とする請求項１記載のアドレス生成方法。 - 【請求項５】 前記データはビット数がＮ／２でストラ
イド値が−１であり、前記ベースアドレスが２個のデー
タの下位側のアドレスから始まっているときは、第１番
目の出力アドレスとして該ベースアドレスからＮ／２ビ
ット減算した値を生成して２個のデータ転送を行なわ
せ、以後は前回の出力アドレスにＮビットを減算した値
を新たな出力アドレスとして生成することを特徴とする
請求項１記載のアドレス生成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1706992A JPH05210573A (ja) | 1992-01-31 | 1992-01-31 | アドレス生成方法 |
| US08/705,562 US5809552A (en) | 1992-01-29 | 1996-08-29 | Data processing system, memory access device and method including selecting the number of pipeline stages based on pipeline conditions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1706992A JPH05210573A (ja) | 1992-01-31 | 1992-01-31 | アドレス生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210573A true JPH05210573A (ja) | 1993-08-20 |
Family
ID=11933701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1706992A Pending JPH05210573A (ja) | 1992-01-29 | 1992-01-31 | アドレス生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05210573A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166551A (en) * | 1980-05-26 | 1981-12-21 | Toshiba Corp | Operation control |
| JPS5856164A (ja) * | 1981-09-30 | 1983-04-02 | Toshiba Corp | デ−タ処理装置 |
| JPS61214028A (ja) * | 1985-03-20 | 1986-09-22 | Hitachi Ltd | マイクロプログラム制御型計算機 |
| JPS63225837A (ja) * | 1987-03-13 | 1988-09-20 | Fujitsu Ltd | 距離付きベクトルアクセス方式 |
| JPS6482236A (en) * | 1987-09-25 | 1989-03-28 | Casio Computer Co Ltd | Variable length data transfer device |
-
1992
- 1992-01-31 JP JP1706992A patent/JPH05210573A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166551A (en) * | 1980-05-26 | 1981-12-21 | Toshiba Corp | Operation control |
| JPS5856164A (ja) * | 1981-09-30 | 1983-04-02 | Toshiba Corp | デ−タ処理装置 |
| JPS61214028A (ja) * | 1985-03-20 | 1986-09-22 | Hitachi Ltd | マイクロプログラム制御型計算機 |
| JPS63225837A (ja) * | 1987-03-13 | 1988-09-20 | Fujitsu Ltd | 距離付きベクトルアクセス方式 |
| JPS6482236A (en) * | 1987-09-25 | 1989-03-28 | Casio Computer Co Ltd | Variable length data transfer device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000056946A (ja) | デジタルアキュムレ―タおよび高速デジタル累算のための方法 | |
| US6049858A (en) | Modulo address generator with precomputed comparison and correction terms | |
| CN113783702A (zh) | 一种椭圆曲线数字签名与验签的硬件实现方法和系统 | |
| US5144577A (en) | Two-sum comparator | |
| JPH05210573A (ja) | アドレス生成方法 | |
| JPH04233629A (ja) | 先取り加算器 | |
| US6415311B1 (en) | Sign extension circuit and method for unsigned multiplication and accumulation | |
| US6321247B1 (en) | System and method for multiplication modulo (2N+1) | |
| US20030126177A1 (en) | Arithmetic unit and method thereof | |
| JPH0869372A (ja) | ２進乗算器 | |
| JP2991788B2 (ja) | 復号器 | |
| JP2907276B2 (ja) | 演算処理装置 | |
| JP3107930B2 (ja) | データメモリ装置 | |
| JP3206863B2 (ja) | コード変換方法及びコード変換器 | |
| JPH0580978A (ja) | 演算処理回路 | |
| JP3261742B2 (ja) | 丸め処理を含む冗長２進／２進変換回路 | |
| JP2753922B2 (ja) | 固定小数点除算方法 | |
| JP3210356B2 (ja) | データのゼロ判定装置 | |
| JPH0784755A (ja) | デジタル信号処理装置 | |
| JP3265856B2 (ja) | Ｄｍａ転送装置 | |
| JPS59197920A (ja) | アドレス制御装置 | |
| JP3078696B2 (ja) | 逆数演算装置 | |
| JPS62196918A (ja) | 波形発生装置 | |
| JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
| JPH10307710A (ja) | 剰余系演算方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980331 |