JPH05211432A - データ出力回路および半導体集積回路 - Google Patents
データ出力回路および半導体集積回路Info
- Publication number
- JPH05211432A JPH05211432A JP4040239A JP4023992A JPH05211432A JP H05211432 A JPH05211432 A JP H05211432A JP 4040239 A JP4040239 A JP 4040239A JP 4023992 A JP4023992 A JP 4023992A JP H05211432 A JPH05211432 A JP H05211432A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- drive
- data output
- integrated circuit
- drive circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 高速動作可能な集積回路において、低速動作
時など高速に外部信号線を駆動する必要がない場合に、
デ−タ出力回路の駆動能力を下げて過渡電流を減らし、
集積回路内外に発生するノイズを低減する。 【構成】 １本の外部信号線に対して複数の駆動回路を
設け、それぞれが外部信号線を駆動するかしないか、あ
るいは、その駆動するタイミングを個別に設定できるよ
うにする。設定は、集積回路内外の制御信号、あるいは
レジスタ、メモリなどにより、製造工程後ユ−ザなどに
よって自由に設定できるようにする。
時など高速に外部信号線を駆動する必要がない場合に、
デ−タ出力回路の駆動能力を下げて過渡電流を減らし、
集積回路内外に発生するノイズを低減する。 【構成】 １本の外部信号線に対して複数の駆動回路を
設け、それぞれが外部信号線を駆動するかしないか、あ
るいは、その駆動するタイミングを個別に設定できるよ
うにする。設定は、集積回路内外の制御信号、あるいは
レジスタ、メモリなどにより、製造工程後ユ−ザなどに
よって自由に設定できるようにする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路技術さ
らには半導体集積回路におけるノイズ低減方式に適用し
て有効な技術に関し、特に論理ＬＳＩにおけるデ−タ出
力回路に利用して有効な技術に関する。
らには半導体集積回路におけるノイズ低減方式に適用し
て有効な技術に関し、特に論理ＬＳＩにおけるデ−タ出
力回路に利用して有効な技術に関する。
【０００２】
【従来の技術】従来の半導体集積回路におけるデ−タ出
力回路は、１本の外部信号線に対して駆動回路が１つず
つ設けられており、デ−タ出力回路の負荷駆動能力をユ
−ザが必要に応じて変更もしくは設定することは不可能
であった。また、高速動作可能な集積回路においては、
最大動作周波数で動作する場合に合わせてデ−タ出力回
路の負荷駆動能力を設定してあり、動作周波数が低くな
っても外部信号のスイッチング速度は不変であり、過渡
電流は高速動作時と変わらなかった。
力回路は、１本の外部信号線に対して駆動回路が１つず
つ設けられており、デ−タ出力回路の負荷駆動能力をユ
−ザが必要に応じて変更もしくは設定することは不可能
であった。また、高速動作可能な集積回路においては、
最大動作周波数で動作する場合に合わせてデ−タ出力回
路の負荷駆動能力を設定してあり、動作周波数が低くな
っても外部信号のスイッチング速度は不変であり、過渡
電流は高速動作時と変わらなかった。
【０００３】
【発明が解決しようとする課題】本発明者等は、高速動
作可能な集積回路であっても、最大動作周波数で動作さ
れるとは限らず、最大動作周波数よりも低い周波数で動
作されることがあることに気がついた。しかしながら、
従来の半導体集積回路にあっては、回路の動作周波数に
応じてデ−タ出力回路の負荷駆動能力を変更するという
点については配慮されておらず、高い駆動能力を必要と
しない低速動作時においても、高速動作時と同じく大電
流で高速スイッチングするため、電源ラインにノイズが
のって集積回路チップに搭載された各種回路を誤動作さ
せたり、あるいは電磁波が発生して集積回路外の種々の
電子回路に対して輻射ノイズによる誤動作、精度の悪化
をもたらすという問題点があった。
作可能な集積回路であっても、最大動作周波数で動作さ
れるとは限らず、最大動作周波数よりも低い周波数で動
作されることがあることに気がついた。しかしながら、
従来の半導体集積回路にあっては、回路の動作周波数に
応じてデ−タ出力回路の負荷駆動能力を変更するという
点については配慮されておらず、高い駆動能力を必要と
しない低速動作時においても、高速動作時と同じく大電
流で高速スイッチングするため、電源ラインにノイズが
のって集積回路チップに搭載された各種回路を誤動作さ
せたり、あるいは電磁波が発生して集積回路外の種々の
電子回路に対して輻射ノイズによる誤動作、精度の悪化
をもたらすという問題点があった。
【０００４】本発明は、高速動作可能な半導体集積回路
において、高駆動能力を必要としない低速動作時のノイ
ズレベルを低く抑え、ノイズによる集積回路内外の各種
回路の誤動作を防止することを目的としている。この発
明の前記ならびにそのほかの目的と新規な特徴について
は、本明細書の記述および添附図面から明らかになるで
あろう。
において、高駆動能力を必要としない低速動作時のノイ
ズレベルを低く抑え、ノイズによる集積回路内外の各種
回路の誤動作を防止することを目的としている。この発
明の前記ならびにそのほかの目的と新規な特徴について
は、本明細書の記述および添附図面から明らかになるで
あろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、１本の外部信号線に対する駆動
回路を複数個設け、それぞれを個別に動作可能とし、集
積回路製造後に動作周波数に応じて動作させる駆動回路
の数を変えることによって、デ−タ出力回路の負荷駆動
能力の変更を可能にしたものである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、１本の外部信号線に対する駆動
回路を複数個設け、それぞれを個別に動作可能とし、集
積回路製造後に動作周波数に応じて動作させる駆動回路
の数を変えることによって、デ−タ出力回路の負荷駆動
能力の変更を可能にしたものである。
【０００６】複数の駆動回路を個別に動作させるには、
駆動回路毎に有効／無効（動作の可／不可）を設定し、
動作する駆動回路の数を変更する方法と、遅延素子、ク
ロックなどにより複数の駆動回路が動作するタイミング
を個別に設定する方法、あるいはそれらを組み合わせる
方法がある。上記駆動回路の動作制御方法としては、複
数の信号からなる制御信号の組み合わせによる方法と、
レジスタやメモリなどに情報を保持させておく方法、あ
るいはそれらを組み合わせた方法がある。
駆動回路毎に有効／無効（動作の可／不可）を設定し、
動作する駆動回路の数を変更する方法と、遅延素子、ク
ロックなどにより複数の駆動回路が動作するタイミング
を個別に設定する方法、あるいはそれらを組み合わせる
方法がある。上記駆動回路の動作制御方法としては、複
数の信号からなる制御信号の組み合わせによる方法と、
レジスタやメモリなどに情報を保持させておく方法、あ
るいはそれらを組み合わせた方法がある。
【０００７】
【作用】上記した手段によれば、動作周波数に応じて動
作させる駆動回路の数を変えることによって、出力回路
に不必要に大きな過渡電流が流れないようにし、これに
よって低速動作時には、ノイズ発生の原因となる過渡電
流のピ−ク値を最大動作周波数での動作時に比べて大幅
に低減でき、ノイズの発生を最小限に抑えるという上記
目的が達成される。
作させる駆動回路の数を変えることによって、出力回路
に不必要に大きな過渡電流が流れないようにし、これに
よって低速動作時には、ノイズ発生の原因となる過渡電
流のピ−ク値を最大動作周波数での動作時に比べて大幅
に低減でき、ノイズの発生を最小限に抑えるという上記
目的が達成される。
【０００８】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。図１には、本発明に係るデータ出力回路の
一実施例が示されている。図において、１は外部信号線
（図示省略）が接続される外部出力端子で、この実施例
では一つの外部出力端子１に対応して３個の駆動回路２
ａ，２ｂ，２ｃが設けられており、各駆動回路２ａ，２
ｂ，２ｃは出力制御回路３から供給される制御信号Ｃ
１，Ｃ２，Ｃ３によって有効／無効すなわち動作するか
動作しないか決定されるようになっている。
て説明する。図１には、本発明に係るデータ出力回路の
一実施例が示されている。図において、１は外部信号線
（図示省略）が接続される外部出力端子で、この実施例
では一つの外部出力端子１に対応して３個の駆動回路２
ａ，２ｂ，２ｃが設けられており、各駆動回路２ａ，２
ｂ，２ｃは出力制御回路３から供給される制御信号Ｃ
１，Ｃ２，Ｃ３によって有効／無効すなわち動作するか
動作しないか決定されるようになっている。
【０００９】上記出力制御回路３は、例えば内部にヒュ
ーズを有する状態設定手段を設け、そのヒューズを切断
したりしなかったりすることで、動作周波数もしくは外
部信号線の負荷に応じた駆動力を持つ駆動回路のみ動作
させるような制御信号を形成できるように構成される。
あるいは、上記出力制御回路３がモード設定回路からの
モード指定信号に応じて制御信号Ｃ１，Ｃ２，Ｃ３を形
成するようにしたり、モード設定回路内部にレジスタも
しくはメモリを持たせ、その記憶内容に応じて制御信号
Ｃ１，Ｃ２，Ｃ３を形成するように構成しても良い。さ
らに、出力制御回路３内に動作クロックを監視して動作
周波数を検出する回路を持たせ、検出した周波数に応じ
て制御信号Ｃ１，Ｃ２，Ｃ３を形成するように構成して
も良い。
ーズを有する状態設定手段を設け、そのヒューズを切断
したりしなかったりすることで、動作周波数もしくは外
部信号線の負荷に応じた駆動力を持つ駆動回路のみ動作
させるような制御信号を形成できるように構成される。
あるいは、上記出力制御回路３がモード設定回路からの
モード指定信号に応じて制御信号Ｃ１，Ｃ２，Ｃ３を形
成するようにしたり、モード設定回路内部にレジスタも
しくはメモリを持たせ、その記憶内容に応じて制御信号
Ｃ１，Ｃ２，Ｃ３を形成するように構成しても良い。さ
らに、出力制御回路３内に動作クロックを監視して動作
周波数を検出する回路を持たせ、検出した周波数に応じ
て制御信号Ｃ１，Ｃ２，Ｃ３を形成するように構成して
も良い。
【００１０】また、上記駆動回路２ａ，２ｂ，２ｃの駆
動力は同一であってもよいし、それぞれ異なっていても
良い。駆動力が同一の場合には動作周波数に応じて同時
に駆動される駆動回路の数を変えるようにする。駆動力
が異なる場合には動作周波数に応じて駆動される駆動回
路を選択したり、同時に駆動される駆動回路の数を変え
ることでさらに細かな駆動力の変更を行なうことができ
る。
動力は同一であってもよいし、それぞれ異なっていても
良い。駆動力が同一の場合には動作周波数に応じて同時
に駆動される駆動回路の数を変えるようにする。駆動力
が異なる場合には動作周波数に応じて駆動される駆動回
路を選択したり、同時に駆動される駆動回路の数を変え
ることでさらに細かな駆動力の変更を行なうことができ
る。
【００１１】さらに、上記出力制御回路３で形成される
制御信号Ｃ１，Ｃ２，Ｃ３のタイミングを、動作周波数
に応じて図２に示すようにずらすことによって、上記駆
動回路２ａ，２ｂ，２ｃを順番に駆動させて過渡電流を
制御してノイズを減らすようにしてもよい。すなわち、
図３に示すように制御信号Ｃ１，Ｃ２，Ｃ３の立上りを
一致させると、駆動回路２ａ，２ｂ，２ｃに符号Ｂのご
とく一度に大きな過渡電流が流れるため、比較的大きな
電源ノイズや輻射ノイズが発生するが、図２のように制
御信号Ｃ１，Ｃ２，Ｃ３の立上りタイミングをずらす
と、駆動回路２ａ，２ｂ，２ｃが順番に駆動されて行
き、過渡電流のピークが、符号Ａのように小さく抑えら
れる。
制御信号Ｃ１，Ｃ２，Ｃ３のタイミングを、動作周波数
に応じて図２に示すようにずらすことによって、上記駆
動回路２ａ，２ｂ，２ｃを順番に駆動させて過渡電流を
制御してノイズを減らすようにしてもよい。すなわち、
図３に示すように制御信号Ｃ１，Ｃ２，Ｃ３の立上りを
一致させると、駆動回路２ａ，２ｂ，２ｃに符号Ｂのご
とく一度に大きな過渡電流が流れるため、比較的大きな
電源ノイズや輻射ノイズが発生するが、図２のように制
御信号Ｃ１，Ｃ２，Ｃ３の立上りタイミングをずらす
と、駆動回路２ａ，２ｂ，２ｃが順番に駆動されて行
き、過渡電流のピークが、符号Ａのように小さく抑えら
れる。
【００１２】従って、高速動作が必要でない場合には、
図２のように制御信号Ｃ１，Ｃ２，Ｃ３の立上りタイミ
ングをずらすことによって、電源ノイズや輻射ノイズを
減らすことができる。また、上記同時に駆動される駆動
回路の数を変える方法と、制御信号Ｃ１，Ｃ２，Ｃ３の
立上りタイミングをずらす方法の両方を組み合わせて、
負荷の大きさに応じて動作させる駆動回路の数を変え、
かつ動作周波数に応じて過渡電流を制御するように構成
することも可能である。図４には、その場合の制御信号
Ｃ１，Ｃ２，Ｃ３の波形の一例として３つのうち２つの
駆動回路２ａ，２ｂを選択し、それぞれタイミングをず
らして駆動させる場合の例が示されている。
図２のように制御信号Ｃ１，Ｃ２，Ｃ３の立上りタイミ
ングをずらすことによって、電源ノイズや輻射ノイズを
減らすことができる。また、上記同時に駆動される駆動
回路の数を変える方法と、制御信号Ｃ１，Ｃ２，Ｃ３の
立上りタイミングをずらす方法の両方を組み合わせて、
負荷の大きさに応じて動作させる駆動回路の数を変え、
かつ動作周波数に応じて過渡電流を制御するように構成
することも可能である。図４には、その場合の制御信号
Ｃ１，Ｃ２，Ｃ３の波形の一例として３つのうち２つの
駆動回路２ａ，２ｂを選択し、それぞれタイミングをず
らして駆動させる場合の例が示されている。
【００１３】図５には、上記出力制御回路３の具体的な
回路構成例が示されている。すなわち、この出力制御回
路３は外部端子もしくは図示しないモード設定回路から
供給されるモード指定信号ＭＤ０，ＭＤ１，ＭＤ２を入
力信号とするＮＡＮＤゲートＧ１と、モード指定信号Ｍ
Ｄ２を反転するインバータＩＮＶとからなり、図１に示
されているデータ出力回路を構成する駆動回路２ａ，２
ｂ，２ｃに対する制御信号Ｃ１，Ｃ２，Ｃ３を形成す
る。次の表１に、上記モード指定信号ＭＤ０，ＭＤ１，
ＭＤ２と制御信号Ｃ１，Ｃ２，Ｃ３との関係の一例を示
す。
回路構成例が示されている。すなわち、この出力制御回
路３は外部端子もしくは図示しないモード設定回路から
供給されるモード指定信号ＭＤ０，ＭＤ１，ＭＤ２を入
力信号とするＮＡＮＤゲートＧ１と、モード指定信号Ｍ
Ｄ２を反転するインバータＩＮＶとからなり、図１に示
されているデータ出力回路を構成する駆動回路２ａ，２
ｂ，２ｃに対する制御信号Ｃ１，Ｃ２，Ｃ３を形成す
る。次の表１に、上記モード指定信号ＭＤ０，ＭＤ１，
ＭＤ２と制御信号Ｃ１，Ｃ２，Ｃ３との関係の一例を示
す。
【表１】 なお、上記表１には、モード１と３およびモード５と７
はそれぞれ出力回路の負荷駆動力が同一である例が示さ
れている。
はそれぞれ出力回路の負荷駆動力が同一である例が示さ
れている。
【００１４】以上説明したように本発明は、１本の外部
信号線に対する駆動回路を複数個設け、それぞれを個別
に動作可能としたので、集積回路のデ−タ出力回路の駆
動能力を動作周波数に応じて必要最小限に設定すること
により、低速動作時には、ノイズ発生の原因となる過渡
電流のピ−ク値を最大動作周波数での動作時に比べて大
幅に低減され、集積回路に搭載された回路あるいは周辺
に設置された各種アナログ回路の精度悪化や、回路の誤
動作等の悪影響を防止することができる。また、チップ
外に発生する輻射ノイズも低減でき、周囲に設置された
各種電子機器に与える悪影響も減少させることができる
という効果がある。
信号線に対する駆動回路を複数個設け、それぞれを個別
に動作可能としたので、集積回路のデ−タ出力回路の駆
動能力を動作周波数に応じて必要最小限に設定すること
により、低速動作時には、ノイズ発生の原因となる過渡
電流のピ−ク値を最大動作周波数での動作時に比べて大
幅に低減され、集積回路に搭載された回路あるいは周辺
に設置された各種アナログ回路の精度悪化や、回路の誤
動作等の悪影響を防止することができる。また、チップ
外に発生する輻射ノイズも低減でき、周囲に設置された
各種電子機器に与える悪影響も減少させることができる
という効果がある。
【００１５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、図
５のモード指定信号ＭＤ０，ＭＤ１，ＭＤ２の全部また
は一部をレジスタもしくはメモリに保持された状態に応
じた信号に置き換えるようにしても良い。また、出力回
路を構成する駆動回路がＣＭＯＳ回路からなるような場
合、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴ
とでそのオン、オフタイミングをずらすことによって、
過渡電流を抑えることも可能である。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、図
５のモード指定信号ＭＤ０，ＭＤ１，ＭＤ２の全部また
は一部をレジスタもしくはメモリに保持された状態に応
じた信号に置き換えるようにしても良い。また、出力回
路を構成する駆動回路がＣＭＯＳ回路からなるような場
合、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴ
とでそのオン、オフタイミングをずらすことによって、
過渡電流を抑えることも可能である。
【００１６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、低速動作時には、ノイズ発
生の原因となる過渡電流のピ−ク値を最大動作周波数で
の動作時に比べて大幅に低減でき、集積回路に搭載され
た回路あるいは周辺に設置された各種アナログ回路の精
度悪化や、回路の誤動作等の悪影響を防止することがで
きるとともに、チップ外に発生する輻射ノイズを低減
し、周囲に設置された各種電子機器に与える悪影響をも
減少させることができる。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、低速動作時には、ノイズ発
生の原因となる過渡電流のピ−ク値を最大動作周波数で
の動作時に比べて大幅に低減でき、集積回路に搭載され
た回路あるいは周辺に設置された各種アナログ回路の精
度悪化や、回路の誤動作等の悪影響を防止することがで
きるとともに、チップ外に発生する輻射ノイズを低減
し、周囲に設置された各種電子機器に与える悪影響をも
減少させることができる。
【図１】本発明に係るデータ出力回路の一実施例を示す
ブロック図である。
ブロック図である。
【図２】図１のデータ出力回路の駆動回路を制御する制
御信号のタイミング例を示すタイミング図である。
御信号のタイミング例を示すタイミング図である。
【図３】図１のデータ出力回路を最大駆動能力で動作さ
せる場合の制御信号のタイミングを示すタイミング図で
ある。
せる場合の制御信号のタイミングを示すタイミング図で
ある。
【図４】図１のデータ出力回路の駆動回路を制御する制
御信号の他のタイミング例を示すタイミング図である。
御信号の他のタイミング例を示すタイミング図である。
【図５】出力制御回路の具体的な回路構成例を示す論理
回路図である。
回路図である。
１ 外部出力端子 ２ａ，２ｂ，２ｃ データ出力回路の駆動回路 ３ 出力制御回路
Claims (3)
- 【請求項１】 １本の外部信号線に対応して複数の駆動
回路が設けられ、これらの駆動回路を有効にするか無効
にするか制御するため制御手段が設けられていることを
特徴とするデ−タ出力回路。 - 【請求項２】 １本の外部信号線に対応して複数の駆動
回路が設けられ、これらの駆動回路の動作タイミングを
決めるためのタイミング制御回路が設けられていること
を特徴とするデ−タ出力回路。 - 【請求項３】 １または２以上の外部出力端子と、各外
部出力端子に対応して設けられた複数の駆動回路からな
るデ−タ出力回路と、上記各駆動回路を有効にするか無
効にするか制御するための制御手段もしくは上記駆動回
路の動作タイミングを決めるためのタイミング制御回路
とを備えてなることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040239A JPH05211432A (ja) | 1992-01-30 | 1992-01-30 | データ出力回路および半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4040239A JPH05211432A (ja) | 1992-01-30 | 1992-01-30 | データ出力回路および半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211432A true JPH05211432A (ja) | 1993-08-20 |
Family
ID=12575169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4040239A Pending JPH05211432A (ja) | 1992-01-30 | 1992-01-30 | データ出力回路および半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05211432A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308096A (ja) * | 1997-04-30 | 1998-11-17 | Samsung Electron Co Ltd | 動作周期適応型のデータ出力バッファ |
| JPH1185722A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JPH11265367A (ja) * | 1998-03-18 | 1999-09-28 | Hitachi Ltd | 半導体集積回路装置 |
| JP2004213888A (ja) * | 2004-03-02 | 2004-07-29 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP2006228972A (ja) * | 2005-02-17 | 2006-08-31 | Fujitsu Ltd | 半導体装置 |
| US7285976B2 (en) | 2005-01-31 | 2007-10-23 | Freescale Semiconductor, Inc. | Integrated circuit with programmable-impedance output buffer and method therefor |
| JP2010113410A (ja) * | 2008-11-04 | 2010-05-20 | Denso Corp | マイクロコンピュータチップ |
| JPWO2017115610A1 (ja) * | 2015-12-28 | 2018-10-04 | ローム株式会社 | 車両用スイッチ制御装置及びスイッチ状態検出方法 |
-
1992
- 1992-01-30 JP JP4040239A patent/JPH05211432A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308096A (ja) * | 1997-04-30 | 1998-11-17 | Samsung Electron Co Ltd | 動作周期適応型のデータ出力バッファ |
| JPH1185722A (ja) * | 1997-09-04 | 1999-03-30 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JPH11265367A (ja) * | 1998-03-18 | 1999-09-28 | Hitachi Ltd | 半導体集積回路装置 |
| JP2004213888A (ja) * | 2004-03-02 | 2004-07-29 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| US7285976B2 (en) | 2005-01-31 | 2007-10-23 | Freescale Semiconductor, Inc. | Integrated circuit with programmable-impedance output buffer and method therefor |
| JP2006228972A (ja) * | 2005-02-17 | 2006-08-31 | Fujitsu Ltd | 半導体装置 |
| JP2010113410A (ja) * | 2008-11-04 | 2010-05-20 | Denso Corp | マイクロコンピュータチップ |
| JPWO2017115610A1 (ja) * | 2015-12-28 | 2018-10-04 | ローム株式会社 | 車両用スイッチ制御装置及びスイッチ状態検出方法 |
| US10894519B2 (en) | 2015-12-28 | 2021-01-19 | Rohm Co., Ltd. | Vehicle switch control device and switch state detection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6166991A (en) | Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit | |
| US6522193B2 (en) | Internal voltage generator for semiconductor memory device | |
| JPH06196981A (ja) | プログラマブル出力ドライバ回路とその実現方法 | |
| JP3820559B2 (ja) | 半導体装置のモードレジスターセット回路 | |
| US5994922A (en) | Output buffer, semiconductor integrated circuit having output buffer and driving ability adjusting method for output buffer | |
| EP0797210A2 (en) | Output buffer circuit | |
| JPH0574167A (ja) | 半導体記憶装置 | |
| JP2004056428A (ja) | バッファ回路とバッファツリー及び半導体装置 | |
| US6337583B1 (en) | Random logic circuit | |
| EP0237898A2 (en) | Semiconductor large scale integrated circuit with noise cut circuit | |
| JPH0389624A (ja) | 半導体集積回路 | |
| US5489859A (en) | CMOS output circuit with high speed high impedance mode | |
| JPH09186580A (ja) | 出力バッファー | |
| US6710638B2 (en) | Voltage conversion circuit and semiconductor device | |
| JP2006203568A (ja) | スルーレート制御装置、出力バッファ及び情報処理装置 | |
| KR100309618B1 (ko) | 병렬/직렬 변환기 | |
| JPH09162719A (ja) | 出力バッファ | |
| JP2679690B2 (ja) | クロックドライブ回路 | |
| US6871290B2 (en) | Method for reducing a magnitude of a rate of current change of an integrated circuit | |
| US6715115B1 (en) | Semiconductor integrated circuit device capable of outputting leading data of a series of multiple burst-readout data without delay | |
| JPH03207118A (ja) | 半導体集積回路 | |
| KR20020022919A (ko) | 씨모스 버퍼회로 | |
| US6225828B1 (en) | Decoder for saving power consumption in semiconductor device | |
| KR100444316B1 (ko) | 반도체 메모리장치의 입력버퍼 | |
| JPH05166380A (ja) | 出力バッファ回路 |