JPH0521234B2 - - Google Patents
Info
- Publication number
- JPH0521234B2 JPH0521234B2 JP59171531A JP17153184A JPH0521234B2 JP H0521234 B2 JPH0521234 B2 JP H0521234B2 JP 59171531 A JP59171531 A JP 59171531A JP 17153184 A JP17153184 A JP 17153184A JP H0521234 B2 JPH0521234 B2 JP H0521234B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data address
- display device
- display
- address circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ・アドレス回路とこれに依つ
てアドレスされるアクテイブ・マトリクス部を含
んだ表示媒体とが一体化されたモジユール型と呼
ばれる表示装置の改良に関する。
てアドレスされるアクテイブ・マトリクス部を含
んだ表示媒体とが一体化されたモジユール型と呼
ばれる表示装置の改良に関する。
従来、液晶を用いたXYマトリクス表示装置が
広く知られている（要すれば、特開昭55−129394
号公報を参照）。
広く知られている（要すれば、特開昭55−129394
号公報を参照）。
その結晶を用いたXYマトリクス表示装置は、
第５図に見られるように、半導体薄膜に各画素ご
とに半導体スイツチ素子１６を形成すると共に半
導体薄膜上に行線Ｘ及び列線Ｙを配線し、この半
導体薄膜上に液晶セル１７を重ねて形成した構造
になつている。
第５図に見られるように、半導体薄膜に各画素ご
とに半導体スイツチ素子１６を形成すると共に半
導体薄膜上に行線Ｘ及び列線Ｙを配線し、この半
導体薄膜上に液晶セル１７を重ねて形成した構造
になつている。
ここで用いている半導体スイツチ素子１６は、
具体的には第６図に見られるようにMOS・FET
で構成され、そのゲートを行線Ｘに接続し、ドレ
インを列線Ｙに接続し、ソースを液晶セル１７の
一方の対向電極に接続する。
具体的には第６図に見られるようにMOS・FET
で構成され、そのゲートを行線Ｘに接続し、ドレ
インを列線Ｙに接続し、ソースを液晶セル１７の
一方の対向電極に接続する。
行線Ｘには水平同期信号に同期して順次走査パ
ルスを供給し、列線Ｙには各水平期間ごとに一水
平期間分の映像信号を同時に供給するもので、或
る行線Xoに走査パルスが与えられると、その行
線Xoの半導体スイツチ素子１６が全てオンにな
つて、映像信号がそのドレイン・ソースを通じて
液晶セル１７の対向電極間に存在する静電容量Ｃ
に充電され、その充電電圧が電界として液晶セル
１７に印加されて映像信号の大きさに比例した明
るさの表示を行なう。
ルスを供給し、列線Ｙには各水平期間ごとに一水
平期間分の映像信号を同時に供給するもので、或
る行線Xoに走査パルスが与えられると、その行
線Xoの半導体スイツチ素子１６が全てオンにな
つて、映像信号がそのドレイン・ソースを通じて
液晶セル１７の対向電極間に存在する静電容量Ｃ
に充電され、その充電電圧が電界として液晶セル
１７に印加されて映像信号の大きさに比例した明
るさの表示を行なう。
この具体的な駆動方法としては、第７図のＡに
見られるように、同一の行線に１フレーム周期で
走査パルスを与えるようにし、従つて、同一の行
線のスイツチで１フレーム周期で映像信号を取り
出すようにする場合、液晶の双方向性を利用し、
同図Ｂに見られるように、映像信号を１フレーム
ごとに正の状態と負の状態で交互に取り出すよう
にして、その行線の同一の液晶セルに対し、同図
Ｃに見られるように、１フレームごとに正と負に
反転する交流の信号電圧が印加されるようにする
ものである。
見られるように、同一の行線に１フレーム周期で
走査パルスを与えるようにし、従つて、同一の行
線のスイツチで１フレーム周期で映像信号を取り
出すようにする場合、液晶の双方向性を利用し、
同図Ｂに見られるように、映像信号を１フレーム
ごとに正の状態と負の状態で交互に取り出すよう
にして、その行線の同一の液晶セルに対し、同図
Ｃに見られるように、１フレームごとに正と負に
反転する交流の信号電圧が印加されるようにする
ものである。
ところで、前記したモジユール型表示装置に於
いては、その表示媒体自体が発光することに依つ
て表示を行なうものであればその発光に依り、ま
た、受光することに依つて表示を行なうものであ
れば外光に依り、前記データ・アドレス回路を構
成する半導体スイツチ素子のリーク電流が増大し
て動作不良を引き起こすので、前記データ・アド
レス回路上にシールド電極を設けている。尚、通
常、データ・アドレス回路は多段のシフト・レジ
スタからなつている。
いては、その表示媒体自体が発光することに依つ
て表示を行なうものであればその発光に依り、ま
た、受光することに依つて表示を行なうものであ
れば外光に依り、前記データ・アドレス回路を構
成する半導体スイツチ素子のリーク電流が増大し
て動作不良を引き起こすので、前記データ・アド
レス回路上にシールド電極を設けている。尚、通
常、データ・アドレス回路は多段のシフト・レジ
スタからなつている。
第３図及び第４図はシールド電極を設けた従来
の表示装置を示すものであり（要すれば、特開昭
60−224246号公報参照）、第３図はデータ・アド
レス回路部分近傍を表す要部切断側面図であり、
また、第４図はモジユール型表示装置全体を表す
ブロツク構成図である。
の表示装置を示すものであり（要すれば、特開昭
60−224246号公報参照）、第３図はデータ・アド
レス回路部分近傍を表す要部切断側面図であり、
また、第４図はモジユール型表示装置全体を表す
ブロツク構成図である。
図に於いて、１はシリコン（Si）などからなる
基板、２は二酸化シリコン（SiO2）などからな
る絶縁膜、３は電源バス・ライン、４乃至６は基
板１に作りこまれた半導体素子の配線、７は接地
バス・ライン、８は二酸化シリコンなどからなる
絶縁膜、９はシールド電極、１８はメモリ・セル
や表示セルを二次元に配列して構成されたアクテ
イブ・マトリクス部、１９及び２０は多段のシフ
ト・レジスタなどで構成されたＸ及びＹデータ・
アドレス回路をそれぞれ示している。尚、電源バ
ス・ライン３、配線４乃至６、接地バス・ライン
７、シールド電極９は、通常、アルミニウム
（Al）で作られている。
基板、２は二酸化シリコン（SiO2）などからな
る絶縁膜、３は電源バス・ライン、４乃至６は基
板１に作りこまれた半導体素子の配線、７は接地
バス・ライン、８は二酸化シリコンなどからなる
絶縁膜、９はシールド電極、１８はメモリ・セル
や表示セルを二次元に配列して構成されたアクテ
イブ・マトリクス部、１９及び２０は多段のシフ
ト・レジスタなどで構成されたＸ及びＹデータ・
アドレス回路をそれぞれ示している。尚、電源バ
ス・ライン３、配線４乃至６、接地バス・ライン
７、シールド電極９は、通常、アルミニウム
（Al）で作られている。
一般に、半導体装置に於ける絶縁膜にはピンホ
ールが形成され易く、また、段差の部分では亀裂
が入り易い。
ールが形成され易く、また、段差の部分では亀裂
が入り易い。
前記従来の表示装置に於いても、第３図に於け
る絶縁膜２の段差部分、例えば破線の円で囲んだ
部分に亀裂が入つた場合、その上に形成したシー
ルド電極９が該亀裂内に侵入して他の配線などと
の間に短絡を生ずる。尚、シールド電極９をフロ
ーテイングにすることも行なわれているが、短絡
が複数箇所で発生した場合には、やはり、回路は
動作不良を起こすことになる。
る絶縁膜２の段差部分、例えば破線の円で囲んだ
部分に亀裂が入つた場合、その上に形成したシー
ルド電極９が該亀裂内に侵入して他の配線などと
の間に短絡を生ずる。尚、シールド電極９をフロ
ーテイングにすることも行なわれているが、短絡
が複数箇所で発生した場合には、やはり、回路は
動作不良を起こすことになる。
本発明の表示装置では、アクテイブ・マトリク
ス部をアドレスする為のデータ・アドレス回路が
表示部と一体化されたモジユール型表示装置に於
いて、前記データ・アドレス回路を構成する半導
体素子が作り込まれた基板上にその半導体素子部
分のみを覆い且つフローテイング状態に保たれた
島状のシールド電極が設けられた構成になつてい
る。
ス部をアドレスする為のデータ・アドレス回路が
表示部と一体化されたモジユール型表示装置に於
いて、前記データ・アドレス回路を構成する半導
体素子が作り込まれた基板上にその半導体素子部
分のみを覆い且つフローテイング状態に保たれた
島状のシールド電極が設けられた構成になつてい
る。
前記構成に依ると、仮に、シールド電極と他の
電極などとの間に短絡を生じても、シールド電極
が短絡した配線の電位にクランプされるだけであ
り、動作不良を生ずる回路の範囲はごく限定され
たものとなるか、或いは、動作不良は全く発生し
ないかの何れかであつて、異なる電源バス・ライ
ン間や信号バス・ライン間、或いは、接地バス・
ライン間の短絡などは殆ど生じない。
電極などとの間に短絡を生じても、シールド電極
が短絡した配線の電位にクランプされるだけであ
り、動作不良を生ずる回路の範囲はごく限定され
たものとなるか、或いは、動作不良は全く発生し
ないかの何れかであつて、異なる電源バス・ライ
ン間や信号バス・ライン間、或いは、接地バス・
ライン間の短絡などは殆ど生じない。
第１図は本発明一実施例を表す要部切断側面図
であり、第３図に関して説明した部分と同部分は
同記号で指示してある。
であり、第３図に関して説明した部分と同部分は
同記号で指示してある。
図に於いて、１０は信号バス・ライン、１１乃
至１３は基板１に作り込まれた半導体素子の配
線、１４及び１５は島状のシールド電極をそれぞ
れ示している。
至１３は基板１に作り込まれた半導体素子の配
線、１４及び１５は島状のシールド電極をそれぞ
れ示している。
図から判るように、本実施例に於けるシールド
電極１４及び１５は、従来のもののように回路全
面を覆うのではなく、回路の必要な部分のみ、例
えば、シールドが必要なトランジスタの部分のみ
を覆うようにしてある。
電極１４及び１５は、従来のもののように回路全
面を覆うのではなく、回路の必要な部分のみ、例
えば、シールドが必要なトランジスタの部分のみ
を覆うようにしてある。
第２図は本発明の他の実施例を表す要部平面図
であり、第１図及び第３図に関して説明した部分
と同部分は同記号で指示してある。
であり、第１図及び第３図に関して説明した部分
と同部分は同記号で指示してある。
図に於いて、Ｑ１及びＱ２はトランジスタを示
している。
している。
この図によれば、島状のシールド電極１４及び
１５の形状及び配置が更に明瞭である。
１５の形状及び配置が更に明瞭である。
この実施例では、トランジスタＱ１及びＱ２の
部分のみにシールド電極１４及び１５が形成され
ていて、特に、シールドが不要で且つ短絡が生じ
た際には回路全体の不良を招来し易いバス・ライ
ンとは成るべく交差しないような配置になつてい
る。
部分のみにシールド電極１４及び１５が形成され
ていて、特に、シールドが不要で且つ短絡が生じ
た際には回路全体の不良を招来し易いバス・ライ
ンとは成るべく交差しないような配置になつてい
る。
本発明の表示装置では、アクテイブ・マトリク
ス回路をアドレスする為のデータ・アドレス回路
と、該データ・アドレス回路を任意に分割した各
所定部分を覆い且つフローテイング状態に保たれ
た島状のシールド電極とを備えてなる構成になつ
ている。
ス回路をアドレスする為のデータ・アドレス回路
と、該データ・アドレス回路を任意に分割した各
所定部分を覆い且つフローテイング状態に保たれ
た島状のシールド電極とを備えてなる構成になつ
ている。
このような構成を採ることに依り、島状のシー
ルド電極とその下の回路との間に短絡が発生して
も、該島状のシールド電極は短絡を生じた回路の
電位にクランプされるのみであつて、他の回路と
干渉して動作不良を発生することはなく、また、
短絡が発生する確率自体が低くなる。
ルド電極とその下の回路との間に短絡が発生して
も、該島状のシールド電極は短絡を生じた回路の
電位にクランプされるのみであつて、他の回路と
干渉して動作不良を発生することはなく、また、
短絡が発生する確率自体が低くなる。
第１図は本発明一実施例の要部切断側面図、第
２図は他の実施例の要部平面図、第３図は従来例
の要部切断側面図、第４図はモジユール型表示装
置全体を表すブロツク構成図、第５図は一般的な
アクテイブ・マトリクス型表示装置の構成を説明
する為の要部平面図、第６図は第５図に見られる
装置の要部回路図、第７図は第５図に見られる装
置の駆動方法を説明する為の線図をそれぞれ表し
ている。 図に於いて、１はシリコンなどからなる基板、
２は二酸化シリコンなどからなる絶縁膜、３は電
源バス・ライン、４乃至６は基板１に作り込まれ
た半導体素子の配線、７は接地バス・ライン、８
は二酸化シリコンからなる絶縁膜、９はシールド
電極、１０は信号バス・ライン、１１乃至１３は
基板１に作り込まれた半導体素子の配線、１４及
び１５は島状のシールド電極、１６は半導体スイ
ツチ素子、１７は液晶セル、１８はアクテイブ・
マトリクス部、１９及び２０はデータ・アドレス
回路、Ｑ１及びＱ２はトランジスタをそれぞれ示
している。
２図は他の実施例の要部平面図、第３図は従来例
の要部切断側面図、第４図はモジユール型表示装
置全体を表すブロツク構成図、第５図は一般的な
アクテイブ・マトリクス型表示装置の構成を説明
する為の要部平面図、第６図は第５図に見られる
装置の要部回路図、第７図は第５図に見られる装
置の駆動方法を説明する為の線図をそれぞれ表し
ている。 図に於いて、１はシリコンなどからなる基板、
２は二酸化シリコンなどからなる絶縁膜、３は電
源バス・ライン、４乃至６は基板１に作り込まれ
た半導体素子の配線、７は接地バス・ライン、８
は二酸化シリコンからなる絶縁膜、９はシールド
電極、１０は信号バス・ライン、１１乃至１３は
基板１に作り込まれた半導体素子の配線、１４及
び１５は島状のシールド電極、１６は半導体スイ
ツチ素子、１７は液晶セル、１８はアクテイブ・
マトリクス部、１９及び２０はデータ・アドレス
回路、Ｑ１及びＱ２はトランジスタをそれぞれ示
している。
Claims (1)
- 【特許請求の範囲】 １ アクテイブ・マトリクス部をアドレスする為
のデータ・アドレス回路が表示部と一体化された
モジユール型表示装置に於いて、 前記データ・アドレス回路を構成する半導体素
子が作り込まれた基板上にその半導体素子部分の
みを覆い且つフローテイング状態に保たれた島状
のシールド電極が設けられてなること を特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171531A JPS6150183A (ja) | 1984-08-20 | 1984-08-20 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171531A JPS6150183A (ja) | 1984-08-20 | 1984-08-20 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6150183A JPS6150183A (ja) | 1986-03-12 |
| JPH0521234B2 true JPH0521234B2 (ja) | 1993-03-23 |
Family
ID=15924848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171531A Granted JPS6150183A (ja) | 1984-08-20 | 1984-08-20 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6150183A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100451784C (zh) | 2004-01-29 | 2009-01-14 | 夏普株式会社 | 显示装置 |
| JP4170235B2 (ja) * | 2004-01-29 | 2008-10-22 | シャープ株式会社 | 表示装置 |
| JP4668256B2 (ja) * | 2007-12-12 | 2011-04-13 | シャープ株式会社 | 表示装置 |
| US9532442B2 (en) * | 2009-08-19 | 2016-12-27 | Nec Corporation | Feed line structure, circuit board using same, and EMI noise reduction method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961765U (ja) * | 1982-10-19 | 1984-04-23 | 株式会社中西製作所 | 食器類の浸漬装置 |
-
1984
- 1984-08-20 JP JP59171531A patent/JPS6150183A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6150183A (ja) | 1986-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0444621B1 (en) | Liquid crystal display device having a driving circuit | |
| US7061554B2 (en) | Liquid crystal display | |
| US20040169778A1 (en) | Liquid crystal display device | |
| KR960024591A (ko) | 액정표시장치 | |
| KR910020633A (ko) | 고성능 액티브 매트릭스(active matrix)형 표시장치 | |
| KR950027474A (ko) | 액정표시장치 | |
| KR960011523A (ko) | 화상표시장치 | |
| KR20150047966A (ko) | 정전기 방전 회로를 포함하는 표시 장치 | |
| JPH07311392A (ja) | 液晶表示装置 | |
| JPH06281959A (ja) | アクティブマトリックス液晶表示装置 | |
| KR920005804B1 (ko) | 얇은막 트랜지스터 어레이 | |
| KR940005986A (ko) | 액정화상표시장치 및 그 제조방법 | |
| JPH0521234B2 (ja) | ||
| JP2001021918A (ja) | 液晶表示装置 | |
| US6603455B1 (en) | Display panel drive circuit and display panel | |
| KR20000071809A (ko) | 액정 디스플레이 장치용 박막 트랜지스터 어레이 | |
| US6670936B1 (en) | Liquid crystal display | |
| KR960011492A (ko) | 액티브 매트릭스 액정표시소자 | |
| JP2836589B2 (ja) | 液晶表示装置 | |
| US7446759B2 (en) | Array substrate for flat display device | |
| JP3300023B2 (ja) | 信号入力回路およびアクティブマトリクスパネル | |
| JPH11101985A (ja) | 液晶表示装置 | |
| JPS63180935A (ja) | 薄膜トランジスタ液晶表示装置 | |
| JP2001021909A (ja) | 液晶表示装置 | |
| JPS63136076A (ja) | 薄膜トランジスタアレイ |