JPH0521634A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0521634A
JPH0521634A JP3172908A JP17290891A JPH0521634A JP H0521634 A JPH0521634 A JP H0521634A JP 3172908 A JP3172908 A JP 3172908A JP 17290891 A JP17290891 A JP 17290891A JP H0521634 A JPH0521634 A JP H0521634A
Authority
JP
Japan
Prior art keywords
adhesive
inner lead
semiconductor
mounting portion
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3172908A
Other languages
English (en)
Inventor
Shinya Nishimoto
晋也 西本
Toshiyuki Yamaguchi
敏行 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP3172908A priority Critical patent/JPH0521634A/ja
Publication of JPH0521634A publication Critical patent/JPH0521634A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体装置において、半導体チップを接着す
る接着剤によって接続不良や絶縁不良が発生することを
防ぐ。 【構成】 基板１の表面に半導体実装部２を設けると共
に基板１の表面に形成した回路３のインナーリード部４
を半導体実装部２に近接させて配置する。基板１の表面
に半導体実装部２とインナーリード部４との間において
接着剤受け溝５を凹設する。半導体実装部２に半導体チ
ップ６を接着剤７で固着すると共に半導体チップ６とイ
ンナーリード部４とを接続する。余分な接着剤７が半導
体チップ６の接着面からはみ出してもこの接着剤７は接
着剤受け溝５に入って、インナーリード部４へと流れる
ことを防止することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＰＧＡやＱＦＰなど、
ＩＣチップ等を実装した半導体装置に関するものであ
る。
【０００２】
【従来の技術】図３は半導体装置の一例を示すものであ
り、プリント配線板等で作成される基板１の表面の中央
部に金メッキ等して半導体実装部２を形成すると共に基
板１の表面に設けた回路３の端部をインナーリード部４
として半導体実装部２に近接させて配置してある。そし
てＩＣチップ等の半導体チップ６を導電性の接着剤７で
半導体実装部２の上に接着して搭載した後に、半導体チ
ップ６とインナーリード部４にボンディングワイヤー１
０の一端と他端をボンディングして半導体チップ６を回
路３に導通接続することによって、半導体チップ６を実
装して半導体装置を作成するようにしてある。図３の例
では、基板１にスルーホール１１を設けてスルーホール
１１内のスルーホールメッキ１１ａを回路３に導通さ
せ、スルーホール１１内に端子ピン１２を差し込んで取
り付けてある。従ってこのものでは、ボンディングワイ
ヤー１０及び回路３を介して半導体チップ６を端子ピン
１２に導通接続するようにしてある。
【０００３】
【発明が解決しようとする課題】しかし、上記のように
半導体チップ６を接着剤７で半導体実装部２に接着する
にあたって、余分な接着剤７が半導体チップ６の接着面
からはみ出して、図３のように接着剤７が回路３のイン
ナーリード部４へと流れ出すおそれがある。そしてこの
結果、インナーリード部４の表面が接着剤７で汚されて
インナーリード部４へのボンディングワイヤー１０の接
続不良が発生したり、あるいは隣合うインナーリード部
４間に接着剤７が跨がって付着して回路３間の絶縁不良
が発生したりする問題が発生するものであった。
【０００４】本発明は上記の点に鑑みてなされたもので
あり、半導体チップを接着する接着剤によって接続不良
や絶縁不良が発生することを防ぐことができる半導体装
置を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
は、基板１の表面に半導体実装部２を設けると共に基板
１の表面に形成した回路３のインナーリード部４を半導
体実装部２に近接させて配置し、基板１の表面に半導体
実装部２とインナーリード部４との間において接着剤受
け溝５を凹設し、半導体実装部２に半導体チップ６を接
着剤７で固着すると共に半導体チップ６とインナーリー
ド部４とを接続して成ることを特徴とするものである。
【０００６】
【作用】基板１の表面に半導体実装部２とインナーリー
ド部４との間において接着剤受け溝５を凹設しているた
めに、余分な接着剤７が半導体チップ６の接着面からは
み出してもこの接着剤７は接着剤受け溝５に入って、イ
ンナーリード部４へと流れることを防止することができ
る。
【０００７】
【実施例】以下本発明を実施例によって詳述する。基板
１はガラス基材エポキシ樹脂積層板など樹脂積層板を絶
縁基板とするプリント配線板などで作成されるものであ
り、その表面（上面）の中央部には金メッキ等のメッキ
層や銅箔層などを設けて半導体実装部２が形成してあ
る。また基板１の表面に放射状に多数本設けられる各回
路３の一方の端部はインナーリード部４として半導体実
装部２の周囲に近接させるように配置してある。この各
回路３の他方の端部は基板１に貫通形成したスルーホー
ル１１の内周のスルーホールメッキ１１ａに導通接続し
てあり、スルーホール１１には端子ピン１２を差し込ん
で取り付けてある。そして、半導体実装部２の周辺とイ
ンナーリード部４との間には、図１（ａ）のように半導
体実装部２を囲むように、基板１の表面に接着剤受け溝
５が凹設してある。この接着剤受け溝５は、切削加工や
プレス加工などの機械的加工によって形成することがで
きる。
【０００８】そしてＩＣチップ等の半導体チップ６を基
板１に実装するにあたっては、半導体チップ６の下面の
接着面に銀入りエポキシ系接着剤など導電性の接着剤７
を塗布し、この接着剤７で半導体実装部２の表面に半導
体チップ６を接着することによって搭載し、そして半導
体チップ６とインナーリード部４にボンディングワイヤ
ー１０の一端と他端をそれぞれボンディングすることに
よっておこなうことができ、このように半導体チップ６
を実装してボンディングワイヤー１０で半導体チップ６
を回路３に導通接続することによって、半導体チップ６
を実装した半導体装置を作成することができる。このも
のにあって、余分な接着剤７が半導体チップ６の接着面
からはみ出しても、図１（ｂ）に示すようにこのはみ出
した接着剤７は接着剤受け溝５内に流れ込んで受けられ
ることになり、接着剤７が回路３のインナーリード部４
へと至ることを防ぐことができる。従って、インナーリ
ード部４の表面が接着剤７で汚されることを防止するこ
とができ、インナーリード部４へのボンディングワイヤ
ー１０の接続不良が発生することがなくなり、また隣合
うインナーリード部４間に接着剤７が跨がって付着する
ようなことを防止することができ、回路３間に絶縁不良
が発生することがなくなるものである。
【０００９】図１の実施例では半導体実装部２を全周に
亘って囲むように環状に接着剤受け溝５を設けたが、図
２に示すように、半導体実装部２と回路３のインナーリ
ード部４との間にのみ接着剤受け溝５が存在するように
断続的な溝として形成するようにしてもよい。
【００１０】
【発明の効果】上記のように本発明は、基板の表面に半
導体実装部を設けると共に基板の表面に形成した回路の
インナーリード部を半導体実装部に近接させて配置し、
基板の表面に半導体実装部とインナーリード部との間に
おいて接着剤受け溝を凹設し、半導体実装部に半導体チ
ップを接着剤で固着すると共に半導体チップとインナー
リード部とを接続したので、余分な接着剤が半導体チッ
プの接着面からはみ出してもこのはみ出した接着剤は接
着剤受け溝内に流れ込んで受けられることになって、接
着剤が回路のインナーリード部へと至ることを防ぐこと
ができるものであり、インナーリード部の表面が接着剤
で汚されることを防止してインナーリード部へのボンデ
ィングワイヤーの接続不良を防ぐことができると共に、
隣合うインナーリード部間に接着剤が跨がって付着する
ことを防止して回路間の絶縁不良を防ぐことができるも
のである。
【図面の簡単な説明】
【図１】本発明の一実施例を示すものであり、（ａ）は
一部の平面図、（ｂ）は一部の断面図である。
【図２】本発明の他の実施例を示す一部の平面図であ
る。
【図３】従来例を示す断面図である。
【符号の説明】
１ 基板 ２ 半導体実装部 ３ 回路 ４ インナーリード部 ５ 接着剤受け溝 ６ 半導体チップ ７ 接着剤

Claims (1)

  1. 【特許請求の範囲】 【請求項１】 基板の表面に半導体実装部を設けると共
    に基板の表面に形成した回路のインナーリード部を半導
    体実装部に近接させて配置し、基板の表面に半導体実装
    部とインナーリード部との間において接着剤受け溝を凹
    設し、半導体実装部に半導体チップを接着剤で固着する
    と共に半導体チップとインナーリード部とを接続して成
    ることを特徴とする半導体装置。
JP3172908A 1991-07-15 1991-07-15 半導体装置 Withdrawn JPH0521634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3172908A JPH0521634A (ja) 1991-07-15 1991-07-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3172908A JPH0521634A (ja) 1991-07-15 1991-07-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH0521634A true JPH0521634A (ja) 1993-01-29

Family

ID=15950575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3172908A Withdrawn JPH0521634A (ja) 1991-07-15 1991-07-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH0521634A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158965A (ja) * 2009-02-05 2009-07-16 Panasonic Corp 固体撮像装置とその製造方法
JP2011134825A (ja) * 2009-12-24 2011-07-07 Nichia Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158965A (ja) * 2009-02-05 2009-07-16 Panasonic Corp 固体撮像装置とその製造方法
JP2011134825A (ja) * 2009-12-24 2011-07-07 Nichia Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
JP2982450B2 (ja) フィルムキャリア半導体装置及びその製造方法
GB2286084A (en) Electronic package with thermally conductive support
JP2003017518A (ja) 混成集積回路装置の製造方法
US20060006510A1 (en) Plastic encapsulated semiconductor device with reliable down bonds
CN110402492B (zh) 柔性导电粘合
US6271057B1 (en) Method of making semiconductor chip package
EP0623954B1 (en) Molded plastic packaging of electronic devices
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
US20020179692A1 (en) Pin attachment by a surface mounting method for fabricating organic pin grid array packages
US6101098A (en) Structure and method for mounting an electric part
JPH0521634A (ja) 半導体装置
US6109369A (en) Chip scale package
JP3297959B2 (ja) 半導体装置
JP2651608B2 (ja) 電子部品搭載用基板
JP2622862B2 (ja) リード付電子部品搭載用基板
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
JPH11102991A (ja) 半導体素子搭載フレーム
JPH06112395A (ja) 混成集積回路装置
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP2000133745A (ja) 半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JPH04139737A (ja) 半導体チップの実装方法
KR0122757B1 (ko) 인쇄회로기판을 이용한 멀티 칩 패키지

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008