JPH05217828A - 半導体基体及びその作製方法 - Google Patents
半導体基体及びその作製方法Info
- Publication number
- JPH05217828A JPH05217828A JP4046304A JP4630492A JPH05217828A JP H05217828 A JPH05217828 A JP H05217828A JP 4046304 A JP4046304 A JP 4046304A JP 4630492 A JP4630492 A JP 4630492A JP H05217828 A JPH05217828 A JP H05217828A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- porous
- substrate
- single crystal
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 本発明は、高価な小面積の化合物半導体基板
の代替足り得る絶縁物上の化合物半導体基体の極めて、
現実的かつ、高生産性、高均一性、高制御性なる作製方
法を提案することを目的とする。 【構成】 本半導体基体の作製方法は、第１のＳｉ基体
の表面層を多孔質化する工程、多孔質Ｓｉの孔の内壁を
酸化する工程、その上に単結晶化合物半導体を形成する
工程、該単結晶化合物半導体層の表面と別のＳｉ支持基
体とを絶縁層を介して貼り合わせ、まず、第１のＳｉ基
体を多孔質Ｓｉをエッチストップ層として選択的にエッ
チングし、次に、多孔質Ｓｉを単結晶化合物半導体層を
エッチストップ層として多孔質Ｓｉを除去し、絶縁層上
に単結晶構造を有する化合物半導体層を均一に形成する
ことを特徴とする。
の代替足り得る絶縁物上の化合物半導体基体の極めて、
現実的かつ、高生産性、高均一性、高制御性なる作製方
法を提案することを目的とする。 【構成】 本半導体基体の作製方法は、第１のＳｉ基体
の表面層を多孔質化する工程、多孔質Ｓｉの孔の内壁を
酸化する工程、その上に単結晶化合物半導体を形成する
工程、該単結晶化合物半導体層の表面と別のＳｉ支持基
体とを絶縁層を介して貼り合わせ、まず、第１のＳｉ基
体を多孔質Ｓｉをエッチストップ層として選択的にエッ
チングし、次に、多孔質Ｓｉを単結晶化合物半導体層を
エッチストップ層として多孔質Ｓｉを除去し、絶縁層上
に単結晶構造を有する化合物半導体層を均一に形成する
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基体及びその作
製方法に関し、更に詳しくは、誘電体分離あるいは、絶
縁物上の単結晶半導体層に作成される電子デバイス、集
積回路に適する半導体基体及びその作製方法に関するも
のである。
製方法に関し、更に詳しくは、誘電体分離あるいは、絶
縁物上の単結晶半導体層に作成される電子デバイス、集
積回路に適する半導体基体及びその作製方法に関するも
のである。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年にわたり、ＳＯＩ構造
の形成方法について研究されてきている。この内容は、
例えば以下の文献にまとめられている。
点を実現するために、ここ数十年にわたり、ＳＯＩ構造
の形成方法について研究されてきている。この内容は、
例えば以下の文献にまとめられている。
【０００４】Special Issue: "Single-crystal silicon
on non-single-crystal insulators"; edited by G.W.
Cullen, Journal of Crystal Growth, volume 63, no
3, pp429〜590 (1983).また、古くは、単結晶サファイ
ア基板上に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエ
ピタキシ−させて形成するＳＯＳ（シリコン オン サ
ファイア）が知られており、最も成熟したＳＯＩ技術と
して一応の成功を収めはしたが、Ｓｉ層と下地サファイ
ア基板界面の格子不整合により大量の結晶欠陥、サファ
イア基板からのアルミニュ−ムのＳｉ層への混入、そし
て何よりも基板の高価格と大面積化への遅れにより、そ
の応用の広がりが妨げられている。比較的近年には、サ
ファイア基板を使用せずにＳＯＩ構造を実現しようとい
う試みが行なわれている。この試みは、次の二つに大別
される。
on non-single-crystal insulators"; edited by G.W.
Cullen, Journal of Crystal Growth, volume 63, no
3, pp429〜590 (1983).また、古くは、単結晶サファイ
ア基板上に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエ
ピタキシ−させて形成するＳＯＳ（シリコン オン サ
ファイア）が知られており、最も成熟したＳＯＩ技術と
して一応の成功を収めはしたが、Ｓｉ層と下地サファイ
ア基板界面の格子不整合により大量の結晶欠陥、サファ
イア基板からのアルミニュ−ムのＳｉ層への混入、そし
て何よりも基板の高価格と大面積化への遅れにより、そ
の応用の広がりが妨げられている。比較的近年には、サ
ファイア基板を使用せずにＳＯＩ構造を実現しようとい
う試みが行なわれている。この試みは、次の二つに大別
される。
【０００５】１．Ｓｉ単結晶基板を表面酸化後に、窓を
開けてＳｉ基板を部分的に表出させ、その部分をシ−ド
として横方向へエピタキシャル成長させ、ＳｉＯ2上へ
Ｓｉ単結晶層を形成する。（この場合には、ＳｉＯ2上
にＳｉ層の堆積をともなう。） ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ2を形成する。（この方法は、Ｓｉ層の
堆積をともなわない。）また、化合物半導体上のデバイ
スはＳｉでは得られない高い性能、たとえば、高速、発
光など、を持っている。現在は、これらのデバイスはほ
とんどＧａＡｓ等の化合物半導体基板上にエピタキシャ
ル成長をしてその中に作り込まれている。
開けてＳｉ基板を部分的に表出させ、その部分をシ−ド
として横方向へエピタキシャル成長させ、ＳｉＯ2上へ
Ｓｉ単結晶層を形成する。（この場合には、ＳｉＯ2上
にＳｉ層の堆積をともなう。） ２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ2を形成する。（この方法は、Ｓｉ層の
堆積をともなわない。）また、化合物半導体上のデバイ
スはＳｉでは得られない高い性能、たとえば、高速、発
光など、を持っている。現在は、これらのデバイスはほ
とんどＧａＡｓ等の化合物半導体基板上にエピタキシャ
ル成長をしてその中に作り込まれている。
【０００６】
【発明が解決しようとする課題】上記１を実現する手段
として、ＣＶＤにより、直接、単結晶層Ｓｉを横方向エ
ピタキシャル成長させる方法、非晶質Ｓｉを堆積して、
熱処理により固相横方向エピタキシャル成長させる方
法、非晶質あるいは、多結晶Ｓｉ層に電子線、レ−ザ−
光等のエネルギ−ビ−ムを収束して照射し、溶融再結晶
により単結晶層をＳｉＯ2上に成長させる方法、そし
て、棒状ヒ−タ−により帯状に溶融領域を走査する方法
（Zone Melting Recrystallization) が知られている。
として、ＣＶＤにより、直接、単結晶層Ｓｉを横方向エ
ピタキシャル成長させる方法、非晶質Ｓｉを堆積して、
熱処理により固相横方向エピタキシャル成長させる方
法、非晶質あるいは、多結晶Ｓｉ層に電子線、レ−ザ−
光等のエネルギ−ビ−ムを収束して照射し、溶融再結晶
により単結晶層をＳｉＯ2上に成長させる方法、そし
て、棒状ヒ−タ−により帯状に溶融領域を走査する方法
（Zone Melting Recrystallization) が知られている。
【０００７】これらの方法にはそれぞれ一長一短がある
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに、工業的に実用化したものはな
い。たとえば、ＣＶＤ法は平坦薄膜化するには、犠牲酸
化が必要となり、固相成長法ではその結晶性が悪い。ま
た、ビ−ムアニ−ル法では、収束ビ−ム走査による処理
時間と、ビ−ムの重なり具合、焦点調整などの制御性に
問題がある。このうち、Zone Melting Recrystallizati
on法がもっとも成熟しており、比較的大規模な集積回路
も試作されてはいるが、依然として、亜粒界等の結晶欠
陥は、多数残留しており、少数キャリヤ−デバイスを作
成するにいたってない。
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに、工業的に実用化したものはな
い。たとえば、ＣＶＤ法は平坦薄膜化するには、犠牲酸
化が必要となり、固相成長法ではその結晶性が悪い。ま
た、ビ−ムアニ−ル法では、収束ビ−ム走査による処理
時間と、ビ−ムの重なり具合、焦点調整などの制御性に
問題がある。このうち、Zone Melting Recrystallizati
on法がもっとも成熟しており、比較的大規模な集積回路
も試作されてはいるが、依然として、亜粒界等の結晶欠
陥は、多数残留しており、少数キャリヤ−デバイスを作
成するにいたってない。
【０００８】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法に於ては、次の４種
類の方法が挙げられる。
ャル成長の種子として用いない方法に於ては、次の４種
類の方法が挙げられる。
【０００９】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶Ｓ
ｉを数百ミクロンにも厚く堆積する工程、単結晶Ｓｉ基
板を裏面より研磨して分離したＳｉ活性層のみを残す工
程に、制御性と生産性の点から問題がある。
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶Ｓ
ｉを数百ミクロンにも厚く堆積する工程、単結晶Ｓｉ基
板を裏面より研磨して分離したＳｉ活性層のみを残す工
程に、制御性と生産性の点から問題がある。
【００１０】２．サイモックス（ＳＩＭＯＸ：Seperati
on by ion implanted oxygen) と称されるＳｉ単結晶基
板中に酸素のイオン注入によりＳｉＯ2層を形成する方
法であり、Ｓｉプロセスと整合性が良いため現在もっと
も成熟した手法である。しかしながら、ＳｉＯ2層形成
をするためには、酸素イオンを１０18ions/cm2 以上も
注入する必要があるが、その注入時間は長大であり、生
産性は高いとはいえず、また、ウエハーコストは高い。
更に、結晶欠陥は多く残存し、工業的に見て、少数キャ
リヤ−デバイスを作製できる充分な品質に至っていな
い。
on by ion implanted oxygen) と称されるＳｉ単結晶基
板中に酸素のイオン注入によりＳｉＯ2層を形成する方
法であり、Ｓｉプロセスと整合性が良いため現在もっと
も成熟した手法である。しかしながら、ＳｉＯ2層形成
をするためには、酸素イオンを１０18ions/cm2 以上も
注入する必要があるが、その注入時間は長大であり、生
産性は高いとはいえず、また、ウエハーコストは高い。
更に、結晶欠陥は多く残存し、工業的に見て、少数キャ
リヤ−デバイスを作製できる充分な品質に至っていな
い。
【００１１】３．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入（イ
マイ他, J.Crystal Growth,vol 63, 547(1983) )、もし
くは、エピタキシャル成長とパタ−ニングによって島状
に形成し、表面よりＳｉ島を囲むようにＨＦ溶液中の陽
極化成法によりＰ型Ｓｉ基板のみを多孔質化したのち、
増速酸化によりＮ型Ｓｉ島を誘電体分離する方法であ
る。本方法では、分離されているＳｉ領域は、デバイス
工程のまえに決定されており、デバイス設計の自由度を
制限する場合があるという問題点がある。
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入（イ
マイ他, J.Crystal Growth,vol 63, 547(1983) )、もし
くは、エピタキシャル成長とパタ−ニングによって島状
に形成し、表面よりＳｉ島を囲むようにＨＦ溶液中の陽
極化成法によりＰ型Ｓｉ基板のみを多孔質化したのち、
増速酸化によりＮ型Ｓｉ島を誘電体分離する方法であ
る。本方法では、分離されているＳｉ領域は、デバイス
工程のまえに決定されており、デバイス設計の自由度を
制限する場合があるという問題点がある。
【００１２】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて貼り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百ミクロンもの厚さのＳｉ単
結晶基板をミクロンオ−ダ−かそれ以下に薄膜化する必
要がある。この薄膜化には以下のように２種類の方法が
ある。
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて貼り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百ミクロンもの厚さのＳｉ単
結晶基板をミクロンオ−ダ−かそれ以下に薄膜化する必
要がある。この薄膜化には以下のように２種類の方法が
ある。
【００１３】１．研磨による薄膜化 ２．選択エッチングによる薄膜化 １の研磨では均一に薄膜化することが困難である。特に
サブミクロンの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難度は増すばかりであ
る。
サブミクロンの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難度は増すばかりであ
る。
【００１４】また、２のエッチングは均一な薄膜化に有
効とされているが、 ・せいぜい１０2と選択比が十分でない ・エッチング後の表面性が悪い ・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためＳＯＩ層の結晶性が悪い 等の問題点がある（C.Harendt,et.al.,J.Elect.Mater.V
ol.20,267(1991)、H.Baumgart,et.al.,Extended Abstra
ct of ECS 1st International Symposium of Wafer Bon
ding,pp-733(1991)、C.E.Hunt,Extended Abstract of E
CS 1st International Symposium of Wafer Bonding,pp
-696(1991)）。
効とされているが、 ・せいぜい１０2と選択比が十分でない ・エッチング後の表面性が悪い ・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためＳＯＩ層の結晶性が悪い 等の問題点がある（C.Harendt,et.al.,J.Elect.Mater.V
ol.20,267(1991)、H.Baumgart,et.al.,Extended Abstra
ct of ECS 1st International Symposium of Wafer Bon
ding,pp-733(1991)、C.E.Hunt,Extended Abstract of E
CS 1st International Symposium of Wafer Bonding,pp
-696(1991)）。
【００１５】したがって、貼り合わせによるＳＯＩにお
いては、現状の方法では、その制御性、均一性に多くの
問題点が存在する。
いては、現状の方法では、その制御性、均一性に多くの
問題点が存在する。
【００１６】上で述べたように、化合物半導体のデバイ
ス作製には化合物半導体の基板が必要不可欠となってい
る。しかし、化合物半導体の基板は高価で、しかも、大
面積化が非常に困難である。
ス作製には化合物半導体の基板が必要不可欠となってい
る。しかし、化合物半導体の基板は高価で、しかも、大
面積化が非常に困難である。
【００１７】さらに、Ｓｉ基板上にＧａＡｓ等の化合物
半導体をエピタキシャル成長させることが試みられてい
るが、格子定数や熱膨張係数の違いにより、その成長膜
は結晶性が悪く、デバイスに応用することは非常に困難
となっている。
半導体をエピタキシャル成長させることが試みられてい
るが、格子定数や熱膨張係数の違いにより、その成長膜
は結晶性が悪く、デバイスに応用することは非常に困難
となっている。
【００１８】また、格子のミスフィットを緩和するため
多孔質Ｓｉ上に化合物半導体をエピタキシャル成長させ
ることが試みられているが、多孔質Ｓｉの熱安定性の低
さ、経時変化等によりデバイスを作製中あるいは、作製
した後の基板としての安定性、信頼性に欠ける。
多孔質Ｓｉ上に化合物半導体をエピタキシャル成長させ
ることが試みられているが、多孔質Ｓｉの熱安定性の低
さ、経時変化等によりデバイスを作製中あるいは、作製
した後の基板としての安定性、信頼性に欠ける。
【００１９】
【課題を解決するための手段】本発明の半導体基体の作
製方法は、第１のＳｉ基体の少なくとも主面側の表面層
を多孔質化する工程、該多孔質Ｓｉ層の孔の内壁を酸化
する工程、該多孔質Ｓｉ層上に単結晶化合物半導体層を
形成する工程、該単結晶化合物半導体層表面と第１のＳ
ｉ基体とは別の第２のＳｉ基体の主面とを絶縁層を介し
て貼り合わせる工程、該貼り合わせ基体の第２のＳｉ基
体側にマスクをして後、第１のＳｉ基体を選択的にエッ
チングして除去する第１エッチング工程、表面に露出し
た多孔質Ｓｉ層を、該化合物半導体に対してＳｉのエッ
チング速度の速いエッチング液を用いて、多孔質Ｓｉの
みを選択的に化学エッチングすることにより除去する第
２エッチング工程、を少なくとも有することを特徴とす
る。
製方法は、第１のＳｉ基体の少なくとも主面側の表面層
を多孔質化する工程、該多孔質Ｓｉ層の孔の内壁を酸化
する工程、該多孔質Ｓｉ層上に単結晶化合物半導体層を
形成する工程、該単結晶化合物半導体層表面と第１のＳ
ｉ基体とは別の第２のＳｉ基体の主面とを絶縁層を介し
て貼り合わせる工程、該貼り合わせ基体の第２のＳｉ基
体側にマスクをして後、第１のＳｉ基体を選択的にエッ
チングして除去する第１エッチング工程、表面に露出し
た多孔質Ｓｉ層を、該化合物半導体に対してＳｉのエッ
チング速度の速いエッチング液を用いて、多孔質Ｓｉの
みを選択的に化学エッチングすることにより除去する第
２エッチング工程、を少なくとも有することを特徴とす
る。
【００２０】本発明の半導体基体の作製方法は、第１の
Ｓｉ基体の少なくとも主面側の表面層を多孔質化する工
程、該多孔質Ｓｉ層の孔の内壁を酸化する工程、該多孔
質Ｓｉ層上に単結晶化合物半導体層を形成する工程、該
単結晶化合物半導体層表面と第１のＳｉ基体とは別の第
２のＳｉ基体の主面とを絶縁層を介して貼り合わせる工
程、該第１のＳｉ基体を多孔質Ｓｉ層が表出する直前ま
で、あるいは一部表出するまで研磨、研削により除去す
る工程、該第１のＳｉ基体の残りを選択的にエッチング
して除去する第１エッチング工程、表面に露出した多孔
質Ｓｉ層を、該化合物半導体に対してＳｉのエッチング
速度の速いエッチング液を用いて、多孔質Ｓｉのみを選
択的に化学エッチングすることにより除去する第２エッ
チング工程、を少なくとも有することを特徴とする。
Ｓｉ基体の少なくとも主面側の表面層を多孔質化する工
程、該多孔質Ｓｉ層の孔の内壁を酸化する工程、該多孔
質Ｓｉ層上に単結晶化合物半導体層を形成する工程、該
単結晶化合物半導体層表面と第１のＳｉ基体とは別の第
２のＳｉ基体の主面とを絶縁層を介して貼り合わせる工
程、該第１のＳｉ基体を多孔質Ｓｉ層が表出する直前ま
で、あるいは一部表出するまで研磨、研削により除去す
る工程、該第１のＳｉ基体の残りを選択的にエッチング
して除去する第１エッチング工程、表面に露出した多孔
質Ｓｉ層を、該化合物半導体に対してＳｉのエッチング
速度の速いエッチング液を用いて、多孔質Ｓｉのみを選
択的に化学エッチングすることにより除去する第２エッ
チング工程、を少なくとも有することを特徴とする。
【００２１】
【作用】本発明によれば、良好な結晶性をもつ化合物半
導体層を絶縁性基体上に大面積に形成することができ
る。
導体層を絶縁性基体上に大面積に形成することができ
る。
【００２２】本発明の半導体基体の作製方法によれば、
二段階選択エッチングを行うことにより、大面積にわた
り均一平坦な、極めて優れた結晶性を有する化合物半導
体単結晶を得ることができる。
二段階選択エッチングを行うことにより、大面積にわた
り均一平坦な、極めて優れた結晶性を有する化合物半導
体単結晶を得ることができる。
【００２３】多孔質Ｓｉの内壁の酸化は、熱工程による
多孔質Ｓｉの構造変化を抑制する効果があることはよく
知られているが、本発明では、それだけでなく、１段目
のエッチングにおけるＳｉと多孔質層との選択比を向上
させるという効果もある。
多孔質Ｓｉの構造変化を抑制する効果があることはよく
知られているが、本発明では、それだけでなく、１段目
のエッチングにおけるＳｉと多孔質層との選択比を向上
させるという効果もある。
【００２４】１段目のバルクＳｉの選択エッチングは、
多孔質Ｓｉの内部表面は酸化膜で覆われているため、Ｓ
ｉＯ2よりＳｉのエッチング速度が高いエッチング液を
用いることにより、多孔質Ｓｉ層が十分なエッチストッ
プ層となる。
多孔質Ｓｉの内部表面は酸化膜で覆われているため、Ｓ
ｉＯ2よりＳｉのエッチング速度が高いエッチング液を
用いることにより、多孔質Ｓｉ層が十分なエッチストッ
プ層となる。
【００２５】本発明の第２のエッチングは、化合物半導
体に対してＳｉのエッチング速度の速いエッチング液を
用いて、多孔質Ｓｉ層のみを選択的に化学エッチングす
ることにより達成される。
体に対してＳｉのエッチング速度の速いエッチング液を
用いて、多孔質Ｓｉ層のみを選択的に化学エッチングす
ることにより達成される。
【００２６】本発明によれば、大面積にわたり均一平坦
な、極めて優れた結晶性を有するＳｉ単結晶基体を用い
て、表面に形成した化合物半導体活性層を残して、その
片面から該活性層までを除去して、絶縁物上に欠陥の著
しく少ない単結晶化合物半導体層を経済的に得ることが
できる。
な、極めて優れた結晶性を有するＳｉ単結晶基体を用い
て、表面に形成した化合物半導体活性層を残して、その
片面から該活性層までを除去して、絶縁物上に欠陥の著
しく少ない単結晶化合物半導体層を経済的に得ることが
できる。
【００２７】本発明においては、多孔質Ｓｉ上に結晶性
の良い単結晶化合物半導体層を形成し、この半導体層を
経済的に大面積の絶縁性基体上に移し代えるものであ
り、これにより上記問題点である格子定数、熱膨張係数
の差を十分に抑制し、良好な結晶性を有する化合物半導
体層を絶縁性基体上に形成することができる。
の良い単結晶化合物半導体層を形成し、この半導体層を
経済的に大面積の絶縁性基体上に移し代えるものであ
り、これにより上記問題点である格子定数、熱膨張係数
の差を十分に抑制し、良好な結晶性を有する化合物半導
体層を絶縁性基体上に形成することができる。
【００２８】
【実施態様例】以下に本発明の実施態様例を説明する。
【００２９】［実施態様例１］Ｓｉ基体は、例えば、Ｈ
Ｆ溶液を用いた陽極化成法によって多孔質化させればよ
い。この多孔質Ｓｉ層は、単結晶Ｓｉの密度２.３３ｇ/
cm3に比べて、ＨＦ溶液濃度を５０〜２０％に変化させ
ることでその密度を１.１〜０.６ｇ／ｃｍ3の範囲に変
化させることができる。この多孔質層は、下記の理由に
より、Ｎ型Ｓｉ層には形成されず、Ｐ型Ｓｉ基体のみに
形成される。この多孔質Ｓｉ層は、透過電子顕微鏡によ
る観察によれば、平均約６００オングストローム程度の
径の孔が形成される。
Ｆ溶液を用いた陽極化成法によって多孔質化させればよ
い。この多孔質Ｓｉ層は、単結晶Ｓｉの密度２.３３ｇ/
cm3に比べて、ＨＦ溶液濃度を５０〜２０％に変化させ
ることでその密度を１.１〜０.６ｇ／ｃｍ3の範囲に変
化させることができる。この多孔質層は、下記の理由に
より、Ｎ型Ｓｉ層には形成されず、Ｐ型Ｓｉ基体のみに
形成される。この多孔質Ｓｉ層は、透過電子顕微鏡によ
る観察によれば、平均約６００オングストローム程度の
径の孔が形成される。
【００３０】多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９
５６年に半導体の電解研磨の研究過程において発見され
た（A.Uhlir, Bell Syst.Tech.J., vol.35, 333(195
6)）。
５６年に半導体の電解研磨の研究過程において発見され
た（A.Uhlir, Bell Syst.Tech.J., vol.35, 333(195
6)）。
【００３１】また、ウナガミ等は陽極化成におけるＳｉ
の溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のようであると報告
している（T.ウナカ゛ミ、J.Electrochem.Soc., vol.127, 476
(1980)）。
の溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のようであると報告
している（T.ウナカ゛ミ、J.Electrochem.Soc., vol.127, 476
(1980)）。
【００３２】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ → Ｓｉ
Ｆ2＋２Ｈ+＋ｎｅ- ＳｉＦ2＋２ＨＦ → ＳｉＦ4＋Ｈ2 ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ → ＳｉＦ4＋４Ｈ+＋
λｅ- ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6 ここで、ｅ+およびｅ-はそれぞれ正孔と電子を表してい
る。また、ｎおよびλはそれぞれＳｉ１原子が溶解する
ために必要な正孔の数であり、ｎ＞２またはλ＞４なる
条件が満たされた場合に多孔質Ｓｉが形成されるとして
いる。
Ｆ2＋２Ｈ+＋ｎｅ- ＳｉＦ2＋２ＨＦ → ＳｉＦ4＋Ｈ2 ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ → ＳｉＦ4＋４Ｈ+＋
λｅ- ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6 ここで、ｅ+およびｅ-はそれぞれ正孔と電子を表してい
る。また、ｎおよびλはそれぞれＳｉ１原子が溶解する
ために必要な正孔の数であり、ｎ＞２またはλ＞４なる
条件が満たされた場合に多孔質Ｓｉが形成されるとして
いる。
【００３３】以上のことから、正孔の存在するＰ型Ｓｉ
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている（長野、中島、安野、大中、梶原、電子
通信学会技術研究報告、vol.79, SSD79-9549(1979)）、
（K.Imai,Solid-State Electronics, vol.24,159(198
1)）。
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている（長野、中島、安野、大中、梶原、電子
通信学会技術研究報告、vol.79, SSD79-9549(1979)）、
（K.Imai,Solid-State Electronics, vol.24,159(198
1)）。
【００３４】しかし、高濃度Ｎ型Ｓｉであれば多孔質化
されるとの報告もあり（R.P.Holmstrom and J.Y.Chi, A
ppl.Phys.Lett., vol.42, 386(1983)）、Ｐ型、Ｎ型の
別にこだわらず、多孔質化を実現できる基体を選ぶこと
が重要である。
されるとの報告もあり（R.P.Holmstrom and J.Y.Chi, A
ppl.Phys.Lett., vol.42, 386(1983)）、Ｐ型、Ｎ型の
別にこだわらず、多孔質化を実現できる基体を選ぶこと
が重要である。
【００３５】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長、プラズマＣＶ
Ｄ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッタ−
法、液相成長法等の低温成長が好適とされている。ま
た、化合物半導体層のエピタキシャル成長も行われてい
る。多孔質Ｓｉが格子のミスフィットを緩和することが
報告されており、多孔質Ｓｉ上にエピタキシャル成長さ
せた化合物半導体は良好な結晶性をもつことが期待され
ている。
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長、プラズマＣＶ
Ｄ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッタ−
法、液相成長法等の低温成長が好適とされている。ま
た、化合物半導体層のエピタキシャル成長も行われてい
る。多孔質Ｓｉが格子のミスフィットを緩和することが
報告されており、多孔質Ｓｉ上にエピタキシャル成長さ
せた化合物半導体は良好な結晶性をもつことが期待され
ている。
【００３６】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
【００３７】図１（ａ）に示すように、まず第１のＳｉ
単結晶基板１１を用意して、その表面層を多孔質化１２
し、多孔質Ｓｉ層の孔の内壁に酸化膜を形成する。さら
に、多孔質Ｓｉ上に単結晶化合物半導体層１３を形成す
る（図１（ｂ））。図１（ｃ）に示すように、もう一方
のＳｉ支持基板１４と単結晶化合物半導体層１３とを絶
縁層１５を介して室温で密着させた後、陽極接合、加
圧、あるいは熱処理、あるいはこれらの組み合わせによ
り両者を貼り合わせる。これにより、Ｓｉ支持基板１４
と単結晶層１３とは絶縁層１５を介して強固に結合す
る。絶縁層１５は単結晶化合物半導体層上、Ｓｉ支持基
板１４上の少なくとも一方に形成する、あるいは絶縁性
の薄板をはさみ３枚重ねで貼り合わせる。
単結晶基板１１を用意して、その表面層を多孔質化１２
し、多孔質Ｓｉ層の孔の内壁に酸化膜を形成する。さら
に、多孔質Ｓｉ上に単結晶化合物半導体層１３を形成す
る（図１（ｂ））。図１（ｃ）に示すように、もう一方
のＳｉ支持基板１４と単結晶化合物半導体層１３とを絶
縁層１５を介して室温で密着させた後、陽極接合、加
圧、あるいは熱処理、あるいはこれらの組み合わせによ
り両者を貼り合わせる。これにより、Ｓｉ支持基板１４
と単結晶層１３とは絶縁層１５を介して強固に結合す
る。絶縁層１５は単結晶化合物半導体層上、Ｓｉ支持基
板１４上の少なくとも一方に形成する、あるいは絶縁性
の薄板をはさみ３枚重ねで貼り合わせる。
【００３８】次に、貼り合わせ基体のＳｉ支持基板側の
みをエッチング耐性のあるマスク１６で覆い（図１
（ｄ））、多孔質Ｓｉ層１２をエッチストップ層とし
て、Ｓｉ単結晶基板１１をエッチングにより除去する
（図１（ｅ））。この第１選択エッチングは、例えば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
みをエッチング耐性のあるマスク１６で覆い（図１
（ｄ））、多孔質Ｓｉ層１２をエッチストップ層とし
て、Ｓｉ単結晶基板１１をエッチングにより除去する
（図１（ｅ））。この第１選択エッチングは、例えば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
【００３９】さらに、化合物半導体に対してＳｉのエッ
チング速度の速いエッチング液を用いて、多孔質Ｓｉ層
１２のみを化学エッチングして絶縁性基板１５＋１４上
に薄膜化した単結晶化合物半導体層１３を残存させ形成
する。
チング速度の速いエッチング液を用いて、多孔質Ｓｉ層
１２のみを化学エッチングして絶縁性基板１５＋１４上
に薄膜化した単結晶化合物半導体層１３を残存させ形成
する。
【００４０】図１（ｆ）には、マスクを除去した後の本
発明で得られる半導体基板が示される。絶縁性基板１５
＋１４上に単結晶化合物半導体層１３が平坦に、しかも
均一に薄層化されて、ウエハ全域に大面積に形成され
る。こうして得られた半導体基板は、化合物半導体基板
として、さらには絶縁分離された電子素子作製という点
から見ても好適に使用することができる。
発明で得られる半導体基板が示される。絶縁性基板１５
＋１４上に単結晶化合物半導体層１３が平坦に、しかも
均一に薄層化されて、ウエハ全域に大面積に形成され
る。こうして得られた半導体基板は、化合物半導体基板
として、さらには絶縁分離された電子素子作製という点
から見ても好適に使用することができる。
【００４１】［実施態様例２］図２（ａ）に示すよう
に、まずＳｉ単結晶基板２１を用意して、その表面層を
多孔質化２２し、多孔質Ｓｉ層の孔の内壁に酸化膜を形
成する。さらに、多孔質Ｓｉ上に単結晶化合物半導体層
２３を形成する（図２（ｂ））。図２（ｃ）に示すよう
に、もう一方のＳｉ支持基板２４と単結晶化合物半導体
層２３とを絶縁層２５を介して室温で密着させた後、陽
極接合、加圧、あるいは熱処理、あるいはこれらの組み
合わせにより貼り合わせる。これにより、Ｓｉ支持基板
２４と単結晶層２３とは絶縁層２５を介して強固に結合
する。絶縁層２５は単結晶化合物半導体層上、Ｓｉ支持
基板２４上の少なくとも一方に形成する、あるいは絶縁
性の薄板をはさみ３枚重ねで貼り合わせる。
に、まずＳｉ単結晶基板２１を用意して、その表面層を
多孔質化２２し、多孔質Ｓｉ層の孔の内壁に酸化膜を形
成する。さらに、多孔質Ｓｉ上に単結晶化合物半導体層
２３を形成する（図２（ｂ））。図２（ｃ）に示すよう
に、もう一方のＳｉ支持基板２４と単結晶化合物半導体
層２３とを絶縁層２５を介して室温で密着させた後、陽
極接合、加圧、あるいは熱処理、あるいはこれらの組み
合わせにより貼り合わせる。これにより、Ｓｉ支持基板
２４と単結晶層２３とは絶縁層２５を介して強固に結合
する。絶縁層２５は単結晶化合物半導体層上、Ｓｉ支持
基板２４上の少なくとも一方に形成する、あるいは絶縁
性の薄板をはさみ３枚重ねで貼り合わせる。
【００４２】次に、該Ｓｉ単結晶基板２１を多孔質Ｓｉ
層２２が露出する直前まで研磨、研削により除去し（図
２（ｄ））、多孔質Ｓｉ層２２をエッチストップ層とし
て、残りのＳｉ単結晶基板２１をエッチングして除去す
る（図２（ｅ））。この第１選択エッチングは、例え
ば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
層２２が露出する直前まで研磨、研削により除去し（図
２（ｄ））、多孔質Ｓｉ層２２をエッチストップ層とし
て、残りのＳｉ単結晶基板２１をエッチングして除去す
る（図２（ｅ））。この第１選択エッチングは、例え
ば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
【００４３】さらに、化合物半導体に対してＳｉのエッ
チング速度の速いエッチング液を用いて、多孔質Ｓｉ２
２のみを化学エッチングして絶縁性基板２５＋２４上に
薄膜化した単結晶化合物半導体層２３を残存させ形成す
る。
チング速度の速いエッチング液を用いて、多孔質Ｓｉ２
２のみを化学エッチングして絶縁性基板２５＋２４上に
薄膜化した単結晶化合物半導体層２３を残存させ形成す
る。
【００４４】図２（ｆ）には、本発明で得られる半導体
基板が示される。絶縁性基板２５＋２４上に単結晶化合
物半導体層２３が平坦に、しかも均一に薄層化されて、
ウエハ全域に、大面積に形成される。こうして得られた
半導体基板は、化合物半導体基板として、さらには絶縁
分離された電子素子作製という点から見ても好適に使用
することができる。
基板が示される。絶縁性基板２５＋２４上に単結晶化合
物半導体層２３が平坦に、しかも均一に薄層化されて、
ウエハ全域に、大面積に形成される。こうして得られた
半導体基板は、化合物半導体基板として、さらには絶縁
分離された電子素子作製という点から見ても好適に使用
することができる。
【００４５】［実施態様例３］図３（ａ）に示すよう
に、まずＳｉ単結晶基板３１を用意して、その表面層を
多孔質化３２し、多孔質Ｓｉ層の孔の内壁に酸化膜を形
成する。さらに、多孔質Ｓｉ層３２上に単結晶化合物半
導体層３３を形成する（図３（ｂ））。
に、まずＳｉ単結晶基板３１を用意して、その表面層を
多孔質化３２し、多孔質Ｓｉ層の孔の内壁に酸化膜を形
成する。さらに、多孔質Ｓｉ層３２上に単結晶化合物半
導体層３３を形成する（図３（ｂ））。
【００４６】図３（ｃ）に示すように、もう一方のＳｉ
支持基板３４と単結晶化合物半導体層３３とを絶縁層３
５を介して室温で密着させた後、陽極接合、加圧、ある
いは熱処理、あるいはこれらの組み合わせにより貼り合
わせる。これにより、Ｓｉ支持基板３４と単結晶層３３
とは絶縁層３５を介して強固に結合する。絶縁層３５は
単結晶化合物半導体層上、Ｓｉ支持基板３４上の少なく
とも一方に形成するかあるいは絶縁性の薄板をはさみ３
枚重ねで貼り合わせる。
支持基板３４と単結晶化合物半導体層３３とを絶縁層３
５を介して室温で密着させた後、陽極接合、加圧、ある
いは熱処理、あるいはこれらの組み合わせにより貼り合
わせる。これにより、Ｓｉ支持基板３４と単結晶層３３
とは絶縁層３５を介して強固に結合する。絶縁層３５は
単結晶化合物半導体層上、Ｓｉ支持基板３４上の少なく
とも一方に形成するかあるいは絶縁性の薄板をはさみ３
枚重ねで貼り合わせる。
【００４７】次に、該Ｓｉ単結晶基板３１を多孔質Ｓｉ
層が一部露出するまで研磨、研削により除去し（図３
（ｄ））、多孔質Ｓｉ層３２をエッチストップ層とし
て、残りのＳｉ単結晶基板３１をエッチングして除去す
る（図３（ｅ））。この第１選択エッチングは、例え
ば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
層が一部露出するまで研磨、研削により除去し（図３
（ｄ））、多孔質Ｓｉ層３２をエッチストップ層とし
て、残りのＳｉ単結晶基板３１をエッチングして除去す
る（図３（ｅ））。この第１選択エッチングは、例え
ば、 弗硝酸系 エチレンジアミン＋ピロカテコール＋水 ＫＯＨ系 等のＳｉＯ2に比較してＳｉのエッチング速度の速いエ
ッチング液を用いることにより達成される。
【００４８】さらに、化合物半導体に対してＳｉのエッ
チング速度の速いエッチング液を用いて、多孔質Ｓｉ３
２のみを化学エッチングして絶縁性基板３５＋３４上に
薄膜化した単結晶化合物半導体層３３を残存させ形成す
る。
チング速度の速いエッチング液を用いて、多孔質Ｓｉ３
２のみを化学エッチングして絶縁性基板３５＋３４上に
薄膜化した単結晶化合物半導体層３３を残存させ形成す
る。
【００４９】図３（ｆ）には、本発明で得られる半導体
基板が示される。絶縁性基板３５＋３４上に単結晶化合
物半導体層３３が平坦に、しかも均一に薄層化されて、
ウエハ全域に、大面積に形成される。こうして得られた
半導体基板は、化合物半導体基板として、さらには絶縁
分離された電子素子作製という点から見ても好適に使用
することができる。
基板が示される。絶縁性基板３５＋３４上に単結晶化合
物半導体層３３が平坦に、しかも均一に薄層化されて、
ウエハ全域に、大面積に形成される。こうして得られた
半導体基板は、化合物半導体基板として、さらには絶縁
分離された電子素子作製という点から見ても好適に使用
することができる。
【００５０】
（実施例１）６２５μｍの厚みを持った比抵抗０.０１
Ω・ｃｍのＰ型あるいはＮ型の６インチ径の第１の（１
００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成
を行った。
Ω・ｃｍのＰ型あるいはＮ型の６インチ径の第１の（１
００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成
を行った。
【００５１】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） Ｐｏｒｏｓｉｔｙ： ４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ(Metal OrganicChemical
Vapor Deposition)法により単結晶ＧａＡｓを１μｍエ
ピタキシャル成長した。成長条件は以下の通りである。 ソ−スガス： ＴＭＧ/ＡｓＨ3/Ｈ2 ガス圧力： ８０ Ｔｏｒｒ 温度： ７００ ℃ 該ＧａＡｓ層表面と、別に用意した第２の５００ｎｍの
熱酸化膜を形成したＳｉ基板のＳｉＯ2表面とを重ね合
わせ、接触させた後、９００℃×１時間の熱処理をし、
貼り合わせを行った。この熱処理により両基板は強固に
貼り合わされた。 次に、貼り合わせ基板の第２のＳｉ
基板側のみをＳｉ3Ｎ4で被覆し、６６ＨＮＯ3＋３４Ｈ
Ｆ溶液で第１のＳｉ基板を１０μｍ残してエッチング
し、その後、 １ＨＦ＋２０ＨＮＯ3＋２０ＣＨ3ＣＯＯ
Ｈ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチ・ストッ
プ層として１０μｍの単結晶Ｓｉ基板を選択的にエッチ
ングした。１０分後には、第１のＳｉ基板はすべてエッ
チングされ、多孔質Ｓｉ層が露出した。
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ(Metal OrganicChemical
Vapor Deposition)法により単結晶ＧａＡｓを１μｍエ
ピタキシャル成長した。成長条件は以下の通りである。 ソ−スガス： ＴＭＧ/ＡｓＨ3/Ｈ2 ガス圧力： ８０ Ｔｏｒｒ 温度： ７００ ℃ 該ＧａＡｓ層表面と、別に用意した第２の５００ｎｍの
熱酸化膜を形成したＳｉ基板のＳｉＯ2表面とを重ね合
わせ、接触させた後、９００℃×１時間の熱処理をし、
貼り合わせを行った。この熱処理により両基板は強固に
貼り合わされた。 次に、貼り合わせ基板の第２のＳｉ
基板側のみをＳｉ3Ｎ4で被覆し、６６ＨＮＯ3＋３４Ｈ
Ｆ溶液で第１のＳｉ基板を１０μｍ残してエッチング
し、その後、 １ＨＦ＋２０ＨＮＯ3＋２０ＣＨ3ＣＯＯ
Ｈ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチ・ストッ
プ層として１０μｍの単結晶Ｓｉ基板を選択的にエッチ
ングした。１０分後には、第１のＳｉ基板はすべてエッ
チングされ、多孔質Ｓｉ層が露出した。
【００５２】その後、多孔質Ｓｉ層の内壁の酸化膜を弗
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。１分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。１分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【００５３】単結晶ＧａＡｓの該エッチング液にたいす
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
【００５４】すなわち、裏面のＳｉ3Ｎ4層を除去した後
には、絶縁性基板上に１μｍの厚みを持った単結晶Ｇａ
Ａｓ層が形成できた。多孔質Ｓｉの選択エッチングによ
っても単結晶ＧａＡｓ層には何ら変化はなかった。
には、絶縁性基板上に１μｍの厚みを持った単結晶Ｇａ
Ａｓ層が形成できた。多孔質Ｓｉの選択エッチングによ
っても単結晶ＧａＡｓ層には何ら変化はなかった。
【００５５】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【００５６】（実施例２）６２５μｍの厚みを持った比
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
【００５７】陽極化成条件は以下のとおりであった。 電流密度： １０（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： ２４（分） 多孔質Ｓｉの厚み： ２０（μｍ） Ｐｏｒｏｓｉｔｙ： ４７（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ(Molecular Beam Epitaxy)法
により単結晶ＡｌＧａＡｓを０.５μｍエピタキシャル
成長した。
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ(Molecular Beam Epitaxy)法
により単結晶ＡｌＧａＡｓを０.５μｍエピタキシャル
成長した。
【００５８】該ＡｌＧａＡｓ層表面と、別に用意した第
２の５００ｎｍの熱酸化膜を形成したＳｉ基板のＳｉＯ
2表面とを重ね合わせ、接触させた後、８００℃×２時
間の熱処理をし貼り合わせを行った。この熱処理により
両基板は強固に貼り合わされた。
２の５００ｎｍの熱酸化膜を形成したＳｉ基板のＳｉＯ
2表面とを重ね合わせ、接触させた後、８００℃×２時
間の熱処理をし貼り合わせを行った。この熱処理により
両基板は強固に貼り合わされた。
【００５９】次に、貼り合わせ基板の第２のＳｉ基板側
のみをＳｉ3Ｎ4で被覆し、 エチレンジアミン＋ピロカテコール＋水（17ml:3g:8ml
の比率） １１０℃ で第１のＳｉ基板を１０μｍ残してエッチングし、その
後、 １ＨＦ＋４０ＨＮＯ3＋４０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチ・ストッ
プ層として１０μｍの単結晶Ｓｉ基板を選択的にエッチ
ングした。２０分後には、第１のＳｉ基板はすべてエッ
チングされ、多孔質Ｓｉ層が露出した。
のみをＳｉ3Ｎ4で被覆し、 エチレンジアミン＋ピロカテコール＋水（17ml:3g:8ml
の比率） １１０℃ で第１のＳｉ基板を１０μｍ残してエッチングし、その
後、 １ＨＦ＋４０ＨＮＯ3＋４０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチ・ストッ
プ層として１０μｍの単結晶Ｓｉ基板を選択的にエッチ
ングした。２０分後には、第１のＳｉ基板はすべてエッ
チングされ、多孔質Ｓｉ層が露出した。
【００６０】その後、多孔質Ｓｉを弗酸溶液でエッチン
グした。２分後には、単結晶ＡｌＧａＡｓはエッチング
されずに残り、単結晶ＡｌＧａＡｓをエッチ・ストップ
の材料として、多孔質Ｓｉは選択エッチングされ、完全
に除去された。
グした。２分後には、単結晶ＡｌＧａＡｓはエッチング
されずに残り、単結晶ＡｌＧａＡｓをエッチ・ストップ
の材料として、多孔質Ｓｉは選択エッチングされ、完全
に除去された。
【００６１】単結晶ＡｌＧａＡｓの該エッチング液にた
いするエッチング速度は、極めて低く、実用上無視でき
る膜厚減少である。
いするエッチング速度は、極めて低く、実用上無視でき
る膜厚減少である。
【００６２】すなわち、裏面のＳｉ3Ｎ4層を除去した後
には、絶縁性基板上に１μｍの厚みを持った単結晶Ａｌ
ＧａＡｓ層が形成できた。多孔質Ｓｉの選択エッチング
によっても単結晶ＡｌＧａＡｓ層には何ら変化はなかっ
た。
には、絶縁性基板上に１μｍの厚みを持った単結晶Ａｌ
ＧａＡｓ層が形成できた。多孔質Ｓｉの選択エッチング
によっても単結晶ＡｌＧａＡｓ層には何ら変化はなかっ
た。
【００６３】透過電子顕微鏡による断面観察の結果、Ａ
ｌＧａＡｓ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
ｌＧａＡｓ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
【００６４】（実施例３）６２５μｍの厚みを持った比
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
【００６５】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： ２４（分） 多孔質Ｓｉの厚み： ２０（μｍ） Ｐｏｒｏｓｉｔｙ： ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上に液相成長法により単結晶ＧａＰを２
μｍエピタキシャル成長した。
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上に液相成長法により単結晶ＧａＰを２
μｍエピタキシャル成長した。
【００６６】該ＧａＰ層表面と、別に用意した５００ｎ
ｍの熱酸化膜が形成されている第２のＳｉ基板のＳｉＯ
2層表面とを重ね合わせ、接触させた後、陽極接合法に
より室温で強固に密着させ、その後７００℃×２時間の
熱処理をし、貼り合わせを行った。この熱処理により両
基板は強固に貼り合わされた。
ｍの熱酸化膜が形成されている第２のＳｉ基板のＳｉＯ
2層表面とを重ね合わせ、接触させた後、陽極接合法に
より室温で強固に密着させ、その後７００℃×２時間の
熱処理をし、貼り合わせを行った。この熱処理により両
基板は強固に貼り合わされた。
【００６７】次に、貼り合わせ基板の第２のＳｉ基板側
のみをＳｉ3Ｎ4で被覆し、６６ＨＮＯ3＋３４ＨＦ溶液
で第１のＳｉ基板を１０μｍ残してエッチングし、その
後、 ６ＭＫＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１０分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
のみをＳｉ3Ｎ4で被覆し、６６ＨＮＯ3＋３４ＨＦ溶液
で第１のＳｉ基板を１０μｍ残してエッチングし、その
後、 ６ＭＫＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１０分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
【００６８】その後、多孔質Ｓｉ層の内壁の酸化膜を弗
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。２分後には、単結晶ＧａＰはエッチ
ングされずに残り、単結晶ＧａＰをエッチ・ストップの
材料として、多孔質Ｓｉ基板は選択エッチングされ、完
全に除去された。
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。２分後には、単結晶ＧａＰはエッチ
ングされずに残り、単結晶ＧａＰをエッチ・ストップの
材料として、多孔質Ｓｉ基板は選択エッチングされ、完
全に除去された。
【００６９】単結晶ＧａＰの該エッチング液にたいする
エッチング速度は、極めて低く、実用上無視できる膜厚
減少である。
エッチング速度は、極めて低く、実用上無視できる膜厚
減少である。
【００７０】すなわち、裏面のＳｉ3Ｎ4層を除去した後
には、絶縁性基板上に２μｍの厚みを持った単結晶Ｇａ
Ｐ層が形成できた。多孔質Ｓｉ層の選択エッチングによ
っても単結晶ＧａＰ層には何ら変化はなかった。
には、絶縁性基板上に２μｍの厚みを持った単結晶Ｇａ
Ｐ層が形成できた。多孔質Ｓｉ層の選択エッチングによ
っても単結晶ＧａＰ層には何ら変化はなかった。
【００７１】透過電子顕微鏡による断面観察の結果、Ｇ
ａＰ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。
ａＰ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。
【００７２】（実施例４）５２５μｍの厚みを持った比
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の４インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の４インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
【００７３】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： ２４（分） 多孔質Ｓｉの厚み： ２０（μｍ） Ｐｏｒｏｓｉｔｙ： ４５（％） この基板を酸素雰囲気中４００℃で２時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓ
を１μｍエピタキシャル成長した。
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ法により単結晶ＧａＡｓ
を１μｍエピタキシャル成長した。
【００７４】該ＧａＡｓ層表面と、別に用意した５００
ｎｍの熱酸化膜が形成されている第２のＳｉ基板のＳｉ
Ｏ2層表面とを重ね合わせ、接触させた後、８００℃で
陽極接合を行い、貼り合わせを行った。この熱処理によ
り両基板は強固に貼り合わされた。
ｎｍの熱酸化膜が形成されている第２のＳｉ基板のＳｉ
Ｏ2層表面とを重ね合わせ、接触させた後、８００℃で
陽極接合を行い、貼り合わせを行った。この熱処理によ
り両基板は強固に貼り合わされた。
【００７５】次に、研磨、研削により第１のＳｉ基板を
１０μｍ残して除去し、その後、 エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１５分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
１０μｍ残して除去し、その後、 エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチストップ
層として１０μｍの単結晶Ｓｉ基板を選択的にエッチン
グした。１５分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
【００７６】その後、多孔質Ｓｉ層の内壁の酸化膜を弗
酸で除去した後、多孔質Ｓｉを、 エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。２分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
酸で除去した後、多孔質Ｓｉを、 エチレンジアミン＋ピロカテコール＋水(17ml:3g:8mlの
比率) １１０℃ でエッチングした。２分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【００７７】単結晶ＧａＡｓの該エッチング液にたいす
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
【００７８】すなわち、絶縁性基板上に１μｍの厚みを
持った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの選
択エッチングによっても単結晶ＧａＡｓ層には何ら変化
はなかった。
持った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの選
択エッチングによっても単結晶ＧａＡｓ層には何ら変化
はなかった。
【００７９】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【００８０】（実施例５）６２５μｍの厚みを持った比
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
抵抗０.０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の
第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中におい
て陽極化成を行った。
【００８１】陽極化成条件は以下のとおりであった。 電流密度： ５（ｍＡ・cm-2） 陽極化成溶液：HF:H2O:C2H5OH=1:1:1 時間： １２（分） 多孔質Ｓｉの厚み： １０（μｍ） Ｐｏｒｏｓｉｔｙ： ４５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ法により単結晶ＧａＡｓを
０.３μｍエピタキシャル成長した。
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ法により単結晶ＧａＡｓを
０.３μｍエピタキシャル成長した。
【００８２】さらに、このエピタキシャルＳｉ層表面に
ＣＶＤ法により５００ｎｍのＳｉＯ 2層を形成した。
ＣＶＤ法により５００ｎｍのＳｉＯ 2層を形成した。
【００８３】該ＳｉＯ2層表面と、別に用意した２００
ｎｍのＳｉ3Ｎ4膜が形成されている第２のＳｉ基板のＳ
ｉ3Ｎ4層表面とを重ね合わせ、接触させた後、８００℃
の陽極接合により貼り合わせを行った。これにより両基
板は強固に貼り合わされた。
ｎｍのＳｉ3Ｎ4膜が形成されている第２のＳｉ基板のＳ
ｉ3Ｎ4層表面とを重ね合わせ、接触させた後、８００℃
の陽極接合により貼り合わせを行った。これにより両基
板は強固に貼り合わされた。
【００８４】次に、研磨、研削により第１のＳｉ基板を
５μｍ残して除去し、その後、 １ＨＦ＋１０ＨＮＯ3＋１０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチ・ストッ
プ層として１０μｍの単結晶Ｓｉ基板を選択的にエッチ
ングした。５分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
５μｍ残して除去し、その後、 １ＨＦ＋１０ＨＮＯ3＋１０ＣＨ3ＣＯＯＨ で、孔の内壁を酸化した多孔質Ｓｉ層をエッチ・ストッ
プ層として１０μｍの単結晶Ｓｉ基板を選択的にエッチ
ングした。５分後には、第１のＳｉ基板はすべてエッチ
ングされ、多孔質Ｓｉ層が露出した。
【００８５】その後、多孔質Ｓｉ層の内壁の酸化膜を弗
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピラジン＋水(7.5ml:2.4g:2.4mlの
比率) １１５℃ でエッチングした。１分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
酸で除去した後、多孔質Ｓｉを エチレンジアミン＋ピラジン＋水(7.5ml:2.4g:2.4mlの
比率) １１５℃ でエッチングした。１分後には、単結晶ＧａＡｓはエッ
チングされずに残り、単結晶ＧａＡｓをエッチ・ストッ
プの材料として、多孔質Ｓｉ基板は選択エッチングさ
れ、完全に除去された。
【００８６】単結晶ＧａＡｓの該エッチング液にたいす
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
るエッチング速度は、極めて低く、実用上無視できる膜
厚減少である。
【００８７】すなわち、絶縁性基板上に１μｍの厚みを
持った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの選
択エッチングによっても単結晶ＧａＡｓ層には何ら変化
はなかった。
持った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの選
択エッチングによっても単結晶ＧａＡｓ層には何ら変化
はなかった。
【００８８】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【００８９】本発明は、上記実施例に制限されることな
く、あらゆる化合物半導体、さらにそれら化合物半導体
に対してＳｉのエッチング速度が十分に速いエッチング
液に対して、適応できる。
く、あらゆる化合物半導体、さらにそれら化合物半導体
に対してＳｉのエッチング速度が十分に速いエッチング
液に対して、適応できる。
【００９０】
【発明の効果】本発明によれば、絶縁物基板上に結晶性
の良い化合物半導体層を得るうえで、生産性、均一性、
制御性、経済性の面において卓越した方法を提供するこ
とができる。
の良い化合物半導体層を得るうえで、生産性、均一性、
制御性、経済性の面において卓越した方法を提供するこ
とができる。
【００９１】さらに、本発明によれば、従来のＳＯＩデ
バイスの利点を実現し、応用可能な半導体基板の作製方
法を提案することができる。
バイスの利点を実現し、応用可能な半導体基板の作製方
法を提案することができる。
【００９２】本発明によれば、元々良質な単結晶Ｓｉ基
板を出発材料として、単結晶層を表面にのみに残して下
部のＳｉ基体を化学的に除去して絶縁物上に移設させる
ものであり、実施例にも詳細に記述したように、多数処
理を短時間に行うことが可能となり、その生産性と経済
性に多大の進歩がある。
板を出発材料として、単結晶層を表面にのみに残して下
部のＳｉ基体を化学的に除去して絶縁物上に移設させる
ものであり、実施例にも詳細に記述したように、多数処
理を短時間に行うことが可能となり、その生産性と経済
性に多大の進歩がある。
【００９３】本発明によれば、２段目の選択比が抜群に
優れている二段階選択エッチングを行うことにより、大
面積にわたり均一平坦な、極めて優れた結晶性を有する
化合物半導体単結晶を得ることができる。
優れている二段階選択エッチングを行うことにより、大
面積にわたり均一平坦な、極めて優れた結晶性を有する
化合物半導体単結晶を得ることができる。
【００９４】多孔質Ｓｉの内壁の酸化は、熱工程による
多孔質Ｓｉの構造変化を抑制する効果があることはよく
知られているが、本発明では、それだけでなく、１段目
のエッチングの選択比を向上させるという効果もある。
１段目のバルクＳｉの選択エッチングは、多孔質Ｓｉの
内部表面は酸化膜で覆われているため、ＳｉＯ2よりＳ
ｉのエッチング速度が高いエッチング液を用いることに
より、多孔質Ｓｉ層が十分なエッチストップ層となる。
多孔質Ｓｉの構造変化を抑制する効果があることはよく
知られているが、本発明では、それだけでなく、１段目
のエッチングの選択比を向上させるという効果もある。
１段目のバルクＳｉの選択エッチングは、多孔質Ｓｉの
内部表面は酸化膜で覆われているため、ＳｉＯ2よりＳ
ｉのエッチング速度が高いエッチング液を用いることに
より、多孔質Ｓｉ層が十分なエッチストップ層となる。
【００９５】多孔質Ｓｉの厚さの不均一性や１段目のエ
ッチングむら等により、多孔質Ｓｉ層が初めに露出した
領域は、他の領域のバルクＳｉのエッチング完了を待っ
ているため、多孔質Ｓｉが薄くなるが、２段目のエッチ
ングの選択比が抜群に優れているため、多孔質Ｓｉの残
り厚さのむらは十分に補うことが可能となる。
ッチングむら等により、多孔質Ｓｉ層が初めに露出した
領域は、他の領域のバルクＳｉのエッチング完了を待っ
ているため、多孔質Ｓｉが薄くなるが、２段目のエッチ
ングの選択比が抜群に優れているため、多孔質Ｓｉの残
り厚さのむらは十分に補うことが可能となる。
【００９６】本発明によれば、多孔質Ｓｉ上に結晶性の
良い単結晶化合物半導体層を形成でき、さらにこの半導
体層を経済的にしかも大面積の絶縁性基体上に移し代え
ることが可能であり、格子定数、熱膨張係数の差を十分
に抑制し、良好な結晶性を有する化合物半導体層を絶縁
性基体上に形成することができる。
良い単結晶化合物半導体層を形成でき、さらにこの半導
体層を経済的にしかも大面積の絶縁性基体上に移し代え
ることが可能であり、格子定数、熱膨張係数の差を十分
に抑制し、良好な結晶性を有する化合物半導体層を絶縁
性基体上に形成することができる。
【図１】本発明の行程を説明するための模式的断面図で
ある。
ある。
【図２】本発明の行程を説明するための模式的断面図で
ある。
ある。
【図３】本発明の行程を説明するための模式的断面図で
ある。
ある。
１１・・・Ｓｉ基板 １２・・・孔の内壁に酸化膜を形成した多孔質Ｓｉ １３・・・単結晶化合物半導体層 １４・・・Ｓｉ支持基板 １５・・・絶縁層 １６・・・エッチング耐性マスク ２１・・・Ｓｉ基板 ２２・・・孔の内壁に酸化膜を形成した多孔質Ｓｉ ２３・・・単結晶化合物半導体層 ２４・・・Ｓｉ支持基板 ２５・・・絶縁層 ３１・・・Ｓｉ基板 ３２・・・孔の内壁に酸化膜を形成した多孔質Ｓｉ ３３・・・単結晶化合物半導体層 ３４・・・Ｓｉ支持基板 ３５・・・絶縁層
Claims (10)
- 【請求項１】 第１のＳｉ基体の少なくとも主面側の表
面層を多孔質化する工程、該多孔質Ｓｉ層の孔の内壁を
酸化する工程、該多孔質Ｓｉ層上に単結晶の化合物半導
体層を形成する工程、該単結晶化合物半導体層表面と第
１のＳｉ基体とは別の第２のＳｉ基体の主面とを絶縁層
を介して貼り合わせる工程、該貼り合わせ基体の第２の
Ｓｉ基体側にエッチング耐性マスクを形成した後、第１
のＳｉ基体を選択的にエッチングして除去する第１エッ
チング工程、表面に表出した多孔質Ｓｉ層を、該化合物
半導体に対してＳｉのエッチング速度の速いエッチング
液を用いて、多孔質Ｓｉのみを選択的に化学エッチング
することにより除去する第２エッチング工程、を少なく
とも有することを特徴とする半導体基体の作製方法。 - 【請求項２】 第１のＳｉ基体の少なくとも主面側の表
面層を多孔質化する工程、該多孔質Ｓｉ層の孔の内壁を
酸化する工程、該多孔質Ｓｉ層上に単結晶の化合物半導
体層を形成する工程、該単結晶化合物半導体層表面と第
１のＳｉ基体とは別の第２のＳｉ基体の主面とを絶縁層
を介して貼り合わせる工程、該第１のＳｉ基体を多孔質
Ｓｉ層が表出する直前まで、あるいは一部表出するまで
研磨、研削により除去する工程、該第１のＳｉ基体の残
りを選択的にエッチングして除去する第１エッチング工
程、表面に表出した多孔質Ｓｉ層を該化合物半導体に対
してＳｉのエッチング速度の速いエッチング液を用い
て、多孔質Ｓｉのみを選択的に化学エッチングすること
により除去する第２エッチング工程、を少なくとも有す
ることを特徴とする半導体基体の作製方法。 - 【請求項３】 前記絶縁物層は、単結晶化合物半導体層
上、第２のＳｉ基体の主面上の少なくとも一方に形成す
る請求項１又は２に記載の半導体基体の作製方法。 - 【請求項４】 前記単結晶化合物半導体層上、第２のＳ
ｉ基体の主面上の少なくとも一方に形成する絶縁物層
は、熱酸化膜、堆積ＳｉＯ2膜、堆積Ｓｉ3Ｎ4膜あるい
はこれらの多層膜の中から選ばれる請求項３に記載の半
導体基体の作製方法。 - 【請求項５】 前記絶縁物層に絶縁性の薄板を用い、３
枚重ねで貼り合わせる請求項１又は２に記載の半導体基
体の作製方法。 - 【請求項６】 前記貼り合わせ工程は、陽極接合、加
圧、熱処理、あるいはこれらの組み合わせの中から選ば
れた方法により行われる請求項１又は２に記載の半導体
基体の作製方法。 - 【請求項７】 前記多孔質化する工程は陽極化成である
請求項１又は２に記載の半導体基体の作製方法。 - 【請求項８】 前記陽極化成はＨＦ溶液中で行われる請
求項７に記載の半導体基体の作製方法。 - 【請求項９】 前記多孔質Ｓｉ層の酸化工程は、熱酸
化、大気中での自然酸化、ＲＣＡ等の洗浄工程中での酸
化、あるいはこれらの組み合わせにより行われる請求項
１又は２に記載の半導体基体の作製方法。 - 【請求項１０】 請求項１乃至９のいずれかの作製方法
により作製された事を特徴とする半導体基体。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04630492A JP3237889B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基体及びその作製方法 |
| EP93101417A EP0553856B1 (en) | 1992-01-31 | 1993-01-29 | Method of preparing a semiconductor substrate |
| EP01119915A EP1179842A3 (en) | 1992-01-31 | 1993-01-29 | Semiconductor substrate and method for preparing same |
| DE69331816T DE69331816T2 (de) | 1992-01-31 | 1993-01-29 | Verfahren zur Herstellung eines Halbleitersubstrats |
| US08/301,263 US5439843A (en) | 1992-01-31 | 1994-09-06 | Method for preparing a semiconductor substrate using porous silicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04630492A JP3237889B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基体及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05217828A true JPH05217828A (ja) | 1993-08-27 |
| JP3237889B2 JP3237889B2 (ja) | 2001-12-10 |
Family
ID=12743458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04630492A Expired - Fee Related JP3237889B2 (ja) | 1992-01-31 | 1992-01-31 | 半導体基体及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237889B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110050043A1 (en) * | 2009-08-25 | 2011-03-03 | Takeshi Sugiyama | Method for manufacturing package, method of manufacturing piezoelectric vibrator, oscillator, electronic device, and radio-controlled timepiece |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004099473A1 (en) | 2003-05-06 | 2004-11-18 | Canon Kabushiki Kaisha | Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor |
-
1992
- 1992-01-31 JP JP04630492A patent/JP3237889B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110050043A1 (en) * | 2009-08-25 | 2011-03-03 | Takeshi Sugiyama | Method for manufacturing package, method of manufacturing piezoelectric vibrator, oscillator, electronic device, and radio-controlled timepiece |
| US8898875B2 (en) * | 2009-08-25 | 2014-12-02 | Seiko Instruments Inc. | Method of manufacturing piezoelectric vibrators |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3237889B2 (ja) | 2001-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| JP3261685B2 (ja) | 半導体素子基体及びその作製方法 | |
| JP3250673B2 (ja) | 半導体素子基体とその作製方法 | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| JP3257580B2 (ja) | 半導体基板の作製方法 | |
| US6100165A (en) | Method of manufacturing semiconductor article | |
| US7148119B1 (en) | Process for production of semiconductor substrate | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| KR100246902B1 (ko) | 반도체기판 및 그의 제작방법 | |
| JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| JP3293767B2 (ja) | 半導体部材の製造方法 | |
| JP3297600B2 (ja) | 半導体基板の作製方法 | |
| JP3157030B2 (ja) | 半導体基体とその作製方法 | |
| JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
| JP3237889B2 (ja) | 半導体基体及びその作製方法 | |
| JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 | |
| JP3755857B2 (ja) | 半導体基板の作製方法および基板から半導体層を分離する方法 | |
| JP3796358B2 (ja) | 半導体基板の作製方法及び基板から半導体層を分離する方法 | |
| JP3237890B2 (ja) | 半導体基体及びその作製方法 | |
| JPH09121039A (ja) | 半導体部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |