JPH05218043A - Metal contact pad forming method and metal contact terminal forming method - Google Patents

Metal contact pad forming method and metal contact terminal forming method

Info

Publication number
JPH05218043A
JPH05218043A JP3168871A JP16887191A JPH05218043A JP H05218043 A JPH05218043 A JP H05218043A JP 3168871 A JP3168871 A JP 3168871A JP 16887191 A JP16887191 A JP 16887191A JP H05218043 A JPH05218043 A JP H05218043A
Authority
JP
Japan
Prior art keywords
metal
layer
metal contact
contact pad
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3168871A
Other languages
Japanese (ja)
Other versions
JPH0715910B2 (en
Inventor
Henri Lochon
ロコン アンリ
Georges Robert
ロベール ジョルジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05218043A publication Critical patent/JPH05218043A/en
Publication of JPH0715910B2 publication Critical patent/JPH0715910B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体チップへの金属接点パッド及びターミ
ナルの形成時において除去される金属の量を減少する。 【構成】 構造体上に望ましいサイズより大きい孔を有
するモリブデンマスク２７を介して金属層２８、２９、
３０を付着し、この金属層２８、２９、３０の上から構
造体に適用されたフォトレジスト層３１を金属層２８、
２９、３０に整合させてその上に望ましいサイズにパタ
ーン化し、パターン化されたフォトレジスト層３１から
はみ出す余分の金属２８、２９、３０を除去する。 (57) [Abstract] [Purpose] To reduce the amount of metal removed during the formation of metal contact pads and terminals on semiconductor chips. A metal layer 28, 29, through a molybdenum mask 27 having holes larger than a desired size on the structure.
30 and depositing a photoresist layer 31 applied to the structure over the metal layers 28, 29, 30.
The excess metal 28, 29, 30 that aligns with 29, 30 and is patterned to the desired size thereon and that protrudes from the patterned photoresist layer 31 is removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体集積回路チップ
製造方法に関するものであり、特に、金属化セラミック
（ＭＣ）基板のような金属化担体（キャリア）の金属導
体へフェース−ダウンボンディングするために半導体チ
ップ上に金属接点パッド又は接点ターミナルを形成する
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit chip manufacturing method, and more particularly to face-down bonding to a metal conductor of a metallized carrier such as a metallized ceramic (MC) substrate. In particular, it relates to a method of forming metal contact pads or contact terminals on a semiconductor chip.

【０００２】[0002]

【従来の技術】ろうのリフローに基づくこの技術は、”
フィリップ−チップ”又は制御コラプスチップ接合（Ｃ
４）技術の一般名で呼ばれ既知である。後者は、特に米
国特許３，４０１，１２６及び同特許３，４２９，０４
０に開示されている。このＣ４技術で重要な点は、各々
がＰｂ−Ｓｎ（鉛−錫）ろうボールに囲まれた金属パッ
ドから成る半導体チップ接点サイト上に接点ターミナル
を形成することである。また、このＣ４技術は、ＭＣ基
板の金属導体上へのろう接合可能なサイトの形成に依存
している。このろう接合可能なサイトは、ろう接合不可
能なバリアで取り囲まれているので、ろう接合可能なサ
イト及びチップ接点ターミナルのろうが溶融し没入した
場合、表面張力は、あたかもＭＣ基板上にぶら下がるろ
う柱を介して半導体チップを保持する。冷却後、半導体
チップは、金属導体の非常に小さくかつ近接されたろう
柱相互接続により金属導体上に下方へ向けて（ｆａｃｅ
−ｄｏｗｎ）堅固に保持される。2. Description of the Related Art This technology based on wax reflow is
Philip-tip "or controlled collapse tip joint (C
4) Known by the general name of technology. The latter is especially described in US Pat. No. 3,401,126 and US Pat. No. 3,429,04.
0 is disclosed. The key to this C4 technology is the formation of contact terminals on the semiconductor chip contact sites, each consisting of a metal pad surrounded by Pb-Sn (lead-tin) solder balls. This C4 technique also relies on the formation of brazeable sites on the metal conductors of the MC substrate. Since the brazeable site is surrounded by the non-brazeable barrier, when the brazeable site and the solder of the chip contact terminal melt and sink, the surface tension will hang as if on the MC substrate. The semiconductor chip is held via the pillar. After cooling, the semiconductor chip faces down onto the metal conductor due to the very small and closely spaced braze post interconnections of the metal conductor.
-Down) Hold tightly.

【０００３】集積回路半導体チップ技術の発展に伴い、
個々のアクティブ（能動）及びパッシブ（受動）デバイ
スのサイズは非常に小さくなり、チップ上のデバイスの
数が飛躍的に増大される。最近のチップのサイズは、非
常に増大される傾向にある。この傾向は、続き、入出力
接続のための接点ターミナルの密度及びその全体の数に
対する飛躍的に高い要求がある。Ｃ４技術に於いて実施
されるようなろうリフロー接合の利点は、入出力（Ｉ／
Ｏ）接点ターミナルが半導体チップの実質的な全頂部表
面（より一般的には接合領域として知られている）に渡
って割当られることができ、このために、この全頂部表
面の効率的使用が可能になることである。With the development of integrated circuit semiconductor chip technology,
The size of individual active and passive devices becomes very small and the number of devices on the chip is dramatically increased. The size of modern chips tends to be greatly increased. This trend continues, and there is a dramatically higher demand for the density of contact terminals for input / output connections and their overall number. The advantages of braze reflow bonding as implemented in C4 technology are:
O) contact terminals can be distributed over substantially the entire top surface of the semiconductor chip (more commonly known as the bonding area), which allows efficient use of this entire top surface. It will be possible.

【０００４】図１は、典型的なマルチレベル（多レベ
ル）冶金手法で提供される標準的な半導体チップ構造１
０の一部分の概略的断面図である。チップの製造は全体
的に公知であり、多くの公知のプロセスの内の何れかに
よりチップは製造される。図解のため、チップは、前述
のＣ４技術を使用して、三層の金属相互接続配線及び入
出力接点ターミナルを備えるＣＭＯＳ技術を用いて製造
されてもよい。図１に示されるように、チップ構造は、
典型的には二酸化シリコン（ＳｉＯ2 ）の絶縁層１２が
上表面に形成された一導電性タイプの半導体本体１１を
備えている。半導体本体１１には、この半導体本体１１
の導電性タイプとは反対の導電性タイプを有する活性
（アクティブ）拡散／打ち込み領域１３が形成される。
第１レベルの導電パターンは、金属ランド１４で構成さ
れる。一つの金属ランド１４は、層１２の開口を介して
前記領域１３に接触している。導電体パターン１４の他
の部分は、層１２の表面上に延在している。絶縁層１
５、即ち、ＳｉＯ2 、ガラス又は石英、は、層１２及び
第１レベルの導電体パターン１４を覆うように形成され
る。第２レベルの導電体パターンの金属ランド１６は、
絶縁層１５上に形成され、管状孔を介して第１レベルの
金属と接触する。一般的には、金属ランドはアルミニュ
ウムで構成される。新規のパシベーティング（酸化物）
層１９が、絶縁層１７及び第３レベルの導電体パターン
１８を覆っている。このチップ構造の頂部表面では、接
点パッド２０及びろうボール２１の複合アセンブリが、
パシベーティング（酸化物）層１９の接点開口を介して
金属ランド１８と電気的に接触している。この複合アセ
ンブリは所謂チップ接点ターミナル２２を形成してい
る。FIG. 1 illustrates a standard semiconductor chip structure 1 provided in a typical multi-level metallurgical technique.
It is a schematic sectional drawing of a part of 0. The manufacture of chips is generally known and chips are manufactured by any of a number of known processes. For illustration purposes, the chip may be manufactured using CMOS technology with three layers of metal interconnect wiring and input / output contact terminals using the C4 technology described above. As shown in FIG. 1, the chip structure is
Typically comprises a semiconductor body 11 of one conductivity type insulation layer 12 is formed on the upper surface of the silicon dioxide (SiO 2). In the semiconductor body 11, the semiconductor body 11
An active diffusion / implantation region 13 having a conductivity type opposite to that of is formed.
The first level conductive pattern is composed of metal lands 14. One metal land 14 is in contact with the region 13 through the opening of the layer 12. The other part of the conductor pattern 14 extends on the surface of the layer 12. Insulation layer 1
5, ie SiO 2 , glass or quartz, is formed over the layer 12 and the first level conductor pattern 14. The metal land 16 of the second level conductor pattern is
It is formed on the insulating layer 15 and contacts the first level metal through the tubular hole. Generally, the metal land is made of aluminum. New passivation (oxide)
A layer 19 covers the insulating layer 17 and the third level conductor pattern 18. On the top surface of this chip structure, a composite assembly of contact pads 20 and solder balls 21
It is in electrical contact with the metal land 18 through a contact opening in the passivating (oxide) layer 19. This composite assembly forms the so-called chip contact terminal 22.

【０００５】図２は接点パッド２０及びろうボール２１
を含む図１のチップ構造の頂部の拡大図である。その頂
部２３がベース構造体を形成していることを示す図２に
より詳細に示されるように、接点バッド２０は、下部の
クロム（Ｃｒ）層２４、中間部の銅（Ｃｕ）層２５、及
び上部の金（Ａｕ）層２６で構成されている。クロム／
銅がオーバラップしている層は一般的には層２４と層２
５との間に挿入される。特殊なＣｒ−Ｃｕ−Ａｕ接点パ
ッド構造のより詳細は、ヨーロッパ出願００６１５９３
に開示されている。これらのサンドイッチ層は所謂ボー
ル限定冶金術（ＢＬＭ）を形成する。しかしながら、も
し、他の金属のコンビネーション（例えば、ＴｉＷ、Ｃ
ｕ、Ａｕ）が、金属の腐食の問題を起こすことなく、望
ましい接着性及び拡散バリヤ性を備えるならば、このよ
うな金属のコンビネーションもまた同様に使用されるこ
とができる。一般的なパッド形状は円形であるが、異な
る形状であってもよい。FIG. 2 shows a contact pad 20 and a solder ball 21.
2 is an enlarged view of the top of the chip structure of FIG. 1 including FIG. The contact pad 20 includes a lower chromium (Cr) layer 24, an intermediate copper (Cu) layer 25, and a copper (Cu) layer 25 in the middle, as shown in more detail in FIG. 2, which shows that its top 23 forms the base structure. It is composed of an upper gold (Au) layer 26. chromium/
Layers with overlapping copper are typically layers 24 and 2
It is inserted between 5 and. For more details on the special Cr-Cu-Au contact pad structure, see European Application 0061593.
Is disclosed in. These sandwich layers form the so-called ball limited metallurgy (BLM). However, if other metal combinations (eg TiW, C
If u, Au) has the desired adhesion and diffusion barrier properties without causing metal corrosion problems, combinations of such metals can likewise be used. The general pad shape is circular, but it may be different.

【０００６】元来、１９６０年代にＣ４技術が発明され
た時、図２のボール制限冶金を形成する三つの金属層
は、連続的に開口されたモリブデンマスクを介して真空
蒸着により付着されていた。最近の１２５ｍｍ半導体ウ
エハでは、典型的な形状は、１００ｘ２３０μｍのピッ
チを有するマトリックス状に配置された２７ｘ２７＝７
２９個の直径１００μｍの接点パッドで構成されてお
り、１００μｍの厚さのモリブデンマスクの使用により
可能性の限界迄を達成している。より多くの接点パッド
を得るためには、マスクにより小さい直径（例えば、７
５μｍ）の孔をより多く作ることが必要であり、従っ
て、マスクの厚さを７５μｍ未満に減少することを示唆
している。これは、孔形成のために従来より用いられる
両面エッチングプロセスにより行われる。不幸にも、マ
スクが蒸着工程の間曲がる為に、このような厚さは許容
されない。不幸にも、ただフォトリソグラフィクプロセ
スのみが、この厳しい問題を解決できるように思われて
いた。図２の金属接点パッド構造２０を得る限りにおい
て二つの異なる変形例、所謂リフト−オフ又はサブエッ
チング技術、が研究されており、これらの両方は、図３
に示されている。Originally, when the C4 technology was invented in the 1960s, the three metal layers forming the ball limiting metallurgy of FIG. 2 were deposited by vacuum evaporation through a continuously opened molybdenum mask. .. For modern 125 mm semiconductor wafers, the typical shape is 27 × 27 = 7 arranged in a matrix with a pitch of 100 × 230 μm.
It consists of 29 contact pads with a diameter of 100 μm, and reaches the limit of possibility by using a molybdenum mask with a thickness of 100 μm. To get more contact pads, the mask must have a smaller diameter (eg 7
It is necessary to make more holes (5 μm), thus suggesting reducing the mask thickness to less than 75 μm. This is done by a double sided etching process conventionally used for hole formation. Unfortunately, such a thickness is unacceptable because the mask bends during the deposition process. Unfortunately, only the photolithographic process seemed to be able to solve this tough problem. Two different variants have been investigated in the context of obtaining the metal contact pad structure 20 of FIG. 2, the so-called lift-off or sub-etching technique, both of which are shown in FIG.
Is shown in.

【０００７】図３（ＡＡ）を参照すると、リフト−オフ
技術において、フォトレジスト層ＰＲは、硬化の為にベ
ーク（加熱）されるベース構造２３上に適用され、それ
から、マスク（図示せず）を介してＵＶ光に露光され、
フォトレジスト層ＰＲの非露出部分が可溶性にされる。
フォトレジスト層ＰＲの可溶部分は、現像浴で除去され
る。図３（ＢＡ）に示されるように、レジスト開口は負
の（凹形状の）プロフィル（輪郭）を備える。これによ
り、ＭＰＡ（修正イメージ逆転プロセス）のような複合
フォトリソグラフィック技術が必要となる。次に、Ｃｒ
金属層２４、Ｃｕ金属層２５及びＡｕ金属層２６は、真
空蒸着装置で連続的にブランケットのように蒸着され
る。フォトレジスト層ＰＲの残余の部分は、ホットＮ−
メチル−ピロリドン（ＮＭＰ）で溶解され、その上の金
属は、図３（Ｃ）の金属接点パッド構造２０が残るよう
にリフトオフされる。Referring to FIG. 3A, in a lift-off technique, a photoresist layer PR is applied on a base structure 23 that is baked (heated) for curing and then a mask (not shown). Is exposed to UV light through
The unexposed parts of the photoresist layer PR are made soluble.
The soluble portion of the photoresist layer PR is removed by the developing bath. As shown in FIG. 3 (BA), the resist opening has a negative (concave) profile. This necessitates complex photolithographic techniques such as MPA (Modified Image Inversion Process). Next, Cr
The metal layer 24, the Cu metal layer 25, and the Au metal layer 26 are continuously vapor-deposited by a vacuum vapor deposition apparatus like a blanket. The remaining portion of the photoresist layer PR is hot N-
Dissolved with methyl-pyrrolidone (NMP), the metal above it is lifted off so that the metal contact pad structure 20 of FIG. 3 (C) remains.

【０００８】別法として、図３（ＡＢ）及び（ＢＢ）に
示されるような所謂金属サブエッチング技術により、金
属接点パッド構造が形成される。初めに、図３（ＡＢ）
を参照すると、真空蒸着装置で三つのＣｒ金属層２
４’、Ｃｕ金属層２５’及びＡｕ金属層２６’は、連続
的にブランケットのように蒸着される。接点パッドは、
標準のフォト−リソグラフィーにより画定される。この
ため、レジスト層ＰＲ’はベース構造体に適用される。
レジスト層ＰＲ’は、マスク（図示せず）を介してＵＶ
光へ露光され、その後、図３（ＢＢ）に示されるよう
に、現像される。フォトレジスト層の現像浴で不溶の残
りの部分は、現場（インサイチュ）マスクとして化学エ
ッチングにより露光された下部の金属層を除去するため
に用いられ、それにより図３（Ｃ）のように、金属接点
パッド構造体２０が画定される。Alternatively, the metal contact pad structure is formed by the so-called metal sub-etching technique as shown in FIGS. 3A and 3BB. First, Figure 3 (AB)
Referring to, three Cr metal layers 2 are formed in a vacuum deposition apparatus.
The 4 ', Cu metal layer 25' and Au metal layer 26 'are successively deposited like a blanket. The contact pad is
Defined by standard photo-lithography. Therefore, the resist layer PR ′ is applied to the base structure.
The resist layer PR ′ is exposed to UV through a mask (not shown).
It is exposed to light and then developed as shown in FIG. 3 (BB). The remaining portion of the photoresist layer that is insoluble in the developing bath is used as an in-situ mask to remove the underlying metal layer exposed by chemical etching, thereby removing the metal layer, as shown in FIG. 3C. A contact pad structure 20 is defined.

【０００９】プロセスのこの段階で、金属接点パッド構
造体２０を形成するために用いられる変形例に関係な
く、ろうボールが形成される。米国特許３，４５８，９
２５に開示された技術は、なお特有のものである。この
ため、接点パッド構造体と対応すると共に幾分それより
大きい孔を有するモリブデン（示されてはいないが）の
ような適切なマスクが、チップ構造体１０を覆うように
配置されことにより、マスクの孔は接点パッドと整合さ
れる。９５鉛−５錫のろうの層２１’は、それからマス
ク孔を介して蒸着される。しかしながら、他のろう成分
が同様に用いられてもよい。ろうのリフローに先立っ
て、形成されたばかりの典型的なろう隆起、即ち、マウ
ンド２１’は、図３（Ｄ）に示されるように、接点パッ
ド構造体２０及びこの近傍でパシベーション（酸化物）
層１９の周囲部分を完全に覆っている。ろうの蒸着が完
了した後、マスクが取り除かれ、ろうをリフローするた
めにチップは加熱され、ろうは、その溶融にしたがっ
て、除々にパシベーション（酸化物）層１９の表面をデ
ィウェット（流出）し、接点パッド構造体２０の頂部上
に望ましいボール形状２１に引き寄せられる（図３
（Ｅ））。上述のプロセスが完了した後、チップは、従
来の種々の技術に従って、支持金属化セラミック基板へ
のフリップ−チップ又はフェイス−ダウンボンディング
の準備状態となる。At this stage of the process, a wax ball is formed, regardless of the variations used to form the metal contact pad structure 20. US Patent 3,458,9
The technique disclosed in No. 25 is still unique. Thus, a suitable mask, such as molybdenum (not shown), corresponding to the contact pad structure and having somewhat larger pores, is placed over the chip structure 10 so that the mask is Holes are aligned with the contact pads. A layer of 95 lead-5 tin braze 21 'is then deposited through the mask holes. However, other wax components may be used as well. Prior to the braze reflow, a typical braze ridge, or mound, 21 'that has just been formed is passivated (oxide) at and near the contact pad structure 20 as shown in FIG. 3D.
It completely covers the perimeter of layer 19. After the wax deposition is complete, the mask is removed, the chips are heated to reflow the wax, and the wax gradually dewets on the surface of the passivation (oxide) layer 19 as it melts. , Attracted to the desired ball shape 21 on top of the contact pad structure 20 (FIG. 3).
(E)). After the above process is complete, the chip is ready for flip-chip or face-down bonding to a supporting metallized ceramic substrate according to various conventional techniques.

【００１０】前述の二つの変形例は、それらが製造ライ
ンにおいて用いられるには満足できるものではないとい
う固有の制限及び／又は欠点がある。The above two variants have the inherent limitations and / or drawbacks that they are not satisfactory for use in production lines.

【００１１】リフト−オフ技術（図３（ＡＡ）及び図３
（ＢＢ））において、第１の問題点は、真空蒸着の間の
最大温度がレジストベーク温度（例えば、１００°Ｃ以
下）以下でなければならないので、接点パッドを形成す
る金属層のその下層のアルミニュウムランドへの接着が
弱いという点である。更に、リフト−オフ技術は複合フ
ォト−リソグラフィック工程（例えば、ＭＩＲＰ）を使
用して開口に負のプロフィールを作ることを意味してい
る。最後に、開口の形成後に残留する金属表面とウエハ
表面の比率が極端に高い、約９８％，ために、除去され
るべき金属の量が大量になる。この結果、リフト−オフ
技術は、歩留りを低下させるものとして知られている金
属残留物を生成することになる。また、金属サブエッチ
ング技術（図３（ＡＢ）及び図３（ＢＢ））において、
主要な問題点は、金属の重要なエッチング量のために、
なお残留する金属残留物がある点である。この問題は、
金属層がウエハへよく接着されるために、リフト−オフ
技術に比較して、より深刻な問題である。Lift-off technology (FIGS. 3A and 3A)
(BB)), the first problem is that the maximum temperature during vacuum deposition must be lower than or equal to the resist bake temperature (for example, 100 ° C. or lower). The point is that the adhesion to the aluminum land is weak. Furthermore, the lift-off technique implies the use of a hybrid photo-lithographic process (eg MIRP) to create a negative profile in the aperture. Finally, the extremely high ratio of metal surface to wafer surface remaining after formation of the openings, approximately 98%, results in a large amount of metal to be removed. As a result, lift-off techniques result in the production of metal residues known to reduce yield. In addition, in the metal sub-etching technique (FIGS. 3A and 3B),
The main problem is that due to the important etching amount of metal,
In addition, there is a residual metal residue. This problem,
This is a more serious problem compared to lift-off techniques because the metal layer adheres well to the wafer.

【００１２】更に、両変形例において、アルゴン（Ａ
ｒ）イオンを用いてＲＦ洗浄する非常に望ましい工程
は、接点抵抗を改良するために推奨される初期の処理工
程である。というのは、Ａｒ+ イオンが接点パッド形成
の前に露光される金属ランドの部分に自然にできる本来
の酸化物をエッチバックするからである。金属サブエッ
チング技術において、このＲＦ洗浄工程は、金属蒸着に
先立って行われる。この結果、Ａｒ+ イオン衝撃は、ウ
エハの全表面でおこなわれるので、ＦＥＴのゲート誘電
体を形成する薄い酸化層にナトリウムイオン（Ｎａ+ ）
を移す、即ち、この酸化層でナトリウムイオンを活性化
するリスクがある。これらのイオンは、酸化層中の電荷
の量をＦＥＴのしきい値電圧に関する公知の不便な方法
で変更できる。リフト−オフ技術では、このＲＦ洗浄工
程を行うことは全く不可能である。その理由は、フォト
レジスト層ＰＲをベークするために必要な温度が低いか
らである。イオン射突は、フォトレジスト層ＰＲをフロ
ーさせる温度（約１５０°Ｃ）にウエハを加熱すること
が知られている。Further, in both modified examples, argon (A
r) A highly desirable process of RF cleaning with ions is the recommended initial processing step to improve contact resistance. This is because Ar + ions etch back the native oxide that naturally forms in the portions of the metal lands that are exposed prior to contact pad formation. In the metal sub-etching technique, this RF cleaning step is performed prior to metal deposition. As a result, Ar + ion bombardment occurs on the entire surface of the wafer, so that sodium ions (Na + ) are introduced into the thin oxide layer forming the FET gate dielectric.
At the risk of activating the sodium ions in this oxide layer. These ions can modify the amount of charge in the oxide layer in a known and inconvenient way for the threshold voltage of the FET. With the lift-off technique, this RF cleaning step cannot be performed at all. The reason is that the temperature required to bake the photoresist layer PR is low. Ion bombardment is known to heat the wafer to a temperature (about 150 ° C.) that causes the photoresist layer PR to flow.

【００１３】[0013]

【発明が解決しようとする課題】従って、本発明の第１
の目的は、歩留りの悪化要素である金属残留物を避ける
ために、除去されるべき金属の量が最少にされる、半導
体チップ上への金属接点パッド及びターミナルの形成方
法を提供することである。Therefore, the first aspect of the present invention
It is an object of the present invention to provide a method of forming metal contact pads and terminals on a semiconductor chip in which the amount of metal to be removed is minimized in order to avoid metal residues, which is a yield deteriorating factor. ..

【００１４】本発明の他の目的は、ＭＩＲＰのような複
合フォトリソグラフィック技術を使用することなく、半
導体チップ上へ金属接点パッド及びターミナルを形成す
る方法を提供することである。Another object of the invention is to provide a method of forming metal contact pads and terminals on a semiconductor chip without the use of composite photolithographic techniques such as MIRP.

【００１５】本発明の今一つの目的は、接点パッドを形
成する金属層が下層のアルミニュウムランドに対する優
れた接着性を有する、半導体チップ上への金属接点パッ
ド及びターミナルの形成方法を提供することである。Another object of the present invention is to provide a method of forming a metal contact pad and a terminal on a semiconductor chip, in which the metal layer forming the contact pad has excellent adhesion to the underlying aluminum land. ..

【００１６】本発明の更なる目的は、効率的なＲＦアル
ゴン洗浄を製造工程の最初に行って下層のアルミニュウ
ムランドとの接点抵抗を改良できる、半導体チップ上へ
の金属接点パッド及びターミナルの形成方法を提供する
ことである。A further object of the present invention is a method of forming metal contact pads and terminals on a semiconductor chip in which efficient RF argon cleaning can be performed at the beginning of the manufacturing process to improve the contact resistance with the underlying aluminum lands. Is to provide.

【００１７】[0017]

【課題を解決するための手段及び作用】本発明の基本概
念によれば、接点パッドの寸法がテクノロジの進歩に対
応して減少できるように、フォト−リソグラフィック技
術に基づき、半導体チップ上に望ましいサイズの金属接
点パッド及びターミナルを形成する方法が開示される。
望ましい寸法及びサイズよりも大きい寸法及びサイズを
有する中間の金属パッドは、従来の厚さのモリブデンマ
スクの標準使用に従って、金属ランドを露出する接点開
口を介して形成される。その後、この中間の金属パッド
の寸法及びサイズは、標準のリソグラフィック工程を介
して望ましいサイズの金属接点パッドが製造されるよう
に減少される。次に、上述と同じモリブデンマスクを使
用して、前記接点パッドを過剰に覆うろう隆起を形成す
るようにろうが蒸着される。構造体は、金属接点ターミ
ナルになるろうボールを形成するようにリフローされ
る。According to the basic idea of the invention, it is desirable on a semiconductor chip, based on photo-lithographic techniques, so that the contact pad dimensions can be reduced in response to technological advances. A method of forming a size metal contact pad and terminal is disclosed.
Intermediate metal pads having dimensions and sizes larger than desired are formed through contact openings exposing metal lands, according to standard use of conventional thickness molybdenum masks. The size and size of this intermediate metal pad is then reduced so that the desired size metal contact pad is manufactured through standard lithographic processes. Next, using the same molybdenum mask as described above, braze is deposited to form a braze ridge that overlies the contact pads. The structure is reflowed to form a braze ball that will be the metal contact terminal.

【００１８】本発明の実施例によれば、金属パッドを形
成する方法は、以下の工程を備えている。 （ａ）望ましいサイズよりも大きいサイズの孔を有する
マスクを介して構造体上に少なくとも一つの金属層を付
着して前記接点開口中でかつ近接して中間金属接点パッ
ドを形成し、（ｂ）前記構造体上にフォトレジスト層を
適用すると共に、一部が過剰に露出する前記中間金属接
点パッド上に前記望ましいサイズのパターンが整合され
て残るように前記フォトレジスト層をパターン化する工
程と、（ｃ）現場マスクとして前記パターンを使用して
中間接点パッドを描写して過剰の金属を除去して望まし
いサイズの最終金属接点パッドを提供し、（ｄ）残余の
フォトレジストパターンを除去する。According to an embodiment of the present invention, a method of forming a metal pad comprises the following steps. (A) depositing at least one metal layer on the structure through a mask having holes that are larger than the desired size to form an intermediate metal contact pad in and proximate to the contact opening; (b) Applying a photoresist layer over the structure and patterning the photoresist layer such that the pattern of the desired size remains aligned over the intermediate metal contact pad that is partially overexposed; (C) Depict an intermediate contact pad using the pattern as an in-situ mask to remove excess metal to provide a final metal contact pad of the desired size, and (d) remove residual photoresist pattern.

【００１９】更に、本発明の方法によれば、工程（ａ）
に先立って、構造体は、同一のマスクを使用してアルゴ
ンイオン射突によってＲＦ洗浄工程を受ける。Further, according to the method of the present invention, step (a)
Prior to, the structure is subjected to an RF cleaning step by argon ion bombardment using the same mask.

【００２０】本発明の特色であると思われる新規な特徴
は、特許請求の範囲に記述されている。しかしながら、
本発明自体は、その他の目的及び利点と同様に、添付図
面と共に実施例の以下の詳細な記載を読むことにより最
高に理解される。The novel features believed characteristic of the invention are set forth in the appended claims. However,
The invention itself, as well as other objects and advantages, will be best understood by reading the following detailed description of the embodiments in conjunction with the accompanying drawings.

【００２１】[0021]

【実施例】図解のために、本発明による金属接点パッド
及びターミナルの製造方法が図４（Ａ）乃至図４（Ｈ）
を参照して説明される。BEST MODE FOR CARRYING OUT THE INVENTION For the sake of illustration, a method for manufacturing a metal contact pad and a terminal according to the present invention will be described with reference to FIGS.
Will be described with reference to.

【００２２】典型的にモリブデン製で１００μｍの孔を
有する従来の厚さ１００μｍの金属マスクが半導体ウエ
ハを覆うと共にそれと整合されるように配置される。こ
の厚さが本発明の方法に対する感知性パラメータではな
いので、厚いモリブデンマスクは問題なく使用される。
図４（Ａ）には、ベース構造体として再度使用される半
導体チップ構造体１０（図１参照）の頂部２３及びモリ
ブデンマスク２７が図示されている。モリブデンマスク
２７が電極支持ウエハと同電位に接続された後に、この
構造体は、アルゴンイオン（Ａｒ+ ）射突を受ける。ア
ルゴンイオンは、一旦接点開口がパッシベーション層１
９を介して形成されると、マスク孔を介して典型的には
アルミニュウムの金属ランド１８の露出部分に自然に形
成される本来の酸化物をエッチバックする。この結果、
前記金属ランド１８は、適切に洗浄される。モリブデン
マスク２７の中実部分は、チップ構造体の残余の部分を
アルゴンイオン射突から保護するので、下層のＦＥＴの
ゲート酸化物層に打ち込まれるアルゴンイオンの数は、
中実部分の表面とマスク孔の表面との比率が非常に高い
ことのおかげで、最少になる。A conventional 100 μm thick metal mask, typically made of molybdenum and having 100 μm holes, is placed over and aligned with the semiconductor wafer. Thick molybdenum masks are used without problems since this thickness is not a sensitive parameter for the method of the invention.
In FIG. 4A, the top 23 and the molybdenum mask 27 of the semiconductor chip structure 10 (see FIG. 1) which are reused as the base structure are illustrated. After the molybdenum mask 27 is connected to the same potential as the electrode support wafer, the structure is subjected to argon ion (Ar + ) bombardment. For argon ions, once the contact opening is in the passivation layer 1
When formed via 9 etches back the native oxide that naturally forms on exposed portions of the metal lands 18, typically aluminum, through the mask holes. As a result,
The metal land 18 is properly cleaned. The solid portion of the molybdenum mask 27 protects the rest of the chip structure from argon ion bombardment, so the number of argon ions implanted in the gate oxide layer of the underlying FET is:
It is minimized due to the very high ratio of solid surface to mask hole surface.

【００２３】ＲＦ洗浄の後、その位置にモリブデンマス
ク２７を残し、金属層が付着される。この付着に先立っ
て、ウエハは約２００°Ｃまで加熱されて前記金属層へ
の付着性を改良することが好ましい。初めに、クロム層
２８、その上に銅層２９（クロム／銅オーバーラップ層
がクロム層２８と銅層２９の間に挿入されることが好ま
しい）及び最後に金層３０が、適切な装置、例えば、バ
ルザーズ モデル ＢＡＫ７６０（Ｂａｌｚｅｒｓ Ｍ
ｏｄｅｌ ＢＡＫ ７６０）で付着される。それぞれの
層の厚さは、Ｃｒ層が１５０ｎｍ、Ｃｒ／Ｃｕ層が１０
０ｎｍ、Ｃｕ層が５００ｎｍ、Ａｕ層が１００ｎｍであ
る。この結果できる接点パッド構造体３３’は、一般的
に多層化された構造体であり、直径約１００μｍの円形
である。従って、この中間接点パッド３３’の直径は、
超高密度接点ターミナルチップとして最終的に必要とさ
れる７０μｍの望ましい直径より大きい。製造プロセス
のこの段階での構造体が図４（Ｂ）に示されている。After RF cleaning, the metal layer is deposited, leaving the molybdenum mask 27 in its place. Prior to this deposition, the wafer is preferably heated to about 200 ° C. to improve adhesion to the metal layer. First, a chrome layer 28, a copper layer 29 thereon (a chrome / copper overlap layer is preferably inserted between the chrome layer 28 and the copper layer 29) and finally a gold layer 30, a suitable device, For example, Balzers model BAK760 (Balzers M
OLED BAK 760). The thickness of each layer is 150 nm for the Cr layer and 10 for the Cr / Cu layer.
0 nm, the Cu layer is 500 nm, and the Au layer is 100 nm. The resulting contact pad structure 33 'is generally a multi-layered structure and is circular with a diameter of about 100 μm. Therefore, the diameter of this intermediate contact pad 33 'is
Greater than the desired diameter of 70 μm ultimately needed for ultra high density contact terminal chips. The structure at this stage of the manufacturing process is shown in Figure 4B.

【００２４】本発明の重要な特徴は、ＲＦ洗浄工程及び
同じ真空蒸着装置でモリブデンマスク２７を取り除くこ
となく連続して行われるそれに続く金属層付着工程を備
えることである。An important feature of the present invention is the provision of an RF cleaning step and a subsequent metal layer deposition step which is carried out continuously without removing the molybdenum mask 27 in the same vacuum deposition apparatus.

【００２５】図４（Ｃ）によれば、ＡＺ１３５０のよう
なポジティブフォトレジスト層３１が、チップ構造体上
へ適用され、硬化のために９０°Ｃで加熱される。クロ
ムマスク３２は、シリコンウエハ上に位置決めされ、こ
のシリコンウエハと整合される。次に、フォトレジスト
層３１は、ＭＴＩマルチファブモデル（ＭＴＩ ＭＵＬ
ＴＩＦＡＢ ｍｏｄｅｌ）のようなスッテッパー又は近
接プリンタ装置でクロムマスクを介してＵＶ光へ露光さ
れる。According to FIG. 4C, a positive photoresist layer 31 such as AZ1350 is applied onto the chip structure and heated at 90 ° C. for curing. The chrome mask 32 is positioned on and aligned with the silicon wafer. Next, the photoresist layer 31 is formed as an MTI multi-fab model (MTI MUL).
It is exposed to UV light through a chrome mask with a stepper or proximity printer device such as a TIFAB model).

【００２６】フォトレジスト層３１は、ＡＺ現像剤のよ
うな現像剤で現像される。この結果得られる構造体が、
図４（Ｄ）に示されている。接点パッド構造体の上に形
成された残余のフォトレジストパターン３１は、約７０
μｍの直径を備え、中間接点パッド構造体がフォトレジ
ストパターン３１の周縁部で環状部分が露出されたまま
となる。The photoresist layer 31 is developed with a developer such as AZ developer. The resulting structure is
It is shown in FIG. 4 (D). The remaining photoresist pattern 31 formed on the contact pad structure is about 70.
With a diameter of μm, the intermediate contact pad structure leaves the annular portion exposed at the periphery of the photoresist pattern 31.

【００２７】図４（Ｅ）によれば、１３０°Ｃでの新規
のベーク工程の後、フォトレジストパターン３１は、現
場マスクとして使用されウエットエッチングにより中間
金属接点パッドの露出部分がエッチングされる。その
後、ウエットエッチング操作条件は以下のように与えら
れる。金層はヨー化カリウム（ＫＩ）及びヨー素
（Ｉ2）溶液でエッチングされる。銅層は、硝酸（ＮＯ
3 Ｈ）溶液でエッチングされる。クロム／銅オーバーラ
ップ層は、Ｈ2 Ｏ、ＨＮＯ3 、及びＣｅ（ＳＯ4 ）2 、
２（ＮＨ4 ）ＳＯ4 、２Ｈ2 Ｏ溶液でエッチングされ
る。クロムは、クロム／銅オーバーラップ層と同じ溶液
でエッチングされる。セリウムを含む硫酸アンモニュウ
ム−ベースのエッチング溶液をクロムのエッチングに使
用することが薦められる。何故ならば、この溶液は、ア
ルミニュウムを侵さないからである。別法として、金層
及び銅層は、王水（ＨＣＬ＋ＨＮＯ3 ）で除去され、銅
層は、ＨＮＯ3 溶液で除去されてもよい。これらの処理
の結果得られる構造体が、図４（Ｅ）に示されている。
本発明方法の他の重要な特徴は、除去されるべき金属が
各中間金属接点パッドの露出リングに丁度対応するの
で、このウエットエッチング工程の間に取り除かれる金
属の量が僅かである点である。この結果、プロセスのこ
の段階では、大きな金属の残留物は認められない。Referring to FIG. 4E, after the new baking process at 130 ° C., the photoresist pattern 31 is used as an in-situ mask and the exposed portion of the intermediate metal contact pad is etched by wet etching. Thereafter, the wet etching operating conditions are given as follows. The gold layer is etched with potassium iodide (KI) and iodine (I 2 ) solutions. The copper layer is nitric acid (NO
3 H) solution. The chromium / copper overlap layer comprises H 2 O, HNO 3 , and Ce (SO 4 ) 2 ,
Etched with 2 (NH 4 ) SO 4 , 2H 2 O solution. Chromium is etched in the same solution as the chrome / copper overlap layer. It is recommended to use an ammonium sulfate-based etching solution containing cerium for etching chromium. Because this solution does not attack aluminum. Alternatively, the gold and copper layers may be removed with aqua regia (HCL + HNO 3 ) and the copper layer may be removed with HNO 3 solution. The structure resulting from these treatments is shown in FIG.
Another important feature of the method of the present invention is that the amount of metal removed during this wet etching step is just that the metal to be removed corresponds to the exposed ring of each intermediate metal contact pad. .. As a result, no large metal residue is visible at this stage of the process.

【００２８】フォトレジストパターン３１の残りの部分
は、ＮＭＰ溶液で剥離され、Ｃｒ−Ｃｒ／Ｃｕ−Ｃｒ−
Ａｕ複合層により形成される最終の金属接点パッド３３
が残留する。この金属接点パッド３３は、図４（Ｆ）に
示されているように、７０μｍの望ましい直径を備えて
いる。The remaining portion of the photoresist pattern 31 is stripped with an NMP solution, and Cr-Cr / Cu-Cr-
Final metal contact pad 33 formed by Au composite layer
Remains. The metal contact pad 33 has a desired diameter of 70 μm, as shown in FIG.

【００２９】接点ターミナルは図４（Ｇ）及び図４
（Ｈ）に示されるように、標準の処理工程により達成さ
れる。しかしながら、図４（Ｇ）に示されるように、錫
−銅層３４’は、ＲＦ洗浄及び金属層付着（図４（Ａ）
及び図４（Ｂ））の初期の工程で用いられたのと同じモ
リブデンマスク２７を介して付着されることに気付かれ
るべきである。ろうのリフロー後に、ろうの隆起３４’
は、図４（Ｈ）に示される接点ターミナル３５となるろ
うボール３４を形成する。The contact terminal is shown in FIGS.
Achieved by standard process steps, as shown in (H). However, as shown in FIG. 4 (G), the tin-copper layer 34 ′ was RF cleaned and metal layer deposited (FIG. 4 (A)).
And be deposited through the same molybdenum mask 27 used in the initial step of FIG. 4 (B). Wax bump 34 'after wax reflow
Form a brazing ball 34 which will be the contact terminal 35 shown in FIG.

【００３０】[0030]

【発明の効果】本発明の方法は、上記で引用された変形
例に比較して、ＦＥＴのしきい値電圧の接点抵抗の除去
に関して、アルゴンＲＦ洗浄の結果、幾つかの大きな利
点がある。更に、除去されるべき金属の量が、金属の大
きく且つ連続表面の代わりに、リング形状の余分の金属
（３０μｍ幅）に限定されるので（約２％が無くなるに
過ぎない）、ウエハの表面に存在する金属残留物は殆ど
なくなり、汚染が殆どなくなる。The method of the present invention has several significant advantages as a result of argon RF cleaning with respect to the elimination of the FET threshold voltage contact resistance compared to the above cited variants. Furthermore, since the amount of metal to be removed is limited to ring-shaped extra metal (30 μm wide) instead of a large and continuous surface of metal (only about 2% is lost), the surface of the wafer Almost no metal residues are present and no pollution is present.

【００３１】本発明の方法を使用すれば、１００ｘ２０
０μｍのピッチで７０μｍの接点パッド径のマトリック
スに配置された５０ｘ５０＝２５００個の接点パッドの
フットプリント（ｆｏｏｔ ｐｒｉｎｔ）を特徴とする
２００ｍｍ半導体ウエハが製造される。Using the method of the present invention, 100 × 20
A 200 mm semiconductor wafer is manufactured featuring 50 × 50 = 2500 contact pad footprints arranged in a matrix of 70 μm contact pad diameter with a pitch of 0 μm.

【図面の簡単な説明】[Brief description of drawings]

【図１】Ｃ４タイプの金属接点ターミナルを特徴とする
従来の多レベル金属半導体チップ構造体の一部破断断面
図である。FIG. 1 is a partially cutaway cross-sectional view of a conventional multilevel metal semiconductor chip structure featuring a C4 type metal contact terminal.

【図２】図１の金属接点ターミナルのより詳細な多層化
された接点パッド構造体及びろうボール構造を示す拡大
断面図である。2 is an enlarged cross-sectional view showing a more detailed multilayered contact pad structure and solder ball structure of the metal contact terminal of FIG.

【図３】（ＡＡ）、（ＢＡ）、（ＡＢ）、（ＢＢ）、
（Ｃ）、（Ｄ）及び（Ｅ）は、図２の金属接点ターミナ
ルの形成の二つの既知のプロセス変形例により行われる
従来の製造過程を示す半導体チップ構造の断面図であ
る。3 (AA), (BA), (AB), (BB),
3C, 3D and 3E are sectional views of a semiconductor chip structure showing a conventional manufacturing process performed by two known process variants of forming the metal contact terminal of FIG.

【図４】（Ａ）乃至（Ｆ）は、本発明の方法による新規
な金属接点パッド及び接点ターミナルの形成を示す。4A to 4F show the formation of a novel metal contact pad and contact terminal according to the method of the present invention.

【符号の説明】[Explanation of symbols]

１０ 半導体チップ構造体 １５ 金属ランド ２７ モリブデンマスク ２８ クロム層 ２９ 銅層 ３０ 金層 ３１ フォトレジスト層（フォトレジストパターン） ３２ クロムマスク ３３’ 中間接点パッド ３３ 最終金属接点パッド ３４’ 錫−鉛層（ろう隆起） ３４ ろうボール 10 semiconductor chip structure 15 metal land 27 molybdenum mask 28 chrome layer 29 copper layer 30 gold layer 31 photoresist layer (photoresist pattern) 32 chrome mask 33 'intermediate contact pad 33 final metal contact pad 34' tin-lead layer (wax Raised) 34 Wax ball

フロントページの続き (72)発明者 ジョルジュ ロベール フランス国91510、ラ フェルト−アレ、 リュドゥ ラ フェルム−ボーヌ １Front Page Continuation (72) Inventor George Robert France 91510, La Felt-Are, Lu de la Ferme-Beaune 1

Claims (9)

【特許請求の範囲】[Claims] 【請求項１】 上に形成された金属ランド（１８）と前
記金属ランドの一部を露出する接点開口が設けられたパ
ッシヴェイティング層（１９）とを有する絶縁基板（１
７）を備えるタイプの構造体（２３）上に定められたサ
イズの金属接点パッド（３３）を形成する方法であっ
て、 （ａ）前記接点開口内に近接して中間金属接点パッド
（３３’）を形成するために前記定められたサイズより
大きい孔を有する金属マスク（２７）を介して前記構造
体上に金属層（２８）を付着する工程と、 （ｂ）前記構造体上にフォトレジスト層（３１）を適用
すると共に、一部が過剰に露出する前記中間金属接点パ
ッド（３３’）上に前記定められたサイズのパターン
（３１）が整合されて残るように前記フォトレジスト層
（３１）をパターン化する工程と、 （ｃ）前記パターン（３１）を現場マスクとして利用し
て前記中間金属接点パッド（３３’）を描写すると共
に、前記定められたサイズを有する最終の金属接点パッ
ド（３３）を得るために前記中間金属接点パッド（３
３’）の前記過剰金属を除去する工程と、 （ｄ）残りのフォトレジストパターン（３１）を除去す
る工程と、 よりなる金属接点パッド形成方法。1. An insulating substrate (1) having a metal land (18) formed thereon and a passivating layer (19) provided with a contact opening exposing a part of the metal land.
7) A method of forming a metal contact pad (33) of defined size on a structure (23) of the type comprising: (a) an intermediate metal contact pad (33 'proximate the contact opening). A) depositing a metal layer (28) on the structure through a metal mask (27) having pores larger than the defined size to form (b) a photoresist on the structure; Applying the layer (31), the photoresist layer (31) such that the pattern (31) of the defined size remains aligned on the intermediate metal contact pad (33 ′) that is partially overexposed. And (c) utilizing the pattern (31) as an in-situ mask to delineate the intermediate metal contact pad (33 ') and having a final metal contact pad having the defined size. Wherein in order to obtain 33) intermediate metal contact pad (3
3 ') a step of removing the excess metal, and (d) a step of removing the remaining photoresist pattern (31), the method for forming a metal contact pad. 【請求項２】 前記（ａ）工程に先立って、前記金属マ
スク（２７）を利用して前記構造体がアルゴンイオン衝
撃によりＲＦ洗浄工程を受ける請求項１記載の金属接点
パッド形成方法。2. The method for forming a metal contact pad according to claim 1, wherein, prior to the step (a), the structure is subjected to an RF cleaning step by argon ion bombardment using the metal mask (27). 【請求項３】 前記金属層は、Ｃｒ（２８）−Ｃｒ／Ｃ
ｕ−Ｃｕ（２９）−Ａｕ（３０）複合層よりなる請求項
１又は２記載の金属接点パッド形成方法。3. The metal layer is Cr (28) -Cr / C.
The method for forming a metal contact pad according to claim 1 or 2, comprising a u-Cu (29) -Au (30) composite layer. 【請求項４】 前記パターン化の前記（ｂ）工程は、ポ
ジティブレジスト層を前記構造体へ適用する工程と、 前記レジスト層をベークする工程と、 クロムマスク（３２）と前記構造体と整合する工程と、 前記レジスト層を近接プリンタ又はステッパでＵＶ光に
露光する工程と、 前記レジスト層を現像剤で現像する工程と、よりなる請
求項１又は２又は３記載の金属接点パッド形成方法。4. The step (b) of the patterning comprises applying a positive resist layer to the structure, baking the resist layer, and aligning the chrome mask (32) with the structure. The method of forming a metal contact pad according to claim 1, 2 or 3, comprising the steps of: exposing the resist layer to UV light with a proximity printer or a stepper; and developing the resist layer with a developer. 【請求項５】 前記過剰金属を除去する工程は、 Ａｕ層をヨー素及びヨー化カリウム溶液でエッチングす
る工程と、 Ｃｕ層及びＣｒ層を硝酸溶液でエッチングする工程と、 Ｃｒ／Ｃｕオーバーラップ層をセリウム含有の硫酸アン
モニウム溶液の混合物でエッチングする工程と、を備え
る請求項３又は４記載の金属接点パッド形成方法。5. The step of removing the excess metal includes the steps of etching the Au layer with an iodine and potassium iodide solution, etching the Cu layer and the Cr layer with a nitric acid solution, and a Cr / Cu overlap layer. Etching the mixture with a mixture of cerium-containing ammonium sulfate solution. 【請求項６】 前記Ａｕ層又はＣｕ層をエッチングする
工程は、ＨＣｌ＋ＨＮＯ3 溶液で行なわれる請求項４記
載の金属接点パッド形成方法。6. The method for forming a metal contact pad according to claim 4, wherein the step of etching the Au layer or the Cu layer is performed with a HCl + HNO 3 solution. 【請求項７】 上に形成された金属ランド（１８）と前
記金属ランドの一部を露出する接点開口が設けられたパ
ッシヴェイティング層（１９）とを有する絶縁基板（１
７）を備えるタイプの構造体（２３）上に定められたサ
イズの金属接点ターミナル（３５）を形成する方法であ
って、 （ａ）前記接点開口内に近接して中間金属接点パッド
（３３’）を形成するために前記定められたサイズより
大きい孔を有する金属マスク（２７）を介して前記構造
体上に金属層（２８）を付着する工程と、 （ｂ）前記構造体上にフォトレジスト層（３１）を適用
すると共に、一部が過剰に露出する前記中間金属接点パ
ッド（３３’）上に前記定められたサイズのパターン
（３１）が整合されて残るように前記フォトレジスト層
（３１）をパターン化する工程と、 （ｃ）前記パターン（３１）を現場マスクとして利用し
て前記中間金属接点パッド（３３’）を描写すると共
に、前記定められたサイズを有する最終の金属接点パッ
ド（３３）を得るために前記中間金属接点パッド（３
３’）の前記過剰金属を除去する工程と、 （ｄ）残りのフォトレジストパターン（３１）を除去す
る工程と、 （ｅ）前記構造体と前記最終の金属接点パッド（３３）
を中心とする孔を有する金属マスクとを整合する工程
と、 （ｆ）前記最終の金属接点パッド（３３）上にろう隆起
（３４’）を形成するために前記金属マスクを覆うよう
に鉛−錫ろう層（３４’）を付着する工程と、 （ｇ）ろうボール（３４）を形成するために前記ろうを
リフローし、前記接点パッドサイトに前記金属接点ター
ミナル（３５）を提供する工程と、よりなる金属接点タ
ーミナル形成方法。7. An insulating substrate (1) having a metal land (18) formed thereon and a passivating layer (19) provided with a contact opening exposing a part of the metal land.
7) A method of forming a metal contact terminal (35) of defined size on a structure (23) of the type comprising: (a) an intermediate metal contact pad (33 'proximate the contact opening). A) depositing a metal layer (28) on the structure through a metal mask (27) having pores larger than the defined size to form (b) a photoresist on the structure; Applying the layer (31), the photoresist layer (31) such that the pattern (31) of the defined size remains aligned on the intermediate metal contact pad (33 ′) that is partially overexposed. (C) patterning the intermediate metal contact pads (33 ') using the pattern (31) as an in-situ mask and forming a final metal contact pattern having the defined size. Wherein in order to obtain de (33) intermediate metal contact pad (3
3 ') removing the excess metal, (d) removing the remaining photoresist pattern (31), (e) the structure and the final metal contact pad (33).
Aligning with a metal mask having a hole centered at (f) lead-over the metal mask to form a solder bump (34 ') on the final metal contact pad (33). Depositing a tin braze layer (34 '); (g) reflowing the braze to form a braze ball (34) and providing the metal contact terminal (35) at the contact pad site; A method of forming a metal contact terminal. 【請求項８】 前記（ｅ）工程の前記金属マスクは、前
記（ａ）工程で用いられた物と同一である請求項７記載
の金属接点ターミナル形成方法。8. The method for forming a metal contact terminal according to claim 7, wherein the metal mask used in the step (e) is the same as that used in the step (a). 【請求項９】 前記金属層は、複合Ｃｒ−Ｃｒ／Ｃｕ−
Ｃｕ−Ａｕ層よりなる請求項７又は８記載の金属接点タ
ーミナル形成方法。9. The metal layer is a composite Cr—Cr / Cu—
The method for forming a metal contact terminal according to claim 7 or 8, comprising a Cu-Au layer.
JP3168871A 1990-07-31 1991-06-13 Metal contact pad forming method and metal contact terminal forming method Expired - Lifetime JPH0715910B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP90480110A EP0469216B1 (en) 1990-07-31 1990-07-31 Method of forming metal contact pads and terminals on semiconductor chips
FR90480110.7 1990-07-31

Publications (2)

Publication Number Publication Date
JPH05218043A true JPH05218043A (en) 1993-08-27
JPH0715910B2 JPH0715910B2 (en) 1995-02-22

Family

ID=8205837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3168871A Expired - Lifetime JPH0715910B2 (en) 1990-07-31 1991-06-13 Metal contact pad forming method and metal contact terminal forming method

Country Status (4)

Country Link
US (1) US5137845A (en)
EP (1) EP0469216B1 (en)
JP (1) JPH0715910B2 (en)
DE (1) DE69014871T2 (en)

Families Citing this family (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4225138A1 (en) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichip module and method for its production
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
US5366140A (en) * 1993-09-30 1994-11-22 Minnesota Mining And Manufacturing Company Patterned array of uniform metal microbeads
US5384283A (en) * 1993-12-10 1995-01-24 International Business Machines Corporation Resist protection of ball limiting metal during etch process
US5466540A (en) * 1994-02-14 1995-11-14 Ceridian Corporation Mark of an electronic component lid
US5665639A (en) * 1994-02-23 1997-09-09 Cypress Semiconductor Corp. Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
US5540377A (en) * 1994-07-15 1996-07-30 Ito; Carl T. Solder ball placement machine
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP2792532B2 (en) * 1994-09-30 1998-09-03 日本電気株式会社 Semiconductor device manufacturing method and semiconductor wafer
US5605856A (en) * 1995-03-14 1997-02-25 University Of North Carolina Method for designing an electronic integrated circuit with optical inputs and outputs
JPH08321486A (en) * 1995-05-24 1996-12-03 Sony Corp Metal film pattern forming method
US5847455A (en) * 1995-11-07 1998-12-08 Vlsi Technology, Inc. Molded leadframe ball grid array
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
JP3385604B2 (en) * 1996-05-08 2003-03-10 ソニー株式会社 Method of forming solder bump
JP3413020B2 (en) * 1996-07-17 2003-06-03 株式会社東芝 Manufacturing method of semiconductor device
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
US5902686A (en) * 1996-11-21 1999-05-11 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
US5946590A (en) * 1996-12-10 1999-08-31 Citizen Watch Co., Ltd. Method for making bumps
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US5988487A (en) * 1997-05-27 1999-11-23 Fujitsu Limited Captured-cell solder printing and reflow methods
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US6293456B1 (en) 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7819301B2 (en) * 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US7007833B2 (en) 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US5891756A (en) 1997-06-27 1999-04-06 Delco Electronics Corporation Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
TW396462B (en) 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
TW444236B (en) 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
TW522536B (en) 1998-12-17 2003-03-01 Wen-Chiang Lin Bumpless flip chip assembly with strips-in-via and plating
US6232212B1 (en) * 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
JP3606769B2 (en) 1999-07-13 2005-01-05 新光電気工業株式会社 Semiconductor device
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
US6570251B1 (en) 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
JP3968554B2 (en) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 Bump forming method and semiconductor device manufacturing method
US6293457B1 (en) * 2000-06-08 2001-09-25 International Business Machines Corporation Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization
US6258705B1 (en) * 2000-08-21 2001-07-10 Siliconeware Precision Industries Co., Ltd. Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6692629B1 (en) 2000-09-07 2004-02-17 Siliconware Precision Industries Co., Ltd. Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
TW456008B (en) 2000-09-28 2001-09-21 Siliconware Precision Industries Co Ltd Flip chip packaging process with no-flow underfill method
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6878642B1 (en) * 2000-10-06 2005-04-12 Taiwan Semiconductor Manufacturing Company Method to improve passivation openings by reflow of photoresist to eliminate tape residue
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6489229B1 (en) 2001-09-07 2002-12-03 Motorola, Inc. Method of forming a semiconductor device having conductive bumps without using gold
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6853076B2 (en) * 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
US6740427B2 (en) 2001-09-21 2004-05-25 Intel Corporation Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6593224B1 (en) 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
JP3693057B2 (en) * 2003-07-04 2005-09-07 セイコーエプソン株式会社 Manufacturing method of semiconductor device
DE10333465B4 (en) * 2003-07-22 2008-07-24 Infineon Technologies Ag Electronic component with semiconductor chip, method for producing the same and method for producing a semiconductor wafer with contact pads
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
KR100510543B1 (en) * 2003-08-21 2005-08-26 삼성전자주식회사 Method for forming bump without surface defect
KR100659527B1 (en) * 2003-10-22 2006-12-20 삼성전자주식회사 Flip chip bonding semiconductor chip with three-dimensional bump lower metal layer and its mounting structure
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US6977213B1 (en) * 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI246733B (en) * 2005-05-04 2006-01-01 Siliconware Precision Industries Co Ltd Fabrication method of under bump metallurgy structure
US20070102815A1 (en) * 2005-11-08 2007-05-10 Kaufmann Matthew V Bumping process with self-aligned A1-cap and the elimination of 2nd passivation layer
DE102006001254B4 (en) * 2005-11-30 2015-03-19 Globalfoundries Inc. Method for producing solder balls with a stable oxide layer by controlling the melting environment
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US20090051079A1 (en) * 2007-08-22 2009-02-26 Ronan Jeffrey J Roofing components having vacuum-formed thermoset materials and related manufacturing methods
DE102009013921B3 (en) * 2009-03-19 2010-09-30 Forschungsverbund Berlin E.V. Method for producing a metallization for at least one contact pad and semiconductor wafer with metallization for at least one contact pad
US9093385B2 (en) * 2013-05-28 2015-07-28 Infineon Technologies Ag Method for processing a semiconductor workpiece with metallization
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
CN104465426B (en) * 2014-12-25 2018-04-27 颀中科技（苏州）有限公司 The production method of convex block
US9859213B2 (en) * 2015-12-07 2018-01-02 Dyi-chung Hu Metal via structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4113578A (en) * 1973-05-31 1978-09-12 Honeywell Inc. Microcircuit device metallization
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
US4427715A (en) * 1978-07-03 1984-01-24 National Semiconductor Corporation Method of forming expanded pad structure
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
JPS5649543A (en) * 1979-09-28 1981-05-06 Hitachi Ltd Method for forming solder bump
US4434434A (en) * 1981-03-30 1984-02-28 International Business Machines Corporation Solder mound formation on substrates

Also Published As

Publication number Publication date
JPH0715910B2 (en) 1995-02-22
DE69014871D1 (en) 1995-01-19
EP0469216B1 (en) 1994-12-07
EP0469216A1 (en) 1992-02-05
US5137845A (en) 1992-08-11
DE69014871T2 (en) 1995-05-24

Similar Documents

Publication Publication Date Title
JPH05218043A (en) Metal contact pad forming method and metal contact terminal forming method
US6232212B1 (en) Flip chip bump bonding
US6426281B1 (en) Method to form bump in bumping technology
US5492235A (en) Process for single mask C4 solder bump fabrication
KR100319813B1 (en) method of forming solder bumps with reduced UBM undercut
US6989326B2 (en) Bump manufacturing method
US6329608B1 (en) Key-shaped solder bumps and under bump metallurgy
US5466635A (en) Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
TWI225899B (en) Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US6756294B1 (en) Method for improving bump reliability for flip chip devices
US6759319B2 (en) Residue-free solder bumping process
US6440836B1 (en) Method for forming solder bumps on flip chips and devices formed
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US6639314B2 (en) Solder bump structure and a method of forming the same
US6319846B1 (en) Method for removing solder bodies from a semiconductor wafer
US6429046B1 (en) Flip chip device and method of manufacture
JP2000133667A (en) Method of forming bump electrodes
US6716739B2 (en) Bump manufacturing method
TWI273639B (en) Etchant and method for forming bumps
JP2002217226A (en) Solder bump formation method
US20030157438A1 (en) Bump forming process
CN102496603A (en) Chip level packaging structure
CN110299337A (en) Soldering projection, flip chip structure and preparation method thereof
CN1103119C (en) Method for Single Mask C4 Solder Bump Fabrication
JPH11233561A (en) Mounting structure of semiconductor chip parts