JPH05218269A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05218269A JPH05218269A JP1726292A JP1726292A JPH05218269A JP H05218269 A JPH05218269 A JP H05218269A JP 1726292 A JP1726292 A JP 1726292A JP 1726292 A JP1726292 A JP 1726292A JP H05218269 A JPH05218269 A JP H05218269A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- terminal
- side end
- solder
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 セラミックパッケージの側端面に形成した鑞
付けパッドに端子を鑞付けした半導体装置に関し、特に
溶融はんだの中に端子を浸漬してその表面をはんだコー
ティングした際に、端子間がはんだにより短絡された状
態であるはんだブリッジを発生させない半導体装置の提
供を目的とする。 【構成】 セラミック製のベース基板11a の側端面に形
成した鑞付けパッド11bに端子11c を密着して接合して
なるセラミックパッケージ11を含んで構成したセラミッ
クパッケージ構造の半導体装置において、ベース基板11
a の側端面に、この側端面に対面している部分の端子11
c を収容し、かつこの端子の厚さより深い凹陥部11d が
設けられており、この凹陥部11d に形成された鑞付けパ
ッド11b に端子11c が密着して接合して半導体装置を構
成する。
付けパッドに端子を鑞付けした半導体装置に関し、特に
溶融はんだの中に端子を浸漬してその表面をはんだコー
ティングした際に、端子間がはんだにより短絡された状
態であるはんだブリッジを発生させない半導体装置の提
供を目的とする。 【構成】 セラミック製のベース基板11a の側端面に形
成した鑞付けパッド11bに端子11c を密着して接合して
なるセラミックパッケージ11を含んで構成したセラミッ
クパッケージ構造の半導体装置において、ベース基板11
a の側端面に、この側端面に対面している部分の端子11
c を収容し、かつこの端子の厚さより深い凹陥部11d が
設けられており、この凹陥部11d に形成された鑞付けパ
ッド11b に端子11c が密着して接合して半導体装置を構
成する。
Description
【０００１】
【産業上の利用分野】本発明は、セラミックパッケージ
の側端面に形成した鑞付けパッドに端子を鑞付けした半
導体装置、特に溶融はんだの中に端子を浸漬してその表
面をはんだコーティングした際に、端子間がはんだによ
り短絡された状態であるはんだブリッジを発生させない
半導体装置に関する。
の側端面に形成した鑞付けパッドに端子を鑞付けした半
導体装置、特に溶融はんだの中に端子を浸漬してその表
面をはんだコーティングした際に、端子間がはんだによ
り短絡された状態であるはんだブリッジを発生させない
半導体装置に関する。
【０００２】
【従来の技術】次に、セラミックパッケージ、例えばア
ルミナ製のセラミックパッケージの側端面に形成した鑞
付けパッドに端子を鑞付けして構成した従来の半導体装
置について図２を参照して説明する。
ルミナ製のセラミックパッケージの側端面に形成した鑞
付けパッドに端子を鑞付けして構成した従来の半導体装
置について図２を参照して説明する。
【０００３】図２は、従来の半導体装置を説明するため
の図で、同図(a) は半導体装置の側面図、同図(b) は半
導体装置の正面図、同図(c) は半導体装置を溶融はんだ
中にディピングする状態を示す要部側面図、同図(d) は
ディピング前の端子の拡大端面図、同図(e) 及び同図
(f) ははんだ付けされた端子の要部断面図である。
の図で、同図(a) は半導体装置の側面図、同図(b) は半
導体装置の正面図、同図(c) は半導体装置を溶融はんだ
中にディピングする状態を示す要部側面図、同図(d) は
ディピング前の端子の拡大端面図、同図(e) 及び同図
(f) ははんだ付けされた端子の要部断面図である。
【０００４】図２に示すように従来のセラミックパッケ
ージ型の半導体装置20においては、そのセラミックパッ
ケージ21は、アルミナ製のベース基板21a の平坦な側端
面に通常のメタライズ技術により形成した鑞付けパッド
21b 、コバール（Kovar)や鉄ニッケル製で羽子板状をし
た端子21c の一端側の広幅部21c1を鑞付けして構成して
いた。
ージ型の半導体装置20においては、そのセラミックパッ
ケージ21は、アルミナ製のベース基板21a の平坦な側端
面に通常のメタライズ技術により形成した鑞付けパッド
21b 、コバール（Kovar)や鉄ニッケル製で羽子板状をし
た端子21c の一端側の広幅部21c1を鑞付けして構成して
いた。
【０００５】この鑞付けパッド21b は、セラミックパッ
ケージ21に搭載される半導体チップ（図示せず）にボン
ディングワイヤ等を介して接続されるから、端子21c は
半導体チップに接続することはむろんである。
ケージ21に搭載される半導体チップ（図示せず）にボン
ディングワイヤ等を介して接続されるから、端子21c は
半導体チップに接続することはむろんである。
【０００６】
【発明が解決しようとする課題】前述した従来のセラミ
ックパッケージ型の半導体装置20の製造工程には、セラ
ミックパッケージ21の表面側を金属カバー22で封着して
このセラミックパッケージ21に搭載された半導体チップ
（図示せず）を封止する加熱工程がある。
ックパッケージ型の半導体装置20の製造工程には、セラ
ミックパッケージ21の表面側を金属カバー22で封着して
このセラミックパッケージ21に搭載された半導体チップ
（図示せず）を封止する加熱工程がある。
【０００７】したがって、この加熱工程により端子21c
の表面が酸化されないように、その表面にはメッキ処理
により金Ｇが被着されている (図２の(d) 図参照) 。こ
のように構成されている半導体装置20を通常のはんだ付
け技術を使用してプリント基板（図示せず）等へ実装す
ると、半導体装置20の端子21c に被着した金Ｇは、はん
だ付けの際にはんだ、例えば錫(Sn)鉛(Pb)系のはんだＳ
の中に溶け込んで端子21c の母材表面に残ることは通常
ない( 図２の(e) 図参照) 。
の表面が酸化されないように、その表面にはメッキ処理
により金Ｇが被着されている (図２の(d) 図参照) 。こ
のように構成されている半導体装置20を通常のはんだ付
け技術を使用してプリント基板（図示せず）等へ実装す
ると、半導体装置20の端子21c に被着した金Ｇは、はん
だ付けの際にはんだ、例えば錫(Sn)鉛(Pb)系のはんだＳ
の中に溶け込んで端子21c の母材表面に残ることは通常
ない( 図２の(e) 図参照) 。
【０００８】ところで、端子21c に被着した金Ｇの膜厚
が規定の膜厚より厚かったり、プリント基板に半導体装
置20を搭載する際の端子21c と溶融はんだとの接触時間
が予定の時間より短かったりすると、端子21c の表面に
金Ｇが残ってしまうこととなる( 図２の(f) 図参照) 。
が規定の膜厚より厚かったり、プリント基板に半導体装
置20を搭載する際の端子21c と溶融はんだとの接触時間
が予定の時間より短かったりすると、端子21c の表面に
金Ｇが残ってしまうこととなる( 図２の(f) 図参照) 。
【０００９】この端子21c の表面に残ってしまった金Ｇ
は、はんだＳの構成金属である錫(Sn)と脆い金属間化合
物を除々に形成し、端子21c とはんだＳとの密着強度を
低下させることが間々あった。
は、はんだＳの構成金属である錫(Sn)と脆い金属間化合
物を除々に形成し、端子21c とはんだＳとの密着強度を
低下させることが間々あった。
【００１０】したがって、このような問題の発生を回避
するために、半導体装置20が完成した後に、この半導体
装置20の端子21c を図２の(c) 図に示す如く溶融はんだ
Ｓ中にディピング(Dipping; 浸漬) し、端子21c の表面
に被着している金Ｇを溶融はんだＳの中に溶かし込むと
ともに、端子21c の母材表面 (例えば、コバールの表
面) にはんだＳを被着するようにしていた。
するために、半導体装置20が完成した後に、この半導体
装置20の端子21c を図２の(c) 図に示す如く溶融はんだ
Ｓ中にディピング(Dipping; 浸漬) し、端子21c の表面
に被着している金Ｇを溶融はんだＳの中に溶かし込むと
ともに、端子21c の母材表面 (例えば、コバールの表
面) にはんだＳを被着するようにしていた。
【００１１】ところが、半導体装置20の端子21c を上記
のように溶融はんだＳの中にディピングすると、互いに
隣接する羽子板状の端子21c が互いの側端面を近接状態
で対向していることと、熱容量が大きく然も熱伝導率が
大きいセラミックパッケージ21のベース基板21a 付近の
溶融はんだＳが熱を奪われてその粘度が大きくなって流
れが悪くなることのために、本来流れ落ちるべきはんだ
Ｓが流れ落ちずに端子21c 間に溜まってはんだブリッジ
Ｂが発生することが少なくなかった。
のように溶融はんだＳの中にディピングすると、互いに
隣接する羽子板状の端子21c が互いの側端面を近接状態
で対向していることと、熱容量が大きく然も熱伝導率が
大きいセラミックパッケージ21のベース基板21a 付近の
溶融はんだＳが熱を奪われてその粘度が大きくなって流
れが悪くなることのために、本来流れ落ちるべきはんだ
Ｓが流れ落ちずに端子21c 間に溜まってはんだブリッジ
Ｂが発生することが少なくなかった。
【００１２】本発明は、このような問題を解消するため
になされたものであって、その目的は、溶融はんだの中
に端子を浸漬して表面をはんだコーティングした際に、
端子間にはんだブリッジを発生させない半導体装置を提
供することにある。
になされたものであって、その目的は、溶融はんだの中
に端子を浸漬して表面をはんだコーティングした際に、
端子間にはんだブリッジを発生させない半導体装置を提
供することにある。
【００１３】
【課題を解決するための手段】前記目的は、図１に示す
ように、セラミック製のベース基板11a の側端面に形成
した鑞付けパッド11b に端子11c を密着して接合してな
るセラミックパッケージ11を含んで構成したセラミック
パッケージ構造の半導体装置において、ベース基板11a
の側端面に、この側端面に対面している部分の端子11c
を収容し、かつこの端子の厚さより深い凹陥部11d が設
けられており、この凹陥部11dに形成された鑞付けパッ
ド11b に端子11c が密着して接合されていることを特徴
とする半導体装置により達成される。
ように、セラミック製のベース基板11a の側端面に形成
した鑞付けパッド11b に端子11c を密着して接合してな
るセラミックパッケージ11を含んで構成したセラミック
パッケージ構造の半導体装置において、ベース基板11a
の側端面に、この側端面に対面している部分の端子11c
を収容し、かつこの端子の厚さより深い凹陥部11d が設
けられており、この凹陥部11dに形成された鑞付けパッ
ド11b に端子11c が密着して接合されていることを特徴
とする半導体装置により達成される。
【００１４】
【作用】本発明の半導体装置のセラミックパッケージ11
は、そのセラミック製のベース基板11a の側端面に端子
11c の厚さより深い凹陥部11d を設け、この凹陥部11d
に形成した鑞付けパッド11b に端子11b を鑞付けして構
成している。
は、そのセラミック製のベース基板11a の側端面に端子
11c の厚さより深い凹陥部11d を設け、この凹陥部11d
に形成した鑞付けパッド11b に端子11b を鑞付けして構
成している。
【００１５】したがって、互いに隣接する端子11c であ
っても、その側端面 (端子11c の側端面) はベース基板
11a の側面部を介在させて対向することとなる。このた
め、本発明の半導体装置においては、前述したように端
子11c を溶融はんだＳの中にディピングしても互いに隣
接する端子11c 間に介在するベース基板11a の側端面に
邪魔されることにより、隣接する端子11c 間にはんだＳ
が溜まることがないためにブリッジＢも発生することは
ない。
っても、その側端面 (端子11c の側端面) はベース基板
11a の側面部を介在させて対向することとなる。このた
め、本発明の半導体装置においては、前述したように端
子11c を溶融はんだＳの中にディピングしても互いに隣
接する端子11c 間に介在するベース基板11a の側端面に
邪魔されることにより、隣接する端子11c 間にはんだＳ
が溜まることがないためにブリッジＢも発生することは
ない。
【００１６】
【実施例】以下、本発明の一実施例の半導体装置につい
て図１を参照して説明する。図１は、本発明の一実施例
の半導体装置を説明するための図であって、同図(a) は
半導体装置の要部側面図、同図(b) は半導体装置の要部
平面図、同図(c) は半導体装置のＡ−Ａ線要部断面図で
ある。
て図１を参照して説明する。図１は、本発明の一実施例
の半導体装置を説明するための図であって、同図(a) は
半導体装置の要部側面図、同図(b) は半導体装置の要部
平面図、同図(c) は半導体装置のＡ−Ａ線要部断面図で
ある。
【００１７】図１の(a) 〜(c) に示す本発明の一実施例
の半導体装置10は、図２により説明した従来の半導体装
置20のセラミックパッケージ21のベース基板21a の端子
21cが鑞付けされている側端面の形状を変更して構成し
たものである。
の半導体装置10は、図２により説明した従来の半導体装
置20のセラミックパッケージ21のベース基板21a の端子
21cが鑞付けされている側端面の形状を変更して構成し
たものである。
【００１８】すなわち、半導体装置10のパッケージ11
は、セラミック、例えば、アルミナ製のベース基板11a
の側端面に、この側端面に対面している部分の端子11c
を収容し、かつこの端子の厚さ（例えば、２００μｍ）
より深い (例えば、深さが３００μｍ) の凹陥部11d を
設け、この凹陥部11d に形成した鑞付けパッド11b に端
子11c を鑞付けして構成している。
は、セラミック、例えば、アルミナ製のベース基板11a
の側端面に、この側端面に対面している部分の端子11c
を収容し、かつこの端子の厚さ（例えば、２００μｍ）
より深い (例えば、深さが３００μｍ) の凹陥部11d を
設け、この凹陥部11d に形成した鑞付けパッド11b に端
子11c を鑞付けして構成している。
【００１９】なお、この端子11c は、従来の半導体装置
20のセラミックパッケージ21を構成している端子21c と
同形且つ同一材料で構成されている。また、鑞付けパッ
ド11b は、粉末タングステンを主材とするタングステン
ペーストを通常のスクリーン印刷技術によりベース基板
11a の側端面に形成した凹陥部11d に印刷・焼成した後
に、タングステン膜上にニッケルメッキを施して形成し
たものである。
20のセラミックパッケージ21を構成している端子21c と
同形且つ同一材料で構成されている。また、鑞付けパッ
ド11b は、粉末タングステンを主材とするタングステン
ペーストを通常のスクリーン印刷技術によりベース基板
11a の側端面に形成した凹陥部11d に印刷・焼成した後
に、タングステン膜上にニッケルメッキを施して形成し
たものである。
【００２０】したがって、本発明の一実施例の半導体装
置においては、互いに隣接する端子11c であっても、そ
の側端面 (端子11c の側端面) はベース基板11a の側面
部を介在させて対向することとなる。
置においては、互いに隣接する端子11c であっても、そ
の側端面 (端子11c の側端面) はベース基板11a の側面
部を介在させて対向することとなる。
【００２１】このため、図２の(c) 図に示す方法と同様
に、端子11c を溶融はんだＳの中にディピングしても互
いに隣接する端子11c 間に介在するベース基板11a の側
端面に邪魔されることにより、隣接する端子11c 間には
んだＳが溜まることがないためにブリッジＢも発生する
ことはない。
に、端子11c を溶融はんだＳの中にディピングしても互
いに隣接する端子11c 間に介在するベース基板11a の側
端面に邪魔されることにより、隣接する端子11c 間には
んだＳが溜まることがないためにブリッジＢも発生する
ことはない。
【００２２】
【発明の効果】以上説明したように本発明は、溶融はん
だの中に端子を浸漬して表面をはんだコーティングした
際に、端子間にはんだブリッジを発生させない半導体装
置の提供を可能にする。
だの中に端子を浸漬して表面をはんだコーティングした
際に、端子間にはんだブリッジを発生させない半導体装
置の提供を可能にする。
【図１】は、本発明の一実施例の半導体装置を説明する
ための図、
ための図、
【図２】は、従来の半導体装置を説明するための図であ
る。
る。
10,20 は、半導体装置、 11,21 は、セラミックパッケージ、 11a,21a は、ベース基板、 11b,21b は、鑞付けパッド、 11c,21c は、端子、 21c1は、広幅部、 11d は、凹陥部、 22は、金属カバーをそれぞれ示す。
Claims (1)
- 【請求項１】 セラミック製のベース基板(11a) の側端
面に形成した鑞付けパッド(11b) に端子(11c) を密着し
て接合してなるセラミックパッケージ(11)を含んで構成
したセラミックパッケージ構造の半導体装置において、 ベース基板(11a) の側端面に、この側端面に対面してい
る部分の端子(11c) を収容し、かつこの端子の厚さより
深い凹陥部(11d) が設けられており、この凹陥部(11d)
に形成された鑞付けパッド(11b) に端子(11c) が密着し
て接合されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1726292A JPH05218269A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1726292A JPH05218269A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218269A true JPH05218269A (ja) | 1993-08-27 |
Family
ID=11939057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1726292A Withdrawn JPH05218269A (ja) | 1992-02-03 | 1992-02-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218269A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0917196A3 (en) * | 1997-11-17 | 2003-01-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor element module and semiconductor device |
-
1992
- 1992-02-03 JP JP1726292A patent/JPH05218269A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0917196A3 (en) * | 1997-11-17 | 2003-01-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor element module and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| JPS61142750A (ja) | 絶縁基板 | |
| JP3702117B2 (ja) | 電子部品装置 | |
| US5825086A (en) | Ceramic lid assembly for semiconductor packages | |
| JPH05218269A (ja) | 半導体装置 | |
| JP4328462B2 (ja) | はんだコートリッド | |
| JP2003133449A (ja) | ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法 | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06216184A (ja) | 配線基板上の配線の表面処理方法 | |
| JP2516606Y2 (ja) | 表面実装型電子部品 | |
| JPH07211575A (ja) | セラミックコンデンサ | |
| JP3808358B2 (ja) | 配線基板 | |
| JPH05267496A (ja) | セラミックス配線基板の製造方法 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JPH08125098A (ja) | 半導体装置及びその製造方法 | |
| JPH08107261A (ja) | 電気回路装置相互の接続構造および接続方法 | |
| JP2004179179A (ja) | 配線基板 | |
| JPS61166144A (ja) | ペレット取付基板の製造方法 | |
| JP3622160B2 (ja) | セラミック基板およびその製造方法 | |
| JP2968969B2 (ja) | 配線基板 | |
| JPH08236579A (ja) | Ｓｉチップとパッケージの接続方法 | |
| JPH08125080A (ja) | 半導体装置及びその製造方法 | |
| JPS6370597A (ja) | 表面実装部品の半田接合方法 | |
| JP2000022012A (ja) | 電子部品装置 | |
| JPH10189831A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |