JPH05218272A - リードフレームの製造方法 - Google Patents
リードフレームの製造方法Info
- Publication number
- JPH05218272A JPH05218272A JP4016743A JP1674392A JPH05218272A JP H05218272 A JPH05218272 A JP H05218272A JP 4016743 A JP4016743 A JP 4016743A JP 1674392 A JP1674392 A JP 1674392A JP H05218272 A JPH05218272 A JP H05218272A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- insulating film
- manufacturing
- island
- relay electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】リードフレームの多ピン化、高精細化に対応で
き、良好なボンダビリティを確保しつつ、しかも製造工
程が簡便で容易であり、さらに装置及び設備を含めて製
造費用が低コストでもあるリードフレームの製造方法を
提供する。 【構成】中継電極３が、アイランド１上の少なくとも周
辺端部に設けられた絶縁皮膜２上にあり、しかも該中継
電極３が該絶縁皮膜２上で個々に絶縁されているリード
フレームにおいて、該絶縁性皮膜２が化成処理法により
形成されることを特徴とするリードフレームの製造方法
である。
き、良好なボンダビリティを確保しつつ、しかも製造工
程が簡便で容易であり、さらに装置及び設備を含めて製
造費用が低コストでもあるリードフレームの製造方法を
提供する。 【構成】中継電極３が、アイランド１上の少なくとも周
辺端部に設けられた絶縁皮膜２上にあり、しかも該中継
電極３が該絶縁皮膜２上で個々に絶縁されているリード
フレームにおいて、該絶縁性皮膜２が化成処理法により
形成されることを特徴とするリードフレームの製造方法
である。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ、ＬＳＩ等の集積
回路からなる半導体装置に用いられるリードフレームの
製造方法に関するものである。
回路からなる半導体装置に用いられるリードフレームの
製造方法に関するものである。
【０００２】
【従来の技術】中継電極部が、アイランド上の少なくと
も周辺端部に設けられた絶縁性皮膜上にあり、しかも個
々に絶縁されている半導体装置用リードフレームの一例
を（図３）に示す。リードフレームの一部を成すアイラ
ンド１上の前記集積回路を搭載する面側をここで上面と
し、上面中央部には金Ａｕ又は銀Ａｇからなる金属皮膜
８が形成され、前記金属皮膜８上には前記集積回路６が
搭載されてあるとともに、上面の周辺端部には気相成長
法により絶縁性皮膜９が形成され、前記絶縁性皮膜９の
面上には導電体からなる中継電極部３が形成されてあ
る。これにより前記ＩＣ、ＬＳＩ等の集積回路の急速な
高集積化及び多機能化に対応したリードフレームの高精
細化や多ピン化の要求に対応していた。
も周辺端部に設けられた絶縁性皮膜上にあり、しかも個
々に絶縁されている半導体装置用リードフレームの一例
を（図３）に示す。リードフレームの一部を成すアイラ
ンド１上の前記集積回路を搭載する面側をここで上面と
し、上面中央部には金Ａｕ又は銀Ａｇからなる金属皮膜
８が形成され、前記金属皮膜８上には前記集積回路６が
搭載されてあるとともに、上面の周辺端部には気相成長
法により絶縁性皮膜９が形成され、前記絶縁性皮膜９の
面上には導電体からなる中継電極部３が形成されてあ
る。これにより前記ＩＣ、ＬＳＩ等の集積回路の急速な
高集積化及び多機能化に対応したリードフレームの高精
細化や多ピン化の要求に対応していた。
【０００３】ところが、前記従来技術に係わるリードフ
レームでは、前記絶縁性皮膜９の形成に際し主に気相成
長法が用いられている。前記気相成長法には代表的なも
のに真空蒸着法や陰極スパッタリング法があるが、両者
共に真空中で物理的作用により薄膜を形成する方法であ
る。そのため、製造装置には成膜用の真空状態を提供す
る装置や設備が必要であり、前記成膜を施すに際して、
高度でしかも複雑な技術を含む工程を必要とし、さらに
前記装置や設備はコストが非常に高くかかるという問題
があった。
レームでは、前記絶縁性皮膜９の形成に際し主に気相成
長法が用いられている。前記気相成長法には代表的なも
のに真空蒸着法や陰極スパッタリング法があるが、両者
共に真空中で物理的作用により薄膜を形成する方法であ
る。そのため、製造装置には成膜用の真空状態を提供す
る装置や設備が必要であり、前記成膜を施すに際して、
高度でしかも複雑な技術を含む工程を必要とし、さらに
前記装置や設備はコストが非常に高くかかるという問題
があった。
【０００４】一方、前記従来の技術には、前記絶縁性皮
膜９の形成にポリイミド等からなる絶縁性シートを用い
る場合もあった。この場合にはワイヤボンディングの際
に施す加熱により前記ポリイミド等からなる絶縁性皮膜
９が若干の軟化を起こし、前記気相成長法による場合の
絶縁性皮膜９と比較してボンダビリティが劣ってしまう
という問題があった。
膜９の形成にポリイミド等からなる絶縁性シートを用い
る場合もあった。この場合にはワイヤボンディングの際
に施す加熱により前記ポリイミド等からなる絶縁性皮膜
９が若干の軟化を起こし、前記気相成長法による場合の
絶縁性皮膜９と比較してボンダビリティが劣ってしまう
という問題があった。
【０００５】
【発明が解決しようとする課題】本発明は前記問題点に
鑑みなされたものであり、リードフレームの多ピン化、
高精細化に対応でき、良好なボンダビリティを確保しつ
つ、しかも製造工程が簡便で容易であり、さらに装置及
び設備を含めて製造費用が低コストでもあるリードフレ
ームの製造方法を提供することを目的とする。
鑑みなされたものであり、リードフレームの多ピン化、
高精細化に対応でき、良好なボンダビリティを確保しつ
つ、しかも製造工程が簡便で容易であり、さらに装置及
び設備を含めて製造費用が低コストでもあるリードフレ
ームの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明が提供する手段は、すなわち、中継電極３が、
アイランド１上の少なくとも周辺端部に設けられた絶縁
皮膜２上にあり、しかも該中継電極３が該絶縁皮膜２上
で個々に絶縁されているリードフレームにおいて、該絶
縁性皮膜２が化成処理法により形成されることを特徴と
するリードフレームの製造方法である。
に本発明が提供する手段は、すなわち、中継電極３が、
アイランド１上の少なくとも周辺端部に設けられた絶縁
皮膜２上にあり、しかも該中継電極３が該絶縁皮膜２上
で個々に絶縁されているリードフレームにおいて、該絶
縁性皮膜２が化成処理法により形成されることを特徴と
するリードフレームの製造方法である。
【０００７】ここで化成処理法とは、試料に対してその
表面に化学的作用により化合物皮膜を形成する方法であ
り、特に本発明中では、金属板を基材となす前記リード
フレームを化成処理浴中に浸漬するという簡便な操作に
より、絶縁性能に優れ且つボンディングワイヤとの密着
性も良好な化合物皮膜を均一に形成できる方法である。
表面に化学的作用により化合物皮膜を形成する方法であ
り、特に本発明中では、金属板を基材となす前記リード
フレームを化成処理浴中に浸漬するという簡便な操作に
より、絶縁性能に優れ且つボンディングワイヤとの密着
性も良好な化合物皮膜を均一に形成できる方法である。
【０００８】尚、前記リードフレーム上への前記絶縁性
皮膜２の形成に際しては、前記化成処理法による絶縁性
皮膜２が不要な部分を、前記化成処理用の液に侵されな
い材質のもので予めマスキングしておき、次に前記化成
処理浴中に浸漬して前記絶縁性皮膜２を設け、しかる後
に前記のマスキングを除去すると処理が容易である。例
えば、前記アイランド１部を除く全ての部分をマスキン
グしておくか、あるいは場合によっては、さらにアイラ
ンド１上の中央部をもマスキングしておくことが好まし
い。
皮膜２の形成に際しては、前記化成処理法による絶縁性
皮膜２が不要な部分を、前記化成処理用の液に侵されな
い材質のもので予めマスキングしておき、次に前記化成
処理浴中に浸漬して前記絶縁性皮膜２を設け、しかる後
に前記のマスキングを除去すると処理が容易である。例
えば、前記アイランド１部を除く全ての部分をマスキン
グしておくか、あるいは場合によっては、さらにアイラ
ンド１上の中央部をもマスキングしておくことが好まし
い。
【０００９】
【作用】本発明に係わるリードフレームの製造方法によ
ると、アイランド１上に前記化成処理法により絶縁性皮
膜２を形成するために、製造工程が簡便で容易であり、
しかも装置及び設備が低コストでもあり、さらには絶縁
性能に優れ且つボンディングワイヤとの密着性も良くボ
ンダビリティに優れた化合物皮膜を均一に形成できる。
しかも絶縁性皮膜上に中継電極を膜の形態で形成するた
め、面積の狭い領域に多数の高精細な前記中継電極を設
けることができる。
ると、アイランド１上に前記化成処理法により絶縁性皮
膜２を形成するために、製造工程が簡便で容易であり、
しかも装置及び設備が低コストでもあり、さらには絶縁
性能に優れ且つボンディングワイヤとの密着性も良くボ
ンダビリティに優れた化合物皮膜を均一に形成できる。
しかも絶縁性皮膜上に中継電極を膜の形態で形成するた
め、面積の狭い領域に多数の高精細な前記中継電極を設
けることができる。
【００１０】これにより従来技術中の前記気相成長法に
より絶縁性皮膜９を形成する場合と比較すると、製造工
程が簡便で容易であり、また製造のための装置及び設備
が低コストでもある。そしてこのとき、ボンダビリティ
や絶縁性も十分であり、特に絶縁性に関しては均一で性
能が高く且つピンホールが極めて少ない良質な絶縁性皮
膜を得られる。また、従来技術中の前記樹脂による絶縁
性皮膜９と比較した場合、ボンダビリティが向上する。
これは前記樹脂による絶縁性皮膜９では、ワイヤボンデ
ィング時の加熱による絶縁性皮膜９の若干の軟化のため
に、超音波振動を付与した際のエネルギーの分散及び集
積回路のずれが発生しワイヤボンディングを効果的に施
すことが困難なためにボンダビリティが劣っていたもの
であるが、本発明に係る絶縁性皮膜２ではそれが未然に
防止でき良好なボンダビリティを確保できる。
より絶縁性皮膜９を形成する場合と比較すると、製造工
程が簡便で容易であり、また製造のための装置及び設備
が低コストでもある。そしてこのとき、ボンダビリティ
や絶縁性も十分であり、特に絶縁性に関しては均一で性
能が高く且つピンホールが極めて少ない良質な絶縁性皮
膜を得られる。また、従来技術中の前記樹脂による絶縁
性皮膜９と比較した場合、ボンダビリティが向上する。
これは前記樹脂による絶縁性皮膜９では、ワイヤボンデ
ィング時の加熱による絶縁性皮膜９の若干の軟化のため
に、超音波振動を付与した際のエネルギーの分散及び集
積回路のずれが発生しワイヤボンディングを効果的に施
すことが困難なためにボンダビリティが劣っていたもの
であるが、本発明に係る絶縁性皮膜２ではそれが未然に
防止でき良好なボンダビリティを確保できる。
【００１１】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。（図１）には本発明の一実施例に係わるリ
ードフレームの平面図を示してあり、また（図２）には
（図１）のＡ−Ａ断面図を示してある。尚、ここではリ
ードフレーム用Ｆｅ−Ｎｉ系合金として多く使用され一
般に４２合金と称される材質に本発明を適用した場合を
示す。
て説明する。（図１）には本発明の一実施例に係わるリ
ードフレームの平面図を示してあり、また（図２）には
（図１）のＡ−Ａ断面図を示してある。尚、ここではリ
ードフレーム用Ｆｅ−Ｎｉ系合金として多く使用され一
般に４２合金と称される材質に本発明を適用した場合を
示す。
【００１２】まずアイランド１の上面のみに前記化成処
理法により絶縁皮膜２を形成するため、処理するリード
フレームにフォトレジストを塗布した後、所定のマスク
を介して露光、現像を行なうことにより、アイランド１
の上面以外の部分に前記化成処理用のマスキングを施し
ておいた。
理法により絶縁皮膜２を形成するため、処理するリード
フレームにフォトレジストを塗布した後、所定のマスク
を介して露光、現像を行なうことにより、アイランド１
の上面以外の部分に前記化成処理用のマスキングを施し
ておいた。
【００１３】次に２２７リットルのＨ3 ＰＯ4 （純度７
５％）中へＭｎＣＯ3 を１０７ｋｇ添加し、さらにＨ2
Ｏを２２７リットル加えた組成の溶液５リットルを、水
４５５リットル中に溶かした水溶液を用意しこれを化成
処理浴とする。前記化成処理浴を９３℃に加熱してある
中へ処理を施すべき前記リードフレームを５分間浸漬し
引き上げることにより前記絶縁性皮膜２を形成した。こ
のとき促進剤を適量添加（例えばＺｎ（ＮＯ3 ）2 を２
０ｇ／リットル）すると、前記絶縁性皮膜２をより短時
間で形成できた。このときの前記絶縁性皮膜２の膜厚は
１μｍ程度のものが得られる。その後、前記マスキング
材を除去しておいた。
５％）中へＭｎＣＯ3 を１０７ｋｇ添加し、さらにＨ2
Ｏを２２７リットル加えた組成の溶液５リットルを、水
４５５リットル中に溶かした水溶液を用意しこれを化成
処理浴とする。前記化成処理浴を９３℃に加熱してある
中へ処理を施すべき前記リードフレームを５分間浸漬し
引き上げることにより前記絶縁性皮膜２を形成した。こ
のとき促進剤を適量添加（例えばＺｎ（ＮＯ3 ）2 を２
０ｇ／リットル）すると、前記絶縁性皮膜２をより短時
間で形成できた。このときの前記絶縁性皮膜２の膜厚は
１μｍ程度のものが得られる。その後、前記マスキング
材を除去しておいた。
【００１４】次にアイランド１の絶縁性皮膜２上の周辺
端部に気相成長法を用いて薄膜からなる前記中継電極３
を形成した。このとき前記中継電極３はインナーリード
先端部４と相対位させた配置に形成した。前記アイラン
ド１中央部の絶縁性皮膜２上にＡｇペースト層５を設
け、さらにＡｇペースト層５を介して集積回路６を搭載
した。しかる後に前記集積回路６と前記中継電極３との
間、及び前記中継電極３とインナーリード先端部４との
間に、それぞれワイヤボンディングを施した後に封止樹
脂７を用いて封止した。尚、ボンディングワイヤの材質
として通常使用されるＡｌ又はＡｕを用いた。
端部に気相成長法を用いて薄膜からなる前記中継電極３
を形成した。このとき前記中継電極３はインナーリード
先端部４と相対位させた配置に形成した。前記アイラン
ド１中央部の絶縁性皮膜２上にＡｇペースト層５を設
け、さらにＡｇペースト層５を介して集積回路６を搭載
した。しかる後に前記集積回路６と前記中継電極３との
間、及び前記中継電極３とインナーリード先端部４との
間に、それぞれワイヤボンディングを施した後に封止樹
脂７を用いて封止した。尚、ボンディングワイヤの材質
として通常使用されるＡｌ又はＡｕを用いた。
【００１５】これは製造工程が簡便で容易であり、また
製造のための装置及び設備が低コストでもあった。そし
てこのとき、ボンダビリティや絶縁性も十分であり、特
に絶縁性に関しては均一で性能が高く且つピンホールが
極めて少ない良質な絶縁性皮膜を得られた。
製造のための装置及び設備が低コストでもあった。そし
てこのとき、ボンダビリティや絶縁性も十分であり、特
に絶縁性に関しては均一で性能が高く且つピンホールが
極めて少ない良質な絶縁性皮膜を得られた。
【００１６】
【発明の効果】以上、詳細に説明してきたように、本発
明に係わるリードフレームの製造方法によると、ワイヤ
ボンディング時の加熱にも耐え十分に良好なボンダビリ
ティを確保しており、且つ高品質の絶縁性皮膜を、製造
工程が簡便で容易であり、また製造のための装置及び設
備は低コストであった。これは従来の気相成長法による
場合や樹脂を材料に用いた場合と比較して、形成方法が
容易であり、また複雑で高価な装置や設備を必要とせ
ず、より低コストで製造することが可能となった。すな
わち本発明によると、ＩＣ、ＬＳＩ等の集積回路の高集
積化、多機能に伴うリードフレームの多ピン化、高精細
化への要求に十分対応することができ、また良好なボン
ダビリティを確保しつつ、しかも製造工程が簡便で容易
であり、さらに装置及び設備を含めて製造費用が低コス
トでもあるリードフレームの製造方法を提供することが
できた。
明に係わるリードフレームの製造方法によると、ワイヤ
ボンディング時の加熱にも耐え十分に良好なボンダビリ
ティを確保しており、且つ高品質の絶縁性皮膜を、製造
工程が簡便で容易であり、また製造のための装置及び設
備は低コストであった。これは従来の気相成長法による
場合や樹脂を材料に用いた場合と比較して、形成方法が
容易であり、また複雑で高価な装置や設備を必要とせ
ず、より低コストで製造することが可能となった。すな
わち本発明によると、ＩＣ、ＬＳＩ等の集積回路の高集
積化、多機能に伴うリードフレームの多ピン化、高精細
化への要求に十分対応することができ、また良好なボン
ダビリティを確保しつつ、しかも製造工程が簡便で容易
であり、さらに装置及び設備を含めて製造費用が低コス
トでもあるリードフレームの製造方法を提供することが
できた。
【００１７】
【図１】本発明の一実施例に係わる製造方法を施したリ
ードフレームの平面を示す説明図である。
ードフレームの平面を示す説明図である。
【図２】（図１）中のＡ−Ａ断面を示す説明図である。
【図３】従来技術の一例に係わるリードフレームを側方
からみた断面を示す説明図である。
からみた断面を示す説明図である。
１・・・アイランド ２・・・絶縁性皮膜 ３・・・中継電極 ４・・・インナーリード先端部 ５・・・Ａｇペースト層 ６・・・集積回路 ７・・・封止樹脂 ８・・・Ａｕ又はＡｇから成る皮膜 ９・・・気相成長法による（または樹脂からなる）絶縁
性皮膜 １０・・・Ａｌまたは貴金属からなる皮膜
性皮膜 １０・・・Ａｌまたは貴金属からなる皮膜
Claims (1)
- 【請求項１】中継電極（３）が、アイランド（１）上の
少なくとも周辺端部に設けられた絶縁皮膜（２）上にあ
り、しかも該中継電極（３）が該絶縁皮膜（２）上で個
々に絶縁されているリードフレームにおいて、該絶縁性
皮膜（２）が化成処理法により形成されることを特徴と
するリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4016743A JPH05218272A (ja) | 1992-01-31 | 1992-01-31 | リードフレームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4016743A JPH05218272A (ja) | 1992-01-31 | 1992-01-31 | リードフレームの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218272A true JPH05218272A (ja) | 1993-08-27 |
Family
ID=11924753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4016743A Pending JPH05218272A (ja) | 1992-01-31 | 1992-01-31 | リードフレームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218272A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110892A (ja) * | 2000-09-27 | 2002-04-12 | Rohm Co Ltd | マルチチップ半導体装置 |
-
1992
- 1992-01-31 JP JP4016743A patent/JPH05218272A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110892A (ja) * | 2000-09-27 | 2002-04-12 | Rohm Co Ltd | マルチチップ半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3761309A (en) | Ctor components into housings method of producing soft solderable contacts for installing semicondu | |
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| US4182781A (en) | Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating | |
| US5277756A (en) | Post fabrication processing of semiconductor chips | |
| DE69512991T2 (de) | Löthocker-herstellungsverfahren | |
| DE19581952B4 (de) | Verfahren zum Entfernen von Metallschichten von einer Pb/Sn-Lötbumps aufweisenden Substratoberfläche | |
| DE68927931T2 (de) | Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip | |
| DE102013108704B4 (de) | Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung | |
| JPH0345895B2 (ja) | ||
| DE102015107041A1 (de) | Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| DE3815569A1 (de) | Verfahren zum selektiven abscheiden eines leitenden materials bei der herstellung integrierter schaltungen | |
| JP2002231871A (ja) | リードフレームの製造方法及びリードフレーム | |
| DE102024127965A1 (de) | Halbleiter-package mit einer isolierschicht | |
| US3367806A (en) | Method of etching a graded metallic film | |
| TW200901422A (en) | Pre-plated leadframe having enhanced encapsulation adhesion | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2882416B2 (ja) | 電解めっきによる金属素子の形成方法 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JP2001332577A (ja) | 半導体装置の製造方法 | |
| JP3091779B2 (ja) | 半導体装置用リードフレームの製造方法 | |
| JP2002026055A (ja) | 半導体装置及びその製造方法 | |
| GB2244176A (en) | Method and apparatus for forming a conductive pattern on an integrated circuit | |
| EP1505638B1 (de) | Verfahren zur Herstellung eines bruchfesten, scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordnung |