JPH05218273A - 樹脂封止型半導体装置及びそれに用いる半導体チップの製造方法 - Google Patents
樹脂封止型半導体装置及びそれに用いる半導体チップの製造方法Info
- Publication number
- JPH05218273A JPH05218273A JP4019025A JP1902592A JPH05218273A JP H05218273 A JPH05218273 A JP H05218273A JP 4019025 A JP4019025 A JP 4019025A JP 1902592 A JP1902592 A JP 1902592A JP H05218273 A JPH05218273 A JP H05218273A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- semiconductor device
- die pad
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】極めて薄い樹脂封止型半導体装置を得ることを
目的とする。 【構成】半導体チップＳａの両側縁部に、ダイパッド部
２０Ａ及び２０Ｂの厚さ以上の深さの切り欠き２１Ａ及
び２１Ｂを形成し、これらの切り欠き２１Ａ、２１Ｂを
前記ダイパッド部２０Ａ、２０Ｂにダイボンドし、ワイ
ヤリングした後、封止樹脂５で封止した。また前記切り
欠き２１Ａ、２１Ｂが付いた半導体チップＳａの製造方
法についての記載されている。 【効果】ダイパッド部が半導体チップの裏面から突出し
ないように構成したので超薄型化を計ることができ、し
かも成形性や信頼性の点でもすぐれた樹脂封止型半導体
装置を得ることができる。
目的とする。 【構成】半導体チップＳａの両側縁部に、ダイパッド部
２０Ａ及び２０Ｂの厚さ以上の深さの切り欠き２１Ａ及
び２１Ｂを形成し、これらの切り欠き２１Ａ、２１Ｂを
前記ダイパッド部２０Ａ、２０Ｂにダイボンドし、ワイ
ヤリングした後、封止樹脂５で封止した。また前記切り
欠き２１Ａ、２１Ｂが付いた半導体チップＳａの製造方
法についての記載されている。 【効果】ダイパッド部が半導体チップの裏面から突出し
ないように構成したので超薄型化を計ることができ、し
かも成形性や信頼性の点でもすぐれた樹脂封止型半導体
装置を得ることができる。
Description
【０００１】
【産業上の利用分野】この発明は、極めて薄く構成した
樹脂封止型半導体装置に関するものである。
樹脂封止型半導体装置に関するものである。
【０００２】
【従来の技術】従来技術を図４乃至図９を用いて説明す
る。図４は従来技術の第１の例である樹脂封止型半導体
装置を示しており、同図Ａはその平面図、同図Ｂは同図
ＡのＡ−Ａ線上における断面図であり、図５は図４に示
した樹脂封止型半導体装置の代表的な厚さの関係寸法を
示した概念的な断面図である。そして、図６は従来技術
の第２の例である樹脂封止型半導体装置を示しており、
同図Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ線上にお
ける断面図である。そしてまた、図７は従来技術の第３
の例である樹脂封止型半導体装置を示しており、同図Ａ
はその平面図、同図Ｂは同図ＡのＡ−Ａ線上における断
面図である。そして更にまた、図８は従来技術の第４の
例である樹脂封止型半導体装置を示しており、同図Ａは
その平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面
図であって、図９は図８に示した樹脂封止型半導体装置
の代表的な厚さの関係寸法を示した概念的な断面図であ
る。
る。図４は従来技術の第１の例である樹脂封止型半導体
装置を示しており、同図Ａはその平面図、同図Ｂは同図
ＡのＡ−Ａ線上における断面図であり、図５は図４に示
した樹脂封止型半導体装置の代表的な厚さの関係寸法を
示した概念的な断面図である。そして、図６は従来技術
の第２の例である樹脂封止型半導体装置を示しており、
同図Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ線上にお
ける断面図である。そしてまた、図７は従来技術の第３
の例である樹脂封止型半導体装置を示しており、同図Ａ
はその平面図、同図Ｂは同図ＡのＡ−Ａ線上における断
面図である。そして更にまた、図８は従来技術の第４の
例である樹脂封止型半導体装置を示しており、同図Ａは
その平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面
図であって、図９は図８に示した樹脂封止型半導体装置
の代表的な厚さの関係寸法を示した概念的な断面図であ
る。
【０００３】図４において、符号１はＱＦＰ型の樹脂封
止型半導体装置を示す。この樹脂封止型半導体装置１
は、リードフレームの単一のダイパッド部２に半導体チ
ップＳを搭載する共に、その周辺に配置された各リード
３の内端部とその半導体チップＳの表面に形成された各
電極とを金線やアルミ線などのワイヤ４でボンディング
し、トランスファーモールド方式により封止樹脂５でこ
の半導体チップＳと各リード３の内部を封止した構成に
なっており、この封止樹脂５により各リード３を表面処
理すると共に、所定の形状にリード３を成形して完成品
となる。なお、符号６は半導体チップＳの左右両側で相
対して配置され、左右のリード３の間に存在する一対の
支持リードであり、打ち抜き形成されたものである。
止型半導体装置を示す。この樹脂封止型半導体装置１
は、リードフレームの単一のダイパッド部２に半導体チ
ップＳを搭載する共に、その周辺に配置された各リード
３の内端部とその半導体チップＳの表面に形成された各
電極とを金線やアルミ線などのワイヤ４でボンディング
し、トランスファーモールド方式により封止樹脂５でこ
の半導体チップＳと各リード３の内部を封止した構成に
なっており、この封止樹脂５により各リード３を表面処
理すると共に、所定の形状にリード３を成形して完成品
となる。なお、符号６は半導体チップＳの左右両側で相
対して配置され、左右のリード３の間に存在する一対の
支持リードであり、打ち抜き形成されたものである。
【０００４】しかし、このような樹脂封止型半導体装置
１は、図５に示したように、ダイパッド部２の厚みが約
０．１５ｍｍ、半導体チップＳの厚みが約０．４ｍｍ、
ワイヤ４のループの高さが約０．２ｍｍであるため、封
止樹脂５の全体の厚みを１．０ｍｍ以下にしようとする
と、半導体チップＳの上側、及びダイパッド部２の下側
の樹脂の厚みを充分に確保できないという問題があり、
封止樹脂や封止技術を改良しても、樹脂封止型半導体装
置１の全体の厚みを１ｍｍ以下、例えば、０．８ｍｍ程
度まで薄型化できないという問題があった。
１は、図５に示したように、ダイパッド部２の厚みが約
０．１５ｍｍ、半導体チップＳの厚みが約０．４ｍｍ、
ワイヤ４のループの高さが約０．２ｍｍであるため、封
止樹脂５の全体の厚みを１．０ｍｍ以下にしようとする
と、半導体チップＳの上側、及びダイパッド部２の下側
の樹脂の厚みを充分に確保できないという問題があり、
封止樹脂や封止技術を改良しても、樹脂封止型半導体装
置１の全体の厚みを１ｍｍ以下、例えば、０．８ｍｍ程
度まで薄型化できないという問題があった。
【０００５】このような問題は、リードフレームのダイ
パッド部２の厚みを薄くするか、半導体チップＳの厚み
を薄くするか、或いはワイヤ４のループ部の高さを低く
すると、一応解決されることになる。
パッド部２の厚みを薄くするか、半導体チップＳの厚み
を薄くするか、或いはワイヤ４のループ部の高さを低く
すると、一応解決されることになる。
【０００６】そこで、半導体チップＳの厚みを薄くする
ことを考察すると、その厚みを薄くするためにはウエハ
状態において、その裏面を研磨することが必要になる。
しかし、最近のウエハはその直径が１２．７ｃｍ（５イ
ンチ相当）、または１５．２ｃｍ（６インチ相当）のも
のが多く、これを０．４ｍｍ以下、例えば、０．２ｍｍ
〜０．３ｍｍに研磨すると強度が大幅に低下するため、
その後のそのようなウエハの取扱が困難になるという不
都合が生じる。
ことを考察すると、その厚みを薄くするためにはウエハ
状態において、その裏面を研磨することが必要になる。
しかし、最近のウエハはその直径が１２．７ｃｍ（５イ
ンチ相当）、または１５．２ｃｍ（６インチ相当）のも
のが多く、これを０．４ｍｍ以下、例えば、０．２ｍｍ
〜０．３ｍｍに研磨すると強度が大幅に低下するため、
その後のそのようなウエハの取扱が困難になるという不
都合が生じる。
【０００７】また、ワイヤ４のループ部の高さを低くす
ることについては、半導体チップＳとのエッジタッチや
ボンディングの信頼性の点から０．１５ｍｍが限度であ
り、たとえそのループ部の高さを０．１５ｍｍまで減少
させたとしても、封止樹脂５の全体の厚みを大幅に薄く
することはできない。
ることについては、半導体チップＳとのエッジタッチや
ボンディングの信頼性の点から０．１５ｍｍが限度であ
り、たとえそのループ部の高さを０．１５ｍｍまで減少
させたとしても、封止樹脂５の全体の厚みを大幅に薄く
することはできない。
【０００８】
【発明が解決しようとする課題】そこで、図６に示した
ように、リードフレームのダイパッド部２の中央部を抜
いて枠に構成し、このような枠状のダイパッド部２の下
面部に、例えば、ポリイミドのような薄膜７を被着し、
この薄膜７の上に半導体チップＳを搭載したものや、図
７に示したように、ダイパッド部２をエッチングして、
厚みが薄くなった部分８に半導体チップＳを搭載したも
のや、図８に示したように、前記ダイパッド部２が無い
リードフレームを用いたものが提案されている。
ように、リードフレームのダイパッド部２の中央部を抜
いて枠に構成し、このような枠状のダイパッド部２の下
面部に、例えば、ポリイミドのような薄膜７を被着し、
この薄膜７の上に半導体チップＳを搭載したものや、図
７に示したように、ダイパッド部２をエッチングして、
厚みが薄くなった部分８に半導体チップＳを搭載したも
のや、図８に示したように、前記ダイパッド部２が無い
リードフレームを用いたものが提案されている。
【０００９】図９に、後者のダイパッド部２が無いリー
ドフレームを用いた樹脂封止型半導体装置１の構図の断
面図を示したが、この場合、全体の厚みを０．８ｍｍま
で薄くすることができるが、半導体チップＳをワイヤ４
で支えるため、製造しにくいという欠点がある。この発
明は前述した様々な欠点を無くすことを課題とした。
ドフレームを用いた樹脂封止型半導体装置１の構図の断
面図を示したが、この場合、全体の厚みを０．８ｍｍま
で薄くすることができるが、半導体チップＳをワイヤ４
で支えるため、製造しにくいという欠点がある。この発
明は前述した様々な欠点を無くすことを課題とした。
【００１０】
【課題を解決するための手段】そのため、この発明で
は、ダイパッド部を、例えば、２分割し、且つ狭い面積
で構成し、前記半導体チップの裏面の前記ダイパッド部
で支持される側縁部にそのダイパッド部の厚さ以上の深
さの切り欠きを形成し、このような半導体チップを前記
ダイパッド部に接着、固定して、従来技術のように樹脂
封止した。また、前記の段差は、表面に所定の配列で半
導体集積回路が形成されたウエハの裏面から、それらの
半導体集積回路の中間部で所定の幅で溝を形成し、これ
らの溝の中間部でダイシングすることにより形成した。
は、ダイパッド部を、例えば、２分割し、且つ狭い面積
で構成し、前記半導体チップの裏面の前記ダイパッド部
で支持される側縁部にそのダイパッド部の厚さ以上の深
さの切り欠きを形成し、このような半導体チップを前記
ダイパッド部に接着、固定して、従来技術のように樹脂
封止した。また、前記の段差は、表面に所定の配列で半
導体集積回路が形成されたウエハの裏面から、それらの
半導体集積回路の中間部で所定の幅で溝を形成し、これ
らの溝の中間部でダイシングすることにより形成した。
【００１１】
【作用】従って、この発明の樹脂封止型半導体装置は、
従来技術のものと比較して大幅に薄型化することができ
る。しかも、樹脂封止される半導体チップも簡単に製造
することができる。
従来技術のものと比較して大幅に薄型化することができ
る。しかも、樹脂封止される半導体チップも簡単に製造
することができる。
【００１２】
【実施例】以下、この発明の実施例を図１乃至図３を用
いて説明する。図１はこの発明の第１の実施例である樹
脂封止型半導体装置を示しており、同図Ａはその平面
図、同図Ｂは同図ＡのＡ−Ａ線上における断面図であ
り、図２はこの発明の第２の実施例である樹脂封止型半
導体装置の斜視図であり、そして図３はこの発明の樹脂
封止型半導体装置に用いる半導体チップの製造方法を説
明するための一部工程を示す平面図である。なお、図４
乃至図９に示した従来技術の樹脂封止型半導体装置の構
成部分と同一の構成部分には同一の符号を付し、それら
の構成及び機能の説明を省略する。
いて説明する。図１はこの発明の第１の実施例である樹
脂封止型半導体装置を示しており、同図Ａはその平面
図、同図Ｂは同図ＡのＡ−Ａ線上における断面図であ
り、図２はこの発明の第２の実施例である樹脂封止型半
導体装置の斜視図であり、そして図３はこの発明の樹脂
封止型半導体装置に用いる半導体チップの製造方法を説
明するための一部工程を示す平面図である。なお、図４
乃至図９に示した従来技術の樹脂封止型半導体装置の構
成部分と同一の構成部分には同一の符号を付し、それら
の構成及び機能の説明を省略する。
【００１３】この発明では、従来技術の説明で記したダ
イパッド部２を二分し、ダイパッド部２０Ａ及び２０Ｂ
とした。これらの各ダイパッド部２０Ａ、２０Ｂは、図
１において、半導体チップＳａの左右両側縁部の僅かな
周辺を支持できるだけの矩形状をした微小な面積の金属
板で構成されている。これらのダイパッド部２０Ａ、２
０Ｂは厚さ約０．１５ｍｍの４２アロイやＣｕ系の金属
板を打ち抜いて形成することができる。
イパッド部２を二分し、ダイパッド部２０Ａ及び２０Ｂ
とした。これらの各ダイパッド部２０Ａ、２０Ｂは、図
１において、半導体チップＳａの左右両側縁部の僅かな
周辺を支持できるだけの矩形状をした微小な面積の金属
板で構成されている。これらのダイパッド部２０Ａ、２
０Ｂは厚さ約０．１５ｍｍの４２アロイやＣｕ系の金属
板を打ち抜いて形成することができる。
【００１４】一対の支持リード６は左右のリード３の間
に存在し、そしてそれらのリード３よりも内部へ突出し
て前記両ダイパッド部２０Ａ及び２０Ｂの中央部に連な
り、そして、同図Ｂに示したように、半導体チップＳａ
を封止樹脂５の中の中心に位置するように、下方に折り
曲げられている。これらの支持リード６は、前記ダイパ
ッド部２０Ａ、２０Ｂ及びリード３と共に同時に打ち抜
き形成することができる。
に存在し、そしてそれらのリード３よりも内部へ突出し
て前記両ダイパッド部２０Ａ及び２０Ｂの中央部に連な
り、そして、同図Ｂに示したように、半導体チップＳａ
を封止樹脂５の中の中心に位置するように、下方に折り
曲げられている。これらの支持リード６は、前記ダイパ
ッド部２０Ａ、２０Ｂ及びリード３と共に同時に打ち抜
き形成することができる。
【００１５】一方、この発明に用いられる半導体チップ
Ｓａは、図１Ｂに示したように、その裏面の左右両側縁
部の周辺に、それらの側縁部に沿って微小な幅で、帯状
の切り欠き２１Ａ及び２１Ｂが形成されている。これら
の切り欠き２１Ａ、２１Ｂの深さはダイパッド部２０
Ａ、２０Ｂの厚み以上になるように切り欠かれている。
Ｓａは、図１Ｂに示したように、その裏面の左右両側縁
部の周辺に、それらの側縁部に沿って微小な幅で、帯状
の切り欠き２１Ａ及び２１Ｂが形成されている。これら
の切り欠き２１Ａ、２１Ｂの深さはダイパッド部２０
Ａ、２０Ｂの厚み以上になるように切り欠かれている。
【００１６】このような半導体チップＳａを、その両切
り欠き２１Ａ、２１Ｂが前記ダイパッド部２０Ａ、２０
Ｂに乗るようにしてダイボンドすると、ダイパッド部２
０Ａ、２０Ｂの裏面を半導体チップＳａの裏面と同一面
内に、或いはそれより窪んだ状態にすることができ、図
４及び図５に示したダイパッド部２の半導体チップＳの
裏面に対する出っ張りが無くなり、従って、封止樹脂５
に対して出っ張りを０にすることができる。そして同時
に半導体チップＳａがダイパッド部２０Ａ、２０Ｂに接
着されるため、封止厚方向に安定した状態で封止するこ
とができる。
り欠き２１Ａ、２１Ｂが前記ダイパッド部２０Ａ、２０
Ｂに乗るようにしてダイボンドすると、ダイパッド部２
０Ａ、２０Ｂの裏面を半導体チップＳａの裏面と同一面
内に、或いはそれより窪んだ状態にすることができ、図
４及び図５に示したダイパッド部２の半導体チップＳの
裏面に対する出っ張りが無くなり、従って、封止樹脂５
に対して出っ張りを０にすることができる。そして同時
に半導体チップＳａがダイパッド部２０Ａ、２０Ｂに接
着されるため、封止厚方向に安定した状態で封止するこ
とができる。
【００１７】以下、従来技術と同様に、各リード３の内
端部と半導体チップＳａの表面の各電極とをワイヤ４で
ボンディングし、封止樹脂５でこの半導体チップＳａと
各リード３の内部を封止し、リード３をフォーミングす
ると、この発明の樹脂封止型半導体装置１Ａが完成す
る。
端部と半導体チップＳａの表面の各電極とをワイヤ４で
ボンディングし、封止樹脂５でこの半導体チップＳａと
各リード３の内部を封止し、リード３をフォーミングす
ると、この発明の樹脂封止型半導体装置１Ａが完成す
る。
【００１８】図２に、この発明の第２の実施例の樹脂封
止型半導体装置１Ａを示した。この実施例では、両端の
支持リード６が分岐支持リード６Ａ及び６Ｂに分かれて
半導体チップＳａの両側縁部に沿って存在するように掛
け渡した構成にした。この構成は半導体チップＳａの裏
面に２本のリード６Ａ、６Ｂを掛け渡したので、第１の
実施例より、より安定した状態で支持することができ
る。
止型半導体装置１Ａを示した。この実施例では、両端の
支持リード６が分岐支持リード６Ａ及び６Ｂに分かれて
半導体チップＳａの両側縁部に沿って存在するように掛
け渡した構成にした。この構成は半導体チップＳａの裏
面に２本のリード６Ａ、６Ｂを掛け渡したので、第１の
実施例より、より安定した状態で支持することができ
る。
【００１９】次に、図１に示した半導体チップＳａの裏
面に形成した前記切り欠き２１Ａ、２１Ｂは、次のよう
にして形成することができる。図３には、表面に所定の
配列で複数の半導体集積回路が形成された半導体ウエハ
ー３０の裏面の一部分を示した。
面に形成した前記切り欠き２１Ａ、２１Ｂは、次のよう
にして形成することができる。図３には、表面に所定の
配列で複数の半導体集積回路が形成された半導体ウエハ
ー３０の裏面の一部分を示した。
【００２０】符号３１は相隣る半導体集積回路の中間を
通る仮想の縦のダイシングラインであり、符号３２は横
のダイシングラインである。これらのダイシングライン
３１、３２で囲まれた半導体ウエハー３０の表面に個々
の半導体集積回路が形成されている。
通る仮想の縦のダイシングラインであり、符号３２は横
のダイシングラインである。これらのダイシングライン
３１、３２で囲まれた半導体ウエハー３０の表面に個々
の半導体集積回路が形成されている。
【００２１】それらの個々のダイシングライン３１を中
心にして所定の幅Ｗで、例えば、ダイシングソウで溝３
３を形成し、それらの各溝３３の中間部でダイシングラ
イン３１に沿ってダイシングし、またダイシングライン
３２に沿ってダイシングすると、両側縁部に切り欠き２
１Ａ及び２１Ｂが同時に形成された半導体チップＳａを
取り出すことができる。
心にして所定の幅Ｗで、例えば、ダイシングソウで溝３
３を形成し、それらの各溝３３の中間部でダイシングラ
イン３１に沿ってダイシングし、またダイシングライン
３２に沿ってダイシングすると、両側縁部に切り欠き２
１Ａ及び２１Ｂが同時に形成された半導体チップＳａを
取り出すことができる。
【００２２】この溝３３の深さは、例えば、前記の厚み
が約０．１５ｍｍのダイパッド部２０Ａ、２０Ｂを使用
する場合には、約０．１６ｍｍの深さに削り、その幅
は、例えば、２ｍｍで削ると、半導体チップＳａの両側
縁部には深さ約０．１６ｍｍ、幅１ｍｍ以下の切り欠き
２１Ａ、２１Ｂを形成することができる。
が約０．１５ｍｍのダイパッド部２０Ａ、２０Ｂを使用
する場合には、約０．１６ｍｍの深さに削り、その幅
は、例えば、２ｍｍで削ると、半導体チップＳａの両側
縁部には深さ約０．１６ｍｍ、幅１ｍｍ以下の切り欠き
２１Ａ、２１Ｂを形成することができる。
【００２３】このような溝３３は、必要に応じてダイシ
ングライン３２に沿って形成することもでき、この場合
の半導体チップＳａには、その四側縁部に切り欠きが形
成されることになり、従って、それらの各側縁部を前記
ダイパッド部で支持することができる。
ングライン３２に沿って形成することもでき、この場合
の半導体チップＳａには、その四側縁部に切り欠きが形
成されることになり、従って、それらの各側縁部を前記
ダイパッド部で支持することができる。
【００２４】前記の実施例では、ＱＦＰ型の樹脂封止型
半導体装置で説明したが、この発明はＱＦＰ型のものだ
けでなく、ＳＯＰ型にも、またＱＦＪ型、ＳＯＪ型な
ど、他の面実装型樹脂封止型半導体装置にも適用するこ
とができることは容易に理解されよう。
半導体装置で説明したが、この発明はＱＦＰ型のものだ
けでなく、ＳＯＰ型にも、またＱＦＪ型、ＳＯＪ型な
ど、他の面実装型樹脂封止型半導体装置にも適用するこ
とができることは容易に理解されよう。
【００２５】
【発明の効果】以上のように、この発明の樹脂封止型半
導体装置は、従来技術のものに比較して大幅に薄型化す
ることができ、しかも成形性や信頼性の点でも優れてい
る。また、この樹脂封止型半導体装置に使用する半導体
チップの製造方法も、その製造工程を従来技術のそれに
１工程増やすだけで簡単に、しかも量産できるので、比
較的安価に製造できるという優れた効果がある。
導体装置は、従来技術のものに比較して大幅に薄型化す
ることができ、しかも成形性や信頼性の点でも優れてい
る。また、この樹脂封止型半導体装置に使用する半導体
チップの製造方法も、その製造工程を従来技術のそれに
１工程増やすだけで簡単に、しかも量産できるので、比
較的安価に製造できるという優れた効果がある。
【図１】この発明の第１の実施例である樹脂封止型半導
体装置を示しており、同図Ａはその平面図、同図Ｂは同
図ＡのＡ−Ａ線上における断面図である。
体装置を示しており、同図Ａはその平面図、同図Ｂは同
図ＡのＡ−Ａ線上における断面図である。
【図２】この発明の第２の実施例である樹脂封止型半導
体装置の斜視図である。
体装置の斜視図である。
【図３】この発明の樹脂封止型半導体装置に用いる半導
体チップの製造方法を説明するための一部工程を示す平
面図である。
体チップの製造方法を説明するための一部工程を示す平
面図である。
【図４】従来技術の第１の例である樹脂封止型半導体装
置を示しており、同図Ａはその平面図、同図Ｂは同図Ａ
のＡ−Ａ線上における断面図である。
置を示しており、同図Ａはその平面図、同図Ｂは同図Ａ
のＡ−Ａ線上における断面図である。
【図５】図４に示した樹脂封止型半導体装置の代表的な
厚さの関係寸法を示した概念的な断面図である。
厚さの関係寸法を示した概念的な断面図である。
【図６】従来技術の第２の例である樹脂封止型半導体装
置を示しており、同図Ａはその平面図、同図Ｂは同図Ａ
のＡ−Ａ線上における断面図である。
置を示しており、同図Ａはその平面図、同図Ｂは同図Ａ
のＡ−Ａ線上における断面図である。
【図７】従来技術の第３の例である樹脂封止型半導体装
置を示しており、同図Ａはその平面図、同図Ｂは同図Ａ
のＡ−Ａ線上における断面図である。
置を示しており、同図Ａはその平面図、同図Ｂは同図Ａ
のＡ−Ａ線上における断面図である。
【図８】従来技術の第４の例である樹脂封止型半導体装
置を示しており、同図Ａはその平面図、同図Ｂは同図Ａ
のＡ−Ａ線上における断面図である。
置を示しており、同図Ａはその平面図、同図Ｂは同図Ａ
のＡ−Ａ線上における断面図である。
【図９】図８に示した樹脂封止型半導体装置の代表的な
厚さの関係寸法を示した概念的な断面図である。
厚さの関係寸法を示した概念的な断面図である。
１Ａ 樹脂封止型半導体装置 ３ リード ４ ワイヤ ５ 封止樹脂 ６ 支持リード ２０Ａ ダイパッド部 ２０Ｂ ダイパッド部 ２１Ａ 切り欠き ２１Ｂ 切り欠き ３０ 半導体ウエハー ３３ 溝 Ｓａ 半導体チップ
Claims (2)
- 【請求項１】ダイパッド部とそれらの周辺に配された複
数のリードとからなるリードフレームの、該ダイパッド
部で半導体チップを支持し、該リードの各内端部と該半
導体チップの各電極とをワイヤボンドし、封止樹脂で前
記半導体チップと前記各リードの内端部とを封止した樹
脂封止型半導体装置において、前記ダイパッド部は前記
半導体チップの裏面の少なくとも２辺の微小な面積の側
縁部を支持できるように構成されており、前記半導体チ
ップの裏面の該側縁部は前記ダイパッド部の厚さ以上の
深さに段差が形成されていることを特徴とする樹脂封止
型半導体装置。 - 【請求項２】表面に所定の配列で半導体集積回路が形成
されたウエハの裏面から、それらの半導体集積回路の中
間部で所定の幅をもって溝を形成し、これらの溝の中間
部でダイシングすることにより、側縁部に段差が形成さ
れた半導体チップを取り出すことを特徴とする、前記請
求項１に記載の樹脂封止型半導体装置に使用し得る半導
体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019025A JPH05218273A (ja) | 1992-02-04 | 1992-02-04 | 樹脂封止型半導体装置及びそれに用いる半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019025A JPH05218273A (ja) | 1992-02-04 | 1992-02-04 | 樹脂封止型半導体装置及びそれに用いる半導体チップの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218273A true JPH05218273A (ja) | 1993-08-27 |
Family
ID=11987930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4019025A Pending JPH05218273A (ja) | 1992-02-04 | 1992-02-04 | 樹脂封止型半導体装置及びそれに用いる半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218273A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821116B2 (en) | 2007-02-05 | 2010-10-26 | Fairchild Semiconductor Corporation | Semiconductor die package including leadframe with die attach pad with folded edge |
-
1992
- 1992-02-04 JP JP4019025A patent/JPH05218273A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821116B2 (en) | 2007-02-05 | 2010-10-26 | Fairchild Semiconductor Corporation | Semiconductor die package including leadframe with die attach pad with folded edge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE36613E (en) | Multi-chip stacked devices | |
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US7338838B2 (en) | Resin-encapsulation semiconductor device and method for fabricating the same | |
| US6265763B1 (en) | Multi-chip integrated circuit package structure for central pad chip | |
| US6483181B2 (en) | Multi-chip package | |
| JPH04302164A (ja) | 半導体装置 | |
| KR100618541B1 (ko) | 다층 반도체 칩 패키지 제작 방법 | |
| JPH05218273A (ja) | 樹脂封止型半導体装置及びそれに用いる半導体チップの製造方法 | |
| USRE40061E1 (en) | Multi-chip stacked devices | |
| JPH0621305A (ja) | 半導体装置 | |
| JP3034517B1 (ja) | 半導体装置およびその製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JPH0936300A (ja) | 半導体装置およびその製造方法 | |
| JPH05121462A (ja) | 半導体装置の製造方法 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| KR100267220B1 (ko) | 반도체소자패키지및그의제조방법 | |
| JPH07101729B2 (ja) | マルチチップ半導体装置およびその製造方法 | |
| KR950014116B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH05299444A (ja) | 薄型樹脂封止半導体装置の製造方法 | |
| JPH05259360A (ja) | 樹脂封止型半導体装置 | |
| JPH0574774A (ja) | 樹脂封止型半導体装置 | |
| JPH0750388A (ja) | 樹脂封止型半導体装置及び製造方法 | |
| JPH06132475A (ja) | 半導体パッケージ |