JPH05218603A - 補償体相互接続構造およびその製造方法 - Google Patents

補償体相互接続構造およびその製造方法

Info

Publication number
JPH05218603A
JPH05218603A JP23916392A JP23916392A JPH05218603A JP H05218603 A JPH05218603 A JP H05218603A JP 23916392 A JP23916392 A JP 23916392A JP 23916392 A JP23916392 A JP 23916392A JP H05218603 A JPH05218603 A JP H05218603A
Authority
JP
Japan
Prior art keywords
polymer
metal
compensator
layer
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23916392A
Other languages
English (en)
Other versions
JPH0821777B2 (ja
Inventor
Krishna G Sachdev
クリシナ・ガンディー・サクデフ
Benedikt M J Kellner
ベネディクト・マリア・ヨハネス・ケルナー
Kathleen M Mcguire
キャスリーン・メアリー・マクガイア
Peter J Sorce
ピーター・ジェローム・ソース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05218603A publication Critical patent/JPH05218603A/ja
Publication of JPH0821777B2 publication Critical patent/JPH0821777B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12382—Defined configuration of both thickness and nonthickness surface or angle therebetween [e.g., rounded corners, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556—Organic component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556—Organic component
    • Y10T428/12569—Synthetic resin
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12812—Diverse refractory group metal-base components: alternative to or next to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 改良された寸法安定性および電気的性能を有
する多層薄膜相互接続構造のための構造およびその方法
を提供する。 【構成】 補償体と称される個々の薄膜構造（５０，５
０′）は、接地面／基準面として、かつ、寸法的一体性
に関する安定化手段として機能する。補償体は開口部を
有する金属シート（１１）と、金属シートを被覆する絶
縁体としての高温安定ポリマ（２１，２５）と、開口部
に形成されたバイア金属スタッド４１とからなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に、薄膜相互接続
のための構造およびプロセスに関し、特に、改善された
寸法安定性および電気的性能を有する多層薄膜相互接続
構造のための構造およびプロセスに関する。本発明はさ
らに、接地面（すなわち基準面）として機能する“補償
体（ｃｏｍｐｅｎｓａｔｏｒ）”と呼ばれる特定の多層
薄膜構造の製造方法に関する。その補償体は主として、
メタライズされたバイア・パターンを有する金属シート
と、絶縁体としての高温安定ポリマからなる。
【０００２】
【従来の技術】高密度集積回路のための多層薄膜相互接
続構造の製造は、一般的に、シリコンまたはセラミック
基板上への金属パターン化誘電層の連続形成を含んでい
る。一般的に薄膜構造に使用される種々の誘電体／絶縁
体材料の中には、スパッタリングまたはプラズマ強化化
学気相成長法（ＰＥＣＶＤ）による石英，窒化シリコ
ン，高温安定ポリマ，特にポリイミドがある。最も一般
に使用される高導電率金属は、アルミニウム／銅，金，
および銅またはそのうちのどれか１つである。
【０００３】しかし、高密度配線構造を形成する各層の
連続形成に基づくアプローチは、新しい層が形成される
毎に、前に形成された層が、全プロセス過程、すなわ
ち、熱，化学薬品／溶剤，機械的および他の応力が関係
する工程等に暴露されるという問題を有している。
【０００４】また、連続形成構造の電気的性能および長
期信頼性は全製造工程が完了した後に決定されるだけな
ので、もし性能が要求された仕様を満たしていないなら
ば、完成部分を廃棄せねばならない。これは、高い製造
コストをもたらし、サイクル時間／スループットに関す
る他の明らかな制限を有する。
【０００５】ポリイミド誘電体（または他の高温ポリ
マ）を使用するとき、薄膜相互接続構造への交互のアプ
ローチは，個々の電気的に試験可能なメタライズされた
薄膜（層）のアセンブリに基づき、そのメタライズされ
た薄膜は、金属／金属およびポリマ／ポリマ・ボンディ
ングが達成できるように、高温で積層されている。
【０００６】各メタライズされた誘電層は、所望の電気
的特性に対して完全に試験できる単一のユニットとして
製造されるので、この方法は連続プロセスの制限のいく
つかを排除する。これらの層の各々は、積上げられて多
層を形成し、熱および圧力の下で積層される。
【０００７】この方法は潜在的に連続形成よりも優れて
いるが、複合多層構造を形成するための、個々の層形成
および個々の層結合の際、構造の寸法安定性に関する基
本的な問題を有している。これはポリイミド膜のような
ポリマ膜が、一般的に、もろく柔軟であり、熱または溶
剤に関係する応力の条件下で歪みを受けるという事実の
ためである。これによって、層形成の際、または積層プ
ロセスの際、および複合構造が温度および湿度過程を含
む加速信頼性試験を受ける際に、パターン・ミスアライ
ンメントまたはパターン歪みを生じる。
【０００８】特開昭６３−２７４１９９号公報は、銅配
線および銅／金界面金属と共にポリイミド絶縁体を含む
個々の層形成を開示している。この方法は、層を基板か
ら剥離し、真空によって滑らかにし、積上げ、圧縮加熱
による１工程において積層させた後、基板上に形成され
部分的に硬化させたポリイミド層の金属パターニングす
ることに基礎を置く。このプロセスの際、界面における
完全なポリマ硬化を伴うポリマ相互拡散のために、中間
層ボンディングが発生し、同時に、金／金結合が金属相
互接続を発生させる。しかし、このプロセスによる方法
は、上述の潜在的なパターン・ミスアラインメントまた
は歪みの制限を受ける。
【０００９】次の参考文献は一般的に、絶縁膜における
金属パターン形成方法に関する。
【００１０】米国特許第２，６９２，１９０号明細書
は、毎回化学エッチングによって除去される仮ベースプ
レート上に大寸法のプリント回路を作成するために、埋
め込み金属を形成する方法を開示している。導体パター
ンを定め、テフロン，ポリスチレン等のような絶縁体を
設けた後、選択的エッチング・プロセスによりベースプ
レートを除去する。
【００１１】他の米国特許第３，１８１，９８６号明細
書も、プリント回路に関する。この明細書の第２，６９
２，１９０号明細書との主たる相違は、仮ベースプレー
トを毎回除去せず、そのためプロセスが高価でないこと
である。
【００１２】米国特許第３，４６６，２０６号明細書
も、埋め込みプリント回路を形成する方法に関し、その
回路は除去エッチング・プロセスによって両側を露出さ
れた一体整列配置スルー・ターミナルを有する。金属シ
ートは銅，銀，金，黄銅，ステンレス綱等とすることが
でき、絶縁体は熱硬化性または常温硬化性樹脂，自硬性
樹脂，または、エポキシ樹脂，フェノール樹脂，メラミ
ン樹脂，テフロン，またはガラス充填材との複合体を含
み硬化に熱および圧力を要する樹脂である。
【００１３】米国特許第３，５４１，２２２号明細書
は、変形可能な絶縁体内に導電要素が両側から突出して
いるように埋め込まれた導電コネクタ要素を含む、コネ
クタ・スクリーンまたは“介在物（ｉｎｔｅｒｐｏｓｅ
ｒ）”を説明している。
【００１４】米国特許第４，６０４，１６０号明細書
は、めっき工程の際にめっきレジストの接着性と導体パ
ターンを強調したフレキシブル・プリント配線板を製造
する方法を開示している。
【００１５】米国特許第４，７０７，６５７号明細書
は、コネクタ・アセンブリの両側プリント回路基板と、
薄膜および厚膜回路基板と、多層回路基板とに関する。
【００１６】米国特許出願第０７／５０３，４０１号明
細書は、ここに完全に引用され、多層金属構造の製造に
おけるポリマ誘電体および／またはパッシベーション層
として用いる、特別の性質を有する低熱膨張係数のポリ
イミドを説明している。
【００１７】
【発明が解決しようとする課題】本発明の目的は、信号
配線に対する接地面または基準面として働く多層薄膜構
造に使用する補償体の製造方法を提供し、構造の寸法安
定性を提供することにある。
【００１８】本発明の他の目的は、金属コアとしてモリ
ブデンまたは銅／アンバ／銅を備え、絶縁体として高温
ポリイミドを備え、バイア金属としてアルミニウム，
銅，金，タングステン，またはそれらの合金を備えた補
償体を提供することにある。
【００１９】本発明のまた他の目的は、金属コアとして
モリブデンまたは銅／アンバ／銅を備え、誘電体／絶縁
体として低熱膨張係数（ＴＣＥ）の高温ポリイミドを備
え、バイア金属としてアルミニウム／銅，銅，タングス
テン，または金を備えた補償体を提供することにある。
【００２０】本発明のまた他の目的は、最終デバイスが
改良された電気的性能および寸法安定性を有するよう
に、多層薄膜構造に使用する補償体を提供することにあ
る。
【００２１】
【課題を解決するための手段】本発明のこれらの目的
は、新規な補償体と、その補償体を製造する方法とによ
って達成される。ポリマによるホール充填は、二三の形
成における特別な技術によって達成され、すなわち、形
成物間の部分的ベークまたは硬化、および一定の厚さに
するための最終上側被覆後の最終硬化を用いて達成され
る。
【００２２】この方法は金属の種類またはポリマの化学
的性質によって、物質の特別の組に限定されない。
【００２３】本発明の１つの目的は、多層配線構造の製
造における新規な概念、すなわち“補償体（ｃｏｍｐｅ
ｎｓａｔｏｒ）”と称され、電気的性能の強化のための
薄膜構造の一体部として用いられるものの提供であり、
薄膜構造の寸法安定性の提供である。
【００２４】本発明の他の目的は、多層構造において補
償体を使用することである。
【００２５】本発明のさらに他の目的は、補償体を製造
する方法であり、その方法は、（ａ）バイア・パターン
がナイフエッジ形状に相当するように、金属箔／導電物
質内のスルーバイアをエッチングする工程と、（ｂ）金
属箔の両側に接着金属薄層を堆積させ、同じ金属をバイ
ア側壁上にコンフォーマル被覆し、全接触表面全体に持
続性ポリマ／金属接着を得るために一様な被覆を与える
工程と、（ｃ）硬い支持部材に熱安定性ポリマ剥離層を
設ける工程と、（ｄ）硬い支持部材上の剥離層の上部に
ポリマ被覆を施し、乾燥させ／部分的に硬化させて、半
硬化乾燥膜を形成する工程と、（ｅ）硬い支持部材上の
ポリマ上に、バイア・エッチング金属シートを積層させ
る工程と、（ｆ）スプレー，押出しコーティング，また
はドクターブレードを用いて、少なくとも１つのポリマ
でバイアを充填し、形成物間のポリマを部分的に硬化さ
せる工程と、（ｇ）金属箔を有する硬い支持部材の上面
に必要な厚みを形成するためのポリマの最終被覆を行
い、最終ポリマ硬化温度までベーク／硬化させる工程
と、（ｈ）標準研磨技術のいずれかを用いて、金属箔ま
たは補償体の上面を平坦化する工程と、（ｉ）ポリマを
貫くバイア・ホールをエッチングし、酸素プラズマ・ア
ッシングまたは酸素反応性イオン・エッチングを行うこ
とによってアブレーション屑を除去する工程と、（ｊ）
エッチングされたバイアをメタライズしてシード層を形
成し、金属をめっきしてバイアを充填する工程と、
（ｋ）ポリマ誘電体と同一平面上にあるバイア金属を有
する補償体の平坦な構造を形成するために研磨する工程
と、（ｌ）メタライズされたバイアの片側または両側を
選択的に厚くして、盛り上がり“キャップ”を形成する
工程と、を含んでいる。
【００２６】本発明は１つの面において、多層薄膜構造
を形成するのに用いられる補償体相互接続構造であり、
前記補償体は少なくとも１つの金属層を含み、前記金属
層は少なくとも１つの開口部を有し、少なくとも１つの
ポリマの少なくとも１つの層は、適切に前記金属層を同
形に被覆し、前記少なくとも１つの開口部を裏打ちし、
前記開口部は少なくとも１つのバイア金属スタッドを有
している。
【００２７】本発明は他の面において、多層薄膜構造を
形成するのに用いる補償体相互接続構造を製造する方法
であり、（ａ）少なくとも１つの金属箔内に少なくとも
１つのバイア・ホールを形成する工程と、（ｂ）前記少
なくとも１つのバイア・ホールを有する前記少なくとも
１つの金属箔を、硬い基板に形成され部分的に硬化させ
た第１のポリマに固定する工程と、（ｃ）第２のポリマ
が前記金属箔の露出表面を被覆し、前記少なくとも１つ
のバイア・ホールを完全に充填するように、前記金属箔
の前記露出表面を少なくとも１つの前記第２のポリマで
被覆する工程と、（ｄ）工程（ｃ）の構造に少なくとも
３００℃の温度を加え、前記第１ポリマおよび前記第２
ポリマを硬化させる工程と、（ｅ）前記少なくとも１つ
のポリマ充填バイアを貫く少なくとも１つのバイア・ホ
ールを形成して、前記バイア・ホールが前記ポリマの全
厚を貫いて延びるようにする工程と、（ｆ）前記少なく
とも１つのバイア・ホールに少なくとも１つの導電物質
を充填して、バイア金属スタッドを形成する工程と、
（ｇ）前記硬い基板を除去して、前記補償体相互接続構
造を形成する工程と、を含んでいる。
【００２８】本発明はまた別の面において、多層薄膜構
造を形成するのに用いる補償体相互接続構造を製造する
方法であり、（ａ）少なくとも１つの金属箔内に少なく
とも１つのバイア・ホールを形成する工程と、（ｂ）前
記少なくとも１つのバイア・ホールを有する前記少なく
とも１つの金属箔を、硬い基板上に形成され部分的に硬
化させた第１のポリマに固定する工程と、（ｃ）第２の
ポリマが前記金属箔の露出表面を被覆し、前記少なくと
も１つのバイア・ホールを完全に充填するように、前記
金属箔の露出表面を少なくとも１つの前記第２のポリマ
で被覆する工程と、（ｄ）工程（ｃ）の構造に少なくと
も３００℃の温度を加え、前記第１のポリマおよび前記
第２のポリマを硬化させる工程と、（ｅ）前記少なくと
も１つのポリマ充填バイアを貫く少なくとも１つのバイ
ア・ホールを形成して、前記バイア・ホールが前記ポリ
マの全厚を貫いて延びるようにする工程と、（ｆ）前記
ポリマを貫く少なくとも１つの前記ブラインド・バイア
・ホールを形成して、ブラインド・バイア・ホールが前
記金属箔の一部を露出するように、する工程と、（ｇ）
前記少なくとも１つのバイア・ホールおよび前記少なく
とも１つのブラインド・バイア・ホールを、少なくとも
１つの導電物質で充填して、バイア金属スタッドおよび
ブラインド・バイア金属スタッドを形成する工程と、
（ｈ）前記硬い基板を除去して前記補償体相互接続構造
を形成する工程と、を含んでいる。
【００２９】
【実施例】本発明は、多層相互接続構造の改良された製
造方法、より具体的には、薄膜構造全体の一体部を形成
する補償体の製造方法を開示する。補償体は、信号配線
に対する接地面または基準面として働き、改良された電
気的性能および寸法安定性を提供する。
【００３０】図１に示すように、単一層の薄い金属箔１
１を、本発明の補償体の金属コアを形成するのに用い
る。薄い金属箔１１は、銅，モリブデン，チタン，タン
グステン，アンバ，およびそれらの合金からなるグルー
プから選択される金属から作ることができる。この薄い
金属箔１１の厚さは、約３４ミクロン（約１．４ミル）
〜約４９ミクロン（約２．０ミル）であることが好まし
い。この金属箔１１は、単一の物質からなる単一層の箔
であるか、または、多層に積上げた物質からなる多層の
箔であるか、合金物質からなる単一層の箔であるかであ
る。
【００３１】図２は、バイア開口部１３内に２つのナイ
フエッジ１２を形成するように、両側からエッチングさ
れた後の金属箔１１であり、その金属箔はバイア側壁１
４を有する。モリブデン箔のような薄い金属箔１１のこ
の両側エッチングを、周知のエッチング技術によって行
う。Ｉ．Ｂ．Ｍ．Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓ
ｕｒｅ Ｂｕｌｌｅｔｉｎ， Ｖｏｌ．２０， Ｎｏ．
２， ｐｐ．５７７−５７８， （Ｊｕｌｙ １９７
７），“Ｓｃｒｅｅｎｉｎｇ Ｍａｓｋｓ ａｎｄ Ｍ
ｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｏｎ”の開示内
容をここに引用するので参照されたい。薄い金属箔１１
自身は、ホルダー（図示せず）内に保持し、このホルダ
ー内では薄い金属箔１１が過度の引っ張りまたは緩和を
受けないように注意する。
【００３２】本発明によると、ナイフエッジ１２の構造
は、製造および加速試験時の金属／ポリマ接着持続性に
とって重要な接着金属によってバイア側壁１４の一様な
被覆を達成するのに重要であり、電子デバイスの性能信
頼性に重要である。これは、ポリイミドのようなポリマ
が、硬いロッドの前駆物質から生じ、低熱膨張係数（Ｔ
ＣＥ）（面内ＴＣＥ、典型的には１００℃で１５ｐｐｍ
／℃未満）を有するとき特に重要である。
【００３３】図３は、薄い金属箔１１を示し、金属箔１
１はその両側、すなわちバイア開口部１３の両側に薄層
接着金属１６を設けた後に補償体の製造に用いられる。
これは、補償体コア１７と呼ばれる。接着金属薄層１６
の一様な被覆は、金属箔１１の両側からスパッタ堆積，
化学気相成長法（ＣＶＤ），または電子ビーム蒸着こと
により行われる。接着金属薄層１６のための物質を、ク
ロム，銅，タンタル，チタン，またはそれらの合金から
からなるグループから選択することができる。
【００３４】薄い金属箔１１および連続処理により付着
した物質を物理的に支持するために、硬い支持部材が必
要である。これは、硬い支持部材１８を用意し、第１の
ポリマ層１９を、少なくとも１つの表面に設けることに
よって達成される。これは図４に示した。硬い支持部材
１８は、金属プレートまたはガラスプレートとすること
ができる。
【００３５】ポリイミドのような高温安定ポリマを、典
型的に絶縁体１９として用いる。このポリマは好適に
は、ビフェニール・ジアンハイドライド−ｐフェニレン
・ジアミン（ＢＰＤＡ−ＰＤＡ）および関連物質から選
ばれた物質のような低熱膨張係数（ＴＣＥ）のポリイミ
ドである。ＢＰＤＡ−ＰＤＡを含む低ＴＣＥポリイミド
は、米国特許出願第０７／５０３，４０１号明細書に説
明されており、参考文献としてここに引用する。本発明
によると、このポリイミドは補償体コア１７をカプセル
封止し、バイア金属と金属バイア側壁１４の間の絶縁を
与えるのにも用いられる。米国特許出願第０７／７４
０，７６０号明細書は、低ＴＣＥポリイミド絶縁体すな
わち誘電体およびパッシベーション層を有する高密度相
互接続デバイスおよびパッケージ構造と、このような構
造を連続処理によって形成する方法とを説明しており、
参考文献としてここに引用する。好適な低ＴＣＥポリイ
ミドはＢＰＤＡ−ＰＤＡである。本発明によると、低Ｔ
ＣＥポリイミド、典型的にはＢＰＤＡ−ＰＤＡはモリブ
デン金属箔と熱膨張係数が一致し（両方とも１００℃に
おいて約５〜６ｐｐｍ／℃のＴＣＥを有する）、このた
め複合構造は低界面残留応力および改良された性能信頼
性を有している。熱膨張係数の不一致は種々の特性の接
触物質を含む多層構造において、高い熱応力の主たる原
因の１つである。低ＴＣＥポリイミドは、ＴＣＥの一致
を与える他に、従来のポリマよりも低い水分吸収率と、
より低い誘電率を有しており、構成ブロックの１つとし
て補償体を含む個々に製造された層の積層アセンブリか
らなる薄膜相互接続構造の、改良された性能および長期
デバイス性能信頼性を与える。
【００３６】図４の第１のポリマ層１９は、窒素を除い
た炉内で完全に硬化させる。次に、通常はクロム−銅−
クロム層を含むような多層である金属層２０を、図５に
示すように、この第１のポリマ層１９上に、ブランケッ
ト堆積させる。金属層２０は、完成した補償体を硬い支
持部材１８から除去するプロセスにおいて、エッチング
またはレーザ停止層として働く。金属層２０は、それ自
身で配線層を形成するように、選択的に、完成した補償
体の片側の回路化のためのベース金属としても働く。
【００３７】最後に、第２ポリマ層２１を、金属層２０
の上部に設ける。これは、図６に示す。第２のポリマ層
２１は、窒素を除いた炉内で部分的に硬化させる。この
第２のポリマ層２１は、補償体の一体部として残り、メ
タライズされた構造のための中間レベル誘電体／絶縁体
として働く。
【００３８】ポリマ層１９および２１のための物質は、
一般的に、ポリイミドからなるグループから選択するこ
とができ、ポリマ層２１の場合は、好適に低ＴＣＥポリ
イミド，芳香族ポリエステル，ポリエステル−ポリアミ
ド，ポリエーテル−ポリイミドからなるグループから選
択することができる。
【００３９】図７は、図３に示したように、接着金属薄
層１６を有する補償体コア１７の、図６に示したように
硬い支持部材１８上の第２のポリマ層２１への接着を示
している。この積層は典型的に、補償体コア１７をポリ
イミド・コーティングのような第２ポリマ層２１の上に
配置し、３．５４×１０5 Ｐａ（５０ｐｓｉ）の圧力を
加えながら、２〜３℃／分の割合で１５０℃まで加熱す
ることにより行われる。
【００４０】次に、補償体コア１７におけるバイア開口
部１３に、ポリマを充填する。これは図８に示し、ポリ
イミドのようなポリマ２５を充填した開口部またはバイ
ア・パターン１３を有する薄い金属箔１１を示してい
る。良好な結合を得るためには、ポリマ２５を図８に示
すように、部分的に硬化させた第２のポリマ層２１と同
じ物質にすべきであり、または、硬い支持部材１８の表
面に設けた部分的に硬化させた第２のポリマ層２１と融
和性がある限り、異なる物質とすることができる。図８
に示すように、ポリマ２５はポリマ２１と同じであるた
め、これらは拡散し合い、連続した単一のポリマ層２
１，２５を形成する。本発明によるバイア充填プロセス
は、ボイドのないポリイミド充填バイアを与えるもので
ある。
【００４１】バイア開口部１３をポリマ２５で充填した
後、補償体コア１７の上面にはポリマ２５を十分堆積さ
せた後、その構造を３５０〜４００℃まで硬化させる。
硬化した構造の上面は、好適には平坦化させる。図９は
ポリイミドが平坦化面２７を有するように平坦化した後
の構造を示す。
【００４２】構造を平坦化した後、図１０に示すよう
に、開口部すなわちエッチング・バイア・ホール３３お
よび３４をポリマすなわちポリイミド２５内に形成させ
る。平坦化構造内のこれらの開口部すなわちエッチング
・バイア・ホール３３および３４は、通常、バイア・ホ
ール３３および３４をレーザエッチングして形成され
る。バイア・ホールすなわち開口部３３は、ポリマ層２
５および第２のポリマ層２１の全厚を貫通し、金属層２
０の上面を露出させなければならない。同様に、バイア
・ホールすなわち開口部３４は、ポリマ層２５の全厚を
貫通し、薄い金属箔１１を被覆する接着金属薄層１６の
上面の少なくとも一部を露出させなければならない。さ
らに、プラズマ・アッシング（ａｓｈｉｎｇ）が行わ
れ、アブレーション屑（ａｂｌａｔｉｏｎ ｄｅｂｒｉ
ｓ）を除去する。
【００４３】開口部３３および３４内にバイアスタッド
を開始するために、まず、補償体コアおよびバイア形状
の上部平坦化面に対して本質的にコンフォーマルな金属
シード層を形成するのが好ましい。これは図１１に示
す。金属シード層３５は、典型的に、クロムまたは銅ま
たはそれらの合金からなるグループから選択される。
【００４４】一旦金属シード層３５を形成したら、図１
２に示すように、良好に定められたバイアを導電スタッ
ド金属物質４９で充填し、導電金属スタッド４１および
４２を形成する。導電スタッド金属物質４９は、図１２
に示すように、金属シード層３５とは異なる物質とする
か、または同じ物質とすることができる。導電スタッド
金属物質４９のための好適な物質は、アルミニウム，
銅，金，タングステン，およびそれらの合金からなるグ
ループから選択される。導電金属スタッド４１は、種々
の方法によって、例えば電気めっき，スパッタリング，
または蒸着、他に二三の方法によって開口部内に形成す
ることができる。
【００４５】導電金属スタッド４１が形成された後、補
償体の上面は普通に平坦化され、図１３に示したよう
に、平坦化面４３を形成する。表面の平坦化は、余分の
スタッド金属物質４９および金属シード層３５を、スタ
ッド以外の全領域から除去する。この平坦化プロセス
は、欠陥箇所の数の最小性と、あるレベルに形成された
欠陥が他のレベルすなわち層には影響しないことを保証
する。使用される平坦化方法は、導電金属スタッド４
１，４２およびポリマ層２５の上面が同一平面上に残る
ように行われるべきである。典型的に、このような平坦
化は、化学−機械（ｃｈｅｍ−ｍｅｃｈ）研磨のような
研磨技術によって行われる。
【００４６】選択的に、薄膜構造の個々の層の連続結合
を助ける盛り上がった“キャップ”を形成するために
は、メタライズされたバイアの表面は、標準メタライゼ
ーション・プロセスによって厚くされる。
【００４７】このとき、補償体５０を硬い支持部材１８
から除去することができる。これは数多くの方法におい
て達成される。例えば、もし硬い支持部材１８がガラス
プレートまたは光学的に透明物質であるならば、除去は
硬い支持部材１８を通した構造の底面のレーザ・アブレ
ーションによって行われる。これは、米国特許出願第０
７／６９５，３６８号明細書に開示されており、参考文
献としてここに引用する。
【００４８】図１４は、硬い支持部材１８，第１のポリ
マ層１９，および金属層２０から除去した後の完全な補
償体５０を示す。硬い支持部材１８は、当業者に周知の
いくつかの方法、例えば、層剥離または前述のレーザ・
アブレーションの使用によって、除去する。補償体５０
は主として、補償体コア物質１７と、絶縁層２１および
２５と、バイア金属スタッド４１および４２と、金属シ
ード層３５とを備えている。補償体５０は１以上のブラ
インド・バイア４２を含むこともできる。
【００４９】図１５は、多層薄膜相互接続構造７５にお
ける完成した補償体５０の使用を示す。完成した構造
は、導電Ｘ信号ラインのための層５３と、導電Ｙ信号ラ
インのための層５５と、上面金属層を形成する層５７も
含んでいる。バイア６１は１つの配線層を他の配線層に
接続、すなわちＸ配線層５３をＹ配線層５５に接続する
のに用いることができる。補償体５０は、異なる配線層
間のクロストークを、完全にでないにしても、減少させ
ることを保証する。バイア４１および６１をこのプロセ
スの間に積上げて、底面金属（図示せず）を、層５７で
示した上面金属に接続することができる。導電Ｘ信号ラ
イン層５３は少なくとも１つのＸ信号ライン６３を有
し、ライン６３は、１以上のスルーバイア６１を経て、
１以上のＹ信号ライン６５に接続される。図１５に示す
ように、補償体５０′はブラインド・バイア４２を有さ
ないことを除いて、補償体５０と同じものである。
【００５０】本発明の利点を、次の例を参照してより明
らかにする。
【００５１】例 次の例は本発明をさらに説明することを意図し、本発明
の範囲を制限するものではない。ナイフエッジ・バイア
を有する両側エッチング・モリブデン（厚さ３４ミクロ
ン（１．４ミル））は、周知のフォトレジストおよびマ
スクを用いたモリブデン・エッチング技術によって作ら
れる。例えば、Ｉ．Ｂ．Ｍ．Ｔｅｃｈｎｉｃａｌ Ｄｉ
ｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ， Ｖｏｌ．２
０， Ｎｏ．２，ｐｐ．５７７〜５７８， （Ｊｕｌｙ
１９７７），“Ｓｃｒｅｅｎｉｎｇ Ｍａｓｋｓ ａ
ｎｄ Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｏｎ”
を参照されたい。
【００５２】クロム薄層（２００〜５００オングストロ
ーム）は、上面および底面に連続膜を形成するのみなら
ず、バイア側壁にコンフォーマルな膜も形成するよう
に、エッチングされたモリブデン箔の両側に蒸着され
る。
【００５３】ガラスプレートを、硬い支持部材として用
いるために、完全に硬化させた１０ミクロンのポリイミ
ドで片側を被覆する。ポリマの利用はスピン，スプレ
ー，ローラ・コーティングによって行う。次に、クロム
−銅−クロム金属層を、このポリマ初期層の上面でスパ
ッタする。クロムの上および下クラッド層の厚さは、好
適には、２００〜４００オングストロームにし、銅層の
厚さは、好適には、１〜２ミクロンにする。次に、第２
のポリマ層（厚さが１０ミクロン）を金属層の上部に堆
積させる。このポリマ層を６５〜８０℃で６０分間、窒
素を除いた炉内でベークする。
【００５４】クロム接着層を有するモリブデン箔は、
３．４５×１０5 Ｐａ（５０ｐｓｉ）の圧力を加え、２
〜３℃／分の割合で１５０℃に加熱し、３０分間１５０
℃に保持し、さらに室温に冷却することによって、ポリ
イミド上に積層させる。
【００５５】バイア充填の次の処理に対し、典型的には
Ｎ−メチルピロリドン（ＮＭＰ）である高温煮沸溶剤中
のポリイミド前駆物質溶液を、モリブデン表面に塗布
し、ポリマを浸透させてホールを充填し、ドクタブレー
ドを行って表面領域から余分を押出し、８０℃で６０分
間，１２０および１５０℃の間で６０分間焼き上げ乾燥
または硬化させ、室温に冷却する。このポリマ利用プロ
セスは、２回繰り返され、利用の間、１２０℃および１
５０℃の間で６０分間のベークを伴う。
【００５６】バイア充填処理の後、一様なポリマ層をス
ピン，スプレー，またはロール・コーティングで上部に
形成し、以下の温度サイクルによって４００℃までベー
クまたは硬化させる：８５℃で６０分間，１４０℃で６
０分間，２３０℃で６０分間，３００℃で４５分間，３
５０〜４００℃で６０分間。
【００５７】ポリマ・バイア充填および上部コーティン
グの利用の後、バイア・ホールを７０〜７５°の角度の
側壁と共にポリマを通してレーザ・アブレートする。こ
の部分はアブレーション屑を除去する酸素プラズマ・ア
ッシュで行う。
【００５８】バイア・ホールのメタライゼーションは、
クロム／銅（クロム２００〜４００オングストローム／
銅０．３〜１ミクロン）のスパッタ・シード堆積と、銅
めっきと、平坦化の所望のレベルが達成されるまでの研
磨とにより行われる。
【００５９】次に、補償体をガラスプレートから除去す
る。これは、ガラスプレートを通じての構造の底面のレ
ーザ・アブレーションによって行われ、米国特許出願第
０７／６９５，３６８号明細書に開示されており、ここ
に参考文献として引用する。構造内の底面金属層はレー
ザ停止層として働く。次に、底面ポリマ層を、当業者に
周知の技術、例えば酸素プラズマ・アッシングによって
除去する。底面金属層はエッチングによって除去するこ
とができる。あるいはまた、この底面金属層は、補償体
の一体部となる配線層をそれ自身で形成するように、パ
ターン化することができる。
【００６０】多層相互接続構造に対して、配線層はこの
補償体上に形成される。このような層は、金属バイアが
層から層へ位置合せされるように積上げられまたはアセ
ンブルされ、個々の層は熱および圧力を加えることによ
って積層させる。薄膜複合構造は、多層セラミック基板
の上部で積層され、高密度パッケージング・デバイスを
得ることができる。メタライズされた誘電薄膜の個々の
形成の利点は、より大きなスループット，より低いコス
トであり、形成ブロックは複合パッケージへの組立およ
び積層の前に完全に試験することができ、これらすべ
て、信頼できる層対層アラインメントを伴う細線配線
と、高密度回路とを可能にする。
【００６１】
【発明の効果】本発明によって、最終デバイスが改良さ
れた電気的性能および寸法安定性を有するように、多層
薄膜構造に使用する補償体が提供される。
【図面の簡単な説明】
【図１】本発明の補償体の金属コア形成に使用される薄
い金属箔を示す図である。
【図２】バイア開口部にナイフエッジを形成するために
両側からエッチングされた後の、補償体の金属コアを示
す図である。
【図３】箔の両側およびバイア開口部に接着金属薄層を
設けた後の、補償体の金属コアを示す図である。
【図４】上面に熱安定性ポリマ層を有する硬い支持部材
を示す図である。
【図５】図４のポリマ層の上部への金属層の付加を示す
図である。
【図６】図５の金属層の上部の部分的に硬化させた第２
のポリマ層を示す図である。
【図７】図３の接着金属薄層を有するエッチング金属箔
を、図６の硬い支持部材上の部分的に硬化させたポリマ
上に積層させた図である。
【図８】図７の積層構造内の開口部をポリマで充填した
図である。
【図９】上面の平坦化の後の図８の構造を示す図であ
る。
【図１０】図９の平坦化された構造内にバイアホールを
エッチングした図である。
【図１１】金属シード層を有する図１０の平坦化エッチ
ング構造のコンフォーマル・コーティングを示す図であ
る。
【図１２】金属シード層上に導電金属をコンフォーマル
に堆積させ、導電物質でバイアを充填した図である。
【図１３】平坦化の後の図１２の構造を示す図である。
【図１４】硬い支持部材から除去した後の完成した補償
体を示す図である。
【図１５】多層薄膜相互接続構造内に補償体を包含した
図である。
【符号の説明】
１１ 金属箔 １２ ナイフエッジ １３ バイア開口部 １４ バイア側壁 １６ 接着金属薄層 １７ 補償体コア １８ 硬い支持部材 １９ 第１ポリマ層（絶縁体） ２０ 金属層 ２１ 第２ポリマ層 ２５ ポリマ ３３，３４ バイア・ホール ３５ 金属シード層 ４１ 導電金属スタッド ４２ ブラインド・バイア ４９ 導電スタッド金属 ５０ 補償体
フロントページの続き (72)発明者 ベネディクト・マリア・ヨハネス・ケルナ ー アメリカ合衆国 ニューヨーク州 ワッピ ンガーズ フォールズ アール． ディ ー． ナンバー３ ルート 376 (72)発明者 キャスリーン・メアリー・マクガイア アメリカ合衆国 ニューヨーク州 ウォル キル アール． ディー． 31 ボックス 37 (72)発明者 ピーター・ジェローム・ソース アメリカ合衆国 ニューヨーク州 パウキ ープシ パイン エコー ドライブ 14

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】多層薄膜構造を形成するのに用いる補償体
    相互接続構造にして、前記補償体は少なくとも１つの開
    口部を有する金属層と、前記金属層を同形に被覆するポ
    リマ層と、前記開口部に設けられた少なくとも１つのバ
    イア金属スタッドとを有することを特徴とする、補償体
    相互接続構造。
  2. 【請求項２】請求項１記載の補償体相互接続構造におい
    て、前記金属層と前記ポリマ層との間の接着を、少なく
    とも１つの接着金属層により行い、前記接着金属が前記
    金属層を同形に被覆することを特徴とする、補償体相互
    接続構造。
  3. 【請求項３】多層薄膜構造を形成するのに用いられる補
    償体相互接続構造を製造する方法にして、 （ａ）金属箔内に少なくとも１つのバイア・ホールを形
    成する工程と、 （ｂ）前記金属箔を、硬い基板上に形成され部分的に硬
    化させた第１のポリマに固定する工程と、 （ｃ）前記金属箔の露出表面を被覆し、前記少なくとも
    １つのバイア・ホールを完全に充填するように、前記金
    属箔の前記露出表面を第２のポリマで被覆する工程と、 （ｄ）前記第１のポリマおよび前記第２のポリマを硬化
    させる工程と、 （ｅ）前記少なくとも１つのポリマ充填バイアを貫くバ
    イア・ホールを形成する工程と、 （ｆ）工程（ｅ）で形成したバイア・ホールに導電物質
    を充填して、バイア金属スタッドを形成する工程と、 （ｇ）前記硬い基板を除去して、前記補償体相互接続構
    造を形成する工程と、を含むことを特徴とする補償体相
    互接続構造の製造方法。
  4. 【請求項４】多層薄膜構造を形成するのに用いられる補
    償体相互接続構造を製造する方法にして、 （ａ）金属箔内に少なくとも１つのバイア・ホールを形
    成する工程と、 （ｂ）前記金属箔を、硬い基板上に形成され部分的に硬
    化させた第１のポリマに固定する工程と、 （ｃ）前記金属箔の露出表面を被覆し、前記少なくとも
    １つのバイア・ホールを完全に充填するように、前記金
    属箔の前記露出表面を第２のポリマで被覆する工程と、 （ｄ）前記第１のポリマおよび前記第２のポリマを硬化
    させる工程と、 （ｅ）前記少なくとも１つのポリマ充填バイアを貫くバ
    イア・ホールを形成する工程と、 （ｆ）前記ポリマを貫く少なくとも１つのブラインド・
    バイア・ホールを形成して、前記金属箔の一部を露出さ
    せる工程と、 （ｇ）工程（ｅ）で形成したバイア・ホールおよび前記
    少なくとも１つのブラインド・バイア・ホールを導電物
    質で充填し、バイア金属スタッドおよびブラインド・バ
    イア金属スタッドを形成する工程と、 （ｈ）前記硬い基板を除去して前記補償体相互接続構造
    を形成する工程と、 を含むことを特徴とする補償体相互接続構造の製造方
    法。
JP23916392A 1991-10-29 1992-09-08 金属コア構造体の製造方法 Expired - Lifetime JPH0821777B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/784,281 US5231751A (en) 1991-10-29 1991-10-29 Process for thin film interconnect
US784281 1997-01-15

Publications (2)

Publication Number Publication Date
JPH05218603A true JPH05218603A (ja) 1993-08-27
JPH0821777B2 JPH0821777B2 (ja) 1996-03-04

Family

ID=25131952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23916392A Expired - Lifetime JPH0821777B2 (ja) 1991-10-29 1992-09-08 金属コア構造体の製造方法

Country Status (3)

Country Link
US (3) US5231751A (ja)
EP (1) EP0540451A3 (ja)
JP (1) JPH0821777B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288724B2 (en) 2002-04-02 2007-10-30 Sony Corporation Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP2008226989A (ja) * 2007-03-09 2008-09-25 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2010080965A (ja) * 1997-11-26 2010-04-08 Applied Materials Inc ダメージフリー被覆刻設堆積法
JP2011018948A (ja) * 2007-09-18 2011-01-27 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
CN111741592A (zh) * 2020-06-17 2020-10-02 珠海越亚半导体股份有限公司 多层基板及其制作方法

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5932289A (en) * 1991-05-28 1999-08-03 Trikon Technologies Limited Method for filling substrate recesses using pressure and heat treatment
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
JP3271094B2 (ja) * 1993-07-05 2002-04-02 ソニー株式会社 積層配線基板及びその製造方法
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
GB9401770D0 (en) * 1994-01-31 1994-03-23 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuits
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
KR19990071519A (ko) * 1995-11-22 1999-09-27 휴버트 마이어 그라운드 또는 파워 링을 구비한 반도체 팩키지
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5830374A (en) * 1996-09-05 1998-11-03 International Business Machines Corporation Method for producing multi-layer circuit board and resulting article of manufacture
JPH10163319A (ja) * 1996-11-29 1998-06-19 Hitachi Ltd 半導体集積回路装置の製造方法
US6075287A (en) * 1997-04-03 2000-06-13 International Business Machines Corporation Integrated, multi-chip, thermally conductive packaging device and methodology
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6130161A (en) 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
FR2770339B1 (fr) * 1997-10-27 2003-06-13 Commissariat Energie Atomique Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d'obtention d'une telle structure
US6140236A (en) * 1998-04-21 2000-10-31 Kabushiki Kaisha Toshiba High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring
TW420853B (en) * 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6085415A (en) * 1998-07-27 2000-07-11 Ormet Corporation Methods to produce insulated conductive through-features in core materials for electric packaging
US6190732B1 (en) 1998-09-03 2001-02-20 Cvc Products, Inc. Method and system for dispensing process gas for fabricating a device on a substrate
US6274291B1 (en) 1998-11-18 2001-08-14 International Business Machines Corporation Method of reducing defects in I/C card and resulting card
US6248958B1 (en) * 1998-11-30 2001-06-19 International Business Machines Corporation Resistivity control of CIC material
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6036809A (en) 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
US6468638B2 (en) 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6245655B1 (en) 1999-04-01 2001-06-12 Cvc Products, Inc. Method for planarized deposition of a material
JP2000349198A (ja) * 1999-04-02 2000-12-15 Nitto Denko Corp チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
JP3592129B2 (ja) * 1999-04-15 2004-11-24 新光電気工業株式会社 多層配線基板の製造方法
US6492600B1 (en) * 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
JP3213291B2 (ja) * 1999-06-29 2001-10-02 ソニーケミカル株式会社 多層基板及び半導体装置
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
CN1199536C (zh) 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
US6518509B1 (en) * 1999-12-23 2003-02-11 International Business Machines Corporation Copper plated invar with acid preclean
US6560844B1 (en) * 2000-02-24 2003-05-13 Honeywell International Inc. Alignment plate with matched thermal coefficient of expansion
US6627995B2 (en) 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
US6757176B1 (en) * 2000-08-22 2004-06-29 Micron Technology, Inc. Circuit board
US6444263B1 (en) 2000-09-15 2002-09-03 Cvc Products, Inc. Method of chemical-vapor deposition of a material
US6539625B2 (en) * 2001-01-11 2003-04-01 International Business Machines Corporation Chromium adhesion layer for copper vias in low-k technology
JP2002252446A (ja) * 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法
US20020163062A1 (en) * 2001-02-26 2002-11-07 International Business Machines Corporation Multiple material stacks with a stress relief layer between a metal structure and a passivation layer
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
JP4526747B2 (ja) * 2001-08-17 2010-08-18 株式会社アドバンテスト 配線基板の製造方法
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
US6691408B2 (en) * 2001-10-10 2004-02-17 Mack Technologies Florida, Inc. Printed circuit board electrical interconnects
US6660945B2 (en) 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US20040148756A1 (en) * 2002-09-09 2004-08-05 Pommer Richard J. Alignment plate with matched thermal coefficient of expansion
JP4057399B2 (ja) * 2002-11-07 2008-03-05 株式会社フジクラ 微細孔への金属充填方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4059085B2 (ja) * 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
TWI239629B (en) * 2003-03-17 2005-09-11 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US7262075B2 (en) * 2004-01-08 2007-08-28 Georgia Tech Research Corp. High-aspect-ratio metal-polymer composite structures for nano interconnects
DE102004025684B4 (de) 2004-04-29 2024-08-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
JP4330486B2 (ja) * 2004-05-07 2009-09-16 日東電工株式会社 両面プリント配線板の製造方法
JP4670495B2 (ja) * 2004-09-06 2011-04-13 Ｔｄｋ株式会社 電子デバイス及びその製造方法
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
JP4564343B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
JP4776247B2 (ja) * 2005-02-09 2011-09-21 富士通株式会社 配線基板及びその製造方法
JP2006231626A (ja) * 2005-02-23 2006-09-07 Fuji Photo Film Co Ltd ノズルプレートの製造方法及び液体吐出ヘッド並びにこれを備えた画像形成装置
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
US7829793B2 (en) * 2005-09-09 2010-11-09 Magnecomp Corporation Additive disk drive suspension manufacturing using tie layers for vias and product thereof
US8553364B1 (en) 2005-09-09 2013-10-08 Magnecomp Corporation Low impedance, high bandwidth disk drive suspension circuit
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
US8436250B2 (en) * 2006-11-30 2013-05-07 Sanyo Electric Co., Ltd. Metal core circuit element mounting board
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
TWI347810B (en) * 2008-10-03 2011-08-21 Po Ju Chou A method for manufacturing a flexible pcb and the structure of the flexible pcb
KR100990546B1 (ko) * 2008-12-08 2010-10-29 삼성전기주식회사 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
US8176628B1 (en) * 2008-12-23 2012-05-15 Amkor Technology, Inc. Protruding post substrate package structure and method
KR101125567B1 (ko) * 2009-12-24 2012-03-22 삼성모바일디스플레이주식회사 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
JP5485714B2 (ja) * 2010-01-07 2014-05-07 セイコーインスツル株式会社 パッケージの製造方法
TWI461134B (zh) * 2010-04-20 2014-11-11 南亞電路板股份有限公司 載板結構及其製作方法
TWI436713B (zh) * 2010-07-26 2014-05-01 Via Tech Inc 線路基板、線路基板製程
TWI446842B (zh) * 2012-06-18 2014-07-21 欣興電子股份有限公司 承載件及無核心封裝基板之製法
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
DE202014103821U1 (de) * 2014-07-09 2014-09-09 Carmen Diegel Flexible elektrische Leiterstruktur
WO2016010083A1 (ja) * 2014-07-18 2016-01-21 三菱瓦斯化学株式会社 積層体及び半導体素子搭載用基板、並びにそれらの製造方法
JP2016096297A (ja) * 2014-11-17 2016-05-26 イビデン株式会社 金属塊内蔵配線板及びその製造方法
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
US9666514B2 (en) 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
TWI639573B (zh) * 2015-09-02 2018-11-01 中聯資源股份有限公司 環保回塡材
US10644210B2 (en) * 2016-04-01 2020-05-05 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
US10790426B2 (en) * 2016-04-01 2020-09-29 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
US9929203B1 (en) 2017-04-27 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating thereof
CN106952583B (zh) * 2017-05-23 2019-04-30 深圳市华星光电技术有限公司 柔性阵列基板的制作方法
JP7085328B2 (ja) 2017-09-29 2022-06-16 日東電工株式会社 配線回路基板、その製造方法および撮像装置
KR20210076930A (ko) * 2018-10-19 2021-06-24 코닝 인코포레이티드 비아를 포함하는 장치 및 비아를 제조하는 방법 및 물질
US11342256B2 (en) * 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板
WO2023184401A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 基板及其制备方法、集成无源器件、电子装置
CN118283947B (zh) * 2024-03-12 2025-06-17 东南大学 一种玻璃通孔金属化的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216287A (ja) * 1986-03-17 1987-09-22 日本電解株式会社 プリント回路用銅箔およびその製造方法
JPS62250689A (ja) * 1986-04-23 1987-10-31 日立化成工業株式会社 絶縁基板の製造方法
JPS63224391A (ja) * 1987-03-13 1988-09-19 株式会社アルメックス スルホール用プリント配線板およびその製法
JPH0191489A (ja) * 1986-12-09 1989-04-11 Matsushita Electric Works Ltd 金属ベ−スプリント配線板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL190034A (ja) * 1953-08-17
US2961746A (en) * 1956-06-18 1960-11-29 Aladdin Ind Inc Printed circuits
US3181986A (en) * 1961-03-31 1965-05-04 Intellux Inc Method of making inlaid circuits
US3466206A (en) * 1962-06-01 1969-09-09 Control Data Corp Method of making embedded printed circuits
US3541222A (en) * 1969-01-13 1970-11-17 Bunker Ramo Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making
US4070501A (en) * 1976-10-28 1978-01-24 Ibm Corporation Forming self-aligned via holes in thin film interconnection systems
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
JPS62108987A (ja) * 1985-11-07 1987-05-20 三菱重工業株式会社 地熱ガス分離方法
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4995941A (en) * 1989-05-15 1991-02-26 Rogers Corporation Method of manufacture interconnect device
US4933045A (en) * 1989-06-02 1990-06-12 International Business Machines Corporation Thin film multilayer laminate interconnection board assembly method
FR2650471B1 (fr) * 1989-07-27 1991-10-11 Bull Sa Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite
US5108819A (en) * 1990-02-14 1992-04-28 Eli Lilly And Company Thin film electrical component
US5108562A (en) * 1991-02-06 1992-04-28 International Business Machines Electrolytic method for forming vias and through holes in copper-invar-copper core structures
US5244538A (en) * 1991-07-26 1993-09-14 Microelectronics And Computer Technology Corporation Method of patterning metal on a substrate using direct-write deposition of a mask
US5196251A (en) * 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5209817A (en) * 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
US5326643A (en) * 1991-10-07 1994-07-05 International Business Machines Corporation Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216287A (ja) * 1986-03-17 1987-09-22 日本電解株式会社 プリント回路用銅箔およびその製造方法
JPS62250689A (ja) * 1986-04-23 1987-10-31 日立化成工業株式会社 絶縁基板の製造方法
JPH0191489A (ja) * 1986-12-09 1989-04-11 Matsushita Electric Works Ltd 金属ベ−スプリント配線板
JPS63224391A (ja) * 1987-03-13 1988-09-19 株式会社アルメックス スルホール用プリント配線板およびその製法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080965A (ja) * 1997-11-26 2010-04-08 Applied Materials Inc ダメージフリー被覆刻設堆積法
US7288724B2 (en) 2002-04-02 2007-10-30 Sony Corporation Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US7420127B2 (en) 2002-04-02 2008-09-02 Sony Corporation Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US7421777B2 (en) 2002-04-02 2008-09-09 Sony Corporation Method of manufacturing multilayer wiring substrate using temporary metal support layer
JP2008226989A (ja) * 2007-03-09 2008-09-25 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2011018948A (ja) * 2007-09-18 2011-01-27 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
CN111741592A (zh) * 2020-06-17 2020-10-02 珠海越亚半导体股份有限公司 多层基板及其制作方法
CN111741592B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 多层基板及其制作方法

Also Published As

Publication number Publication date
EP0540451A3 (en) 1993-12-08
JPH0821777B2 (ja) 1996-03-04
EP0540451A2 (en) 1993-05-05
US6165629A (en) 2000-12-26
US6228511B1 (en) 2001-05-08
US5231751A (en) 1993-08-03

Similar Documents

Publication Publication Date Title
JPH05218603A (ja) 補償体相互接続構造およびその製造方法
JP3484306B2 (ja) 薄膜コンデンサおよびその製造方法
US5745984A (en) Method for making an electronic module
US4894351A (en) Method for making a silicon IC with planar double layer metal conductors system
JP3407274B2 (ja) 改良型ポリテトラフルオロエチレン薄膜チップ・キャリア
TWI734945B (zh) 複合基板結構及其製作方法
US5254493A (en) Method of fabricating integrated resistors in high density substrates
US6426011B1 (en) Method of making a printed circuit board
US6261941B1 (en) Method for manufacturing a multilayer wiring substrate
JP2019009297A (ja) 配線基板およびその製造方法
EP0502614B1 (en) Thin film circuit substrate and processes for its manufacture
KR100455380B1 (ko) 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
WO2020241645A1 (ja) 多層配線基板及びその製造方法
JP3797073B2 (ja) 高密度実装用配線基板およびその製造方法
US6711813B1 (en) Method for fabricating a thin film build-up structure on a sequentially laminated printed circuit board base
JPH06314878A (ja) プリント配線板の製造方法
CN111315109B (zh) 复合基板结构及其制作方法
US10660202B1 (en) Carrier structure and manufacturing method thereof
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JP3948105B2 (ja) 多層配線回路基板の製造方法
JP3272945B2 (ja) 配線基板の製造方法
JP2530008B2 (ja) 配線基板の製造方法
JPH11274296A (ja) 多層配線構造及びその形成方法
JPH0496254A (ja) 薄膜多層回路基板とその製造方法
JPH07111386A (ja) 多層配線基板およびその製造方法