JPH052191B2 - - Google Patents
Info
- Publication number
- JPH052191B2 JPH052191B2 JP61096281A JP9628186A JPH052191B2 JP H052191 B2 JPH052191 B2 JP H052191B2 JP 61096281 A JP61096281 A JP 61096281A JP 9628186 A JP9628186 A JP 9628186A JP H052191 B2 JPH052191 B2 JP H052191B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- circuit
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
本発明は例えば自動車用圧力センサの信号処理
回路のように、圧力センサ部の演算増巾器と、こ
の演算増巾器の出力電圧を入力処理するマイクロ
コンピユータなどの信号処理回路とを、この信号
処理回路側に設けられた共通の直流電源に接続し
た回路において、 前記信号処理回路から前記演算増巾器へ向かう
電源線の断線を検出するための回路に関する。 なお以下各図において同一の符号は同一または
相当部分を示す。
回路のように、圧力センサ部の演算増巾器と、こ
の演算増巾器の出力電圧を入力処理するマイクロ
コンピユータなどの信号処理回路とを、この信号
処理回路側に設けられた共通の直流電源に接続し
た回路において、 前記信号処理回路から前記演算増巾器へ向かう
電源線の断線を検出するための回路に関する。 なお以下各図において同一の符号は同一または
相当部分を示す。
この種の断線検出回路においては、前記の電源
線が断線した時、信号処理回路でこの断線を検知
し、警報を出したり以後の制御状態を変えたりす
る必要がある場合がある。この場合演算増巾器の
出力電圧値が前記断線のない状態とは明らかに異
なる必要がある。 第３図は従来のこのような断線検出回路の原理
的な構成図、第４図は第３図を簡略化した等価回
路図である。 第３図において、１はマイクロコンピユータな
どを備えた信号処理回路（制御回路ともいう）
で、この例では電圧Vpの直流電源２を内蔵して
いる。３は圧力センサ部の演算増巾器、４，５は
直流電源２からの饋電路で、饋電路５は自動車の
場合には車体となる。饋電路４はこの場合、点４
ａの部分で断線しているものとする。なお以下説
明の便宜上、饋電路４，５をそれぞれ電源線、接
地線と区分して呼ぶものとする。 いま電源線４が断線時の演算増巾器３の出力抵
抗をRa、制御回路１の電源端子Ｐと信号入力端
子Ｒ間の抵抗をRp、接地端子Ｇと信号入力端子
Ｒ間の抵抗をRgとする。この第３図の制御回路
１内の回路を、テプナンの定理により電圧源と抵
抗が直列接続されている等価回路に書き換える
と、第４図のようになる。ここで Vr＝Vp×Rg／Rg＋Rp ……(1) Rr＝Rp×Rg／Rp＋Rg ……(2) である。従つて電源線４の断線時における演算増
巾器３の出力端子Ｏと接地端子Ｓ間の電圧（断線
検出電圧）Vdは以下の(3)式で表わされる。 Vd＝Ra／Ra＋Rr×Vr ……(3) 通常この断線検出電圧Vdは、電源線４の非断
線時において演算増巾器３が出力可能な出力電圧
下限値Vminより小さい値となるように選ばれ
る。すなわち Vd＜Vmin ……(4) 従つて式(3)と(4)より、演算増巾器３内の出力抵
抗Raは、以下の(5)式の範囲に制限されねばなら
ぬことになる。 Ra＜Vmin／Vr−Vmin×Rr ……(5) ところが増巾器出力抵抗Raの値は、演算増巾
器出力手段の回路構成の違い（例えばトランジス
タの面積の大小）等により異なつた値をとる。そ
こで従来方法では、式(5)を満足するような出力抵
抗Raの値を持つた演算増巾器３を選び用いてい
る。 しかしながら、この方法には次のような欠点が
有る。 使用可能な演算増巾器が限定される。 回路仕様の変更が生じると、出力抵抗Raの
異なる演算増巾器を選ばなければならない場合
があり、圧力センサなどの機種拡大の上で障害
になる。
線が断線した時、信号処理回路でこの断線を検知
し、警報を出したり以後の制御状態を変えたりす
る必要がある場合がある。この場合演算増巾器の
出力電圧値が前記断線のない状態とは明らかに異
なる必要がある。 第３図は従来のこのような断線検出回路の原理
的な構成図、第４図は第３図を簡略化した等価回
路図である。 第３図において、１はマイクロコンピユータな
どを備えた信号処理回路（制御回路ともいう）
で、この例では電圧Vpの直流電源２を内蔵して
いる。３は圧力センサ部の演算増巾器、４，５は
直流電源２からの饋電路で、饋電路５は自動車の
場合には車体となる。饋電路４はこの場合、点４
ａの部分で断線しているものとする。なお以下説
明の便宜上、饋電路４，５をそれぞれ電源線、接
地線と区分して呼ぶものとする。 いま電源線４が断線時の演算増巾器３の出力抵
抗をRa、制御回路１の電源端子Ｐと信号入力端
子Ｒ間の抵抗をRp、接地端子Ｇと信号入力端子
Ｒ間の抵抗をRgとする。この第３図の制御回路
１内の回路を、テプナンの定理により電圧源と抵
抗が直列接続されている等価回路に書き換える
と、第４図のようになる。ここで Vr＝Vp×Rg／Rg＋Rp ……(1) Rr＝Rp×Rg／Rp＋Rg ……(2) である。従つて電源線４の断線時における演算増
巾器３の出力端子Ｏと接地端子Ｓ間の電圧（断線
検出電圧）Vdは以下の(3)式で表わされる。 Vd＝Ra／Ra＋Rr×Vr ……(3) 通常この断線検出電圧Vdは、電源線４の非断
線時において演算増巾器３が出力可能な出力電圧
下限値Vminより小さい値となるように選ばれ
る。すなわち Vd＜Vmin ……(4) 従つて式(3)と(4)より、演算増巾器３内の出力抵
抗Raは、以下の(5)式の範囲に制限されねばなら
ぬことになる。 Ra＜Vmin／Vr−Vmin×Rr ……(5) ところが増巾器出力抵抗Raの値は、演算増巾
器出力手段の回路構成の違い（例えばトランジス
タの面積の大小）等により異なつた値をとる。そ
こで従来方法では、式(5)を満足するような出力抵
抗Raの値を持つた演算増巾器３を選び用いてい
る。 しかしながら、この方法には次のような欠点が
有る。 使用可能な演算増巾器が限定される。 回路仕様の変更が生じると、出力抵抗Raの
異なる演算増巾器を選ばなければならない場合
があり、圧力センサなどの機種拡大の上で障害
になる。
本発明は、上述の欠点を除去し、通常の演算増
巾器が使用可能であり、回路仕様変更に際しても
演算増巾器を変えることなく、断線検出電圧を所
定の値以下にすることができる回路を提供するこ
とを目的とする。
巾器が使用可能であり、回路仕様変更に際しても
演算増巾器を変えることなく、断線検出電圧を所
定の値以下にすることができる回路を提供するこ
とを目的とする。
本発明の要点は、（センサ部などの）演算増巾
器、この演算増巾器の出力電圧を入力する信号処
理回路（マイクロコンピユータなど）、前記の演
算増巾器と信号処理回路との共通の直流電源、を
備えた回路であつて、 前記信号処理回路から前記演算増巾器側を見た
前記直流電源の饋電路内には前記直流電源が含ま
れぬように構成された回路において、 前記演算増巾器の出力端子と、この演算増巾器
の電源端子との間に抵抗を接続し、前記信号処理
回路と前記演算増巾器との間における前記直流電
源の饋電路の所定の一方（非接地側など）が断線
したとき、該饋電路の他方と前記演算増巾器の出
力端子との間の電圧の絶対値が、前記の断線が無
い場合に生じ得る該電圧の最小の絶対値を下回る
ようにして、所定の内部抵抗の演算増巾器を選別
使用することなく、前記の外部接続抵抗の値を変
更するだけで、断線の検出電圧を広範囲に変更で
きるようにした点にある。
器、この演算増巾器の出力電圧を入力する信号処
理回路（マイクロコンピユータなど）、前記の演
算増巾器と信号処理回路との共通の直流電源、を
備えた回路であつて、 前記信号処理回路から前記演算増巾器側を見た
前記直流電源の饋電路内には前記直流電源が含ま
れぬように構成された回路において、 前記演算増巾器の出力端子と、この演算増巾器
の電源端子との間に抵抗を接続し、前記信号処理
回路と前記演算増巾器との間における前記直流電
源の饋電路の所定の一方（非接地側など）が断線
したとき、該饋電路の他方と前記演算増巾器の出
力端子との間の電圧の絶対値が、前記の断線が無
い場合に生じ得る該電圧の最小の絶対値を下回る
ようにして、所定の内部抵抗の演算増巾器を選別
使用することなく、前記の外部接続抵抗の値を変
更するだけで、断線の検出電圧を広範囲に変更で
きるようにした点にある。
以下第１図および第２図に基づいて本発明の実
施例を説明する。第１図は本発明の一実施例とし
ての原理的な構成回路図で、第３図に対応し、第
２図は第１図を簡略化した等価回路図で第４図に
対応するものである。 第１図において、３は前記の演算増巾器でＯは
演算増巾器３の出力端子、Ｑは同じく電源入力端
子、Ｓは同じく接地端子である。端子Ｏと端子Ｑ
の間に新たに抵抗Rlが接続される。制御回路１
は電源電圧Vpの供給と、演算増巾器３の出力電
圧信号の入力処理を行なう。ここでRpは電源電
圧出力端子Ｐと電圧信号入力端子Ｒ間の、また
Rgは電圧信号入力端子Ｒと接地端子Ｇ間の、そ
れぞれ制御回路１における内部抵抗である。端子
Ｏと端子Ｒが接続され、端子Ｓと端子Ｇが接続さ
れる。また端子Ｑと端子Ｐ間の電源線４は通常は
結線されているが、この実施例においては点４ａ
において断線しているものとする。 第１図の演算増巾器３の内部等価回路を抵抗の
みで簡略化し、制御回路１の内部等価回路を第４
図の場合と同様にテプナンの定理により電圧源
Vrと抵抗Rrを直列に接続した形に書き換えると、
第２図のようになる。ただし抵抗Ra，Rbは演算
増巾器３側の内部抵抗であり、抵抗Raは端子Ｏ，
Ｓ間抵抗、Rbは端子Ｑ，Ｓ間抵抗である。なお
端子Ｏ，Ｑ間の内部抵抗は電源線４の断線状態で
は極めて大きいので省略する。またVr，Rrはそ
れぞれ前記の式(1)，(2)で表わされる。 このような構成において端子Ｏ，Ｓより演算増
巾器３の方向を見た抵抗Rlも含んだ合成抵抗Rx
は以下の式(6)で表わされる。 Rx＝Ra（Rb＋Rl）／Ra＋Rb＋Rl ……(6) 従つて電源線４の断線時における演算増巾器３
の出力端子Ｏと接地端子Ｓ間における出力電圧
（断線検出電圧）Veは以下の式で表わされる。 Ve＝Rx・Vr／Rx＋Rr ……(7) 従来技術の場合と同じく、通常この断線検出電
圧Veは電源線４の非断線時において演算増巾器
３が出力し得る電圧下限値Vminより小さい値に
選ばれる。すなわち Ve＜Vmin ……(8) よつて式(7)と(8)より抵抗Rxは以下の式の範囲
に制限される必要がある。 Rx＜Vmin・Rr／Vr−Vmin ……(9) 更に式(9)と(6)より抵抗Rlは以下の式の範囲に
制限されねばならない。 Rl＜Vmin・Ra・Rr／（Vr−Vmin）Ra−Vmin・Rr−Rb……
(10) 電源線非断線時の状態において、この抵抗Rl
の抵抗値を小さいものとするに従い、演算増巾器
３の出力へ電源線４より抵抗Rlを介して流れ込
む電流が増加していくが、該演算増巾器３の出力
値の電位は一定値を保つている。しかし抵抗Rl
の抵抗値がある値以下になると演算増巾器３へ流
れ込む電流が大きくなりすぎ、演算増巾器３の出
力値の電位は一定値を維持することができなくな
る。このように電源線４より抵抗Rlを介して演
算増巾器３の出力へ流れ込む電流をシンク電流と
いう。このシンク電流が、前記出力値の電位を一
定値に保てるようなある値以下になるように、抵
抗Rlの抵抗値をある値以上に選ぶ必要がある。
よつて式(10)を満足し、かつ演算増巾器３の出力シ
ンク電流の限界内で抵抗Rlの値を選ぶことによ
り、所望の断線検出電圧Veを得ることができる。 なお、抵抗Rlを演算増巾器出力端子Ｏと接地
端子Ｓ間に接続した場合でも、本実施例、すなわ
ち演算増巾器出力端子Ｏと電源端子Ｑ間に抵抗
Rlを接続した場合と、同様の効果が得られる。
このように抵抗Rlを出力端子Ｏと接地端子Ｓ間
に接続した場合、やはり抵抗Rlの抵抗値がある
値以下になると演算増巾器３の出力値の電位は一
定値を維持することができなくなる。このときの
演算増巾器３の出力より抵抗Rlを介して接地線
５に流れ出る電流をソース電流という。しかし通
常、演算増巾器のシンク電流は、ソース電流より
も遥かに大きくとれるため、本実施例による方が
Rlの下限値をより低くし、断線検出電圧の範囲
をより広く取ることが可能になる。
施例を説明する。第１図は本発明の一実施例とし
ての原理的な構成回路図で、第３図に対応し、第
２図は第１図を簡略化した等価回路図で第４図に
対応するものである。 第１図において、３は前記の演算増巾器でＯは
演算増巾器３の出力端子、Ｑは同じく電源入力端
子、Ｓは同じく接地端子である。端子Ｏと端子Ｑ
の間に新たに抵抗Rlが接続される。制御回路１
は電源電圧Vpの供給と、演算増巾器３の出力電
圧信号の入力処理を行なう。ここでRpは電源電
圧出力端子Ｐと電圧信号入力端子Ｒ間の、また
Rgは電圧信号入力端子Ｒと接地端子Ｇ間の、そ
れぞれ制御回路１における内部抵抗である。端子
Ｏと端子Ｒが接続され、端子Ｓと端子Ｇが接続さ
れる。また端子Ｑと端子Ｐ間の電源線４は通常は
結線されているが、この実施例においては点４ａ
において断線しているものとする。 第１図の演算増巾器３の内部等価回路を抵抗の
みで簡略化し、制御回路１の内部等価回路を第４
図の場合と同様にテプナンの定理により電圧源
Vrと抵抗Rrを直列に接続した形に書き換えると、
第２図のようになる。ただし抵抗Ra，Rbは演算
増巾器３側の内部抵抗であり、抵抗Raは端子Ｏ，
Ｓ間抵抗、Rbは端子Ｑ，Ｓ間抵抗である。なお
端子Ｏ，Ｑ間の内部抵抗は電源線４の断線状態で
は極めて大きいので省略する。またVr，Rrはそ
れぞれ前記の式(1)，(2)で表わされる。 このような構成において端子Ｏ，Ｓより演算増
巾器３の方向を見た抵抗Rlも含んだ合成抵抗Rx
は以下の式(6)で表わされる。 Rx＝Ra（Rb＋Rl）／Ra＋Rb＋Rl ……(6) 従つて電源線４の断線時における演算増巾器３
の出力端子Ｏと接地端子Ｓ間における出力電圧
（断線検出電圧）Veは以下の式で表わされる。 Ve＝Rx・Vr／Rx＋Rr ……(7) 従来技術の場合と同じく、通常この断線検出電
圧Veは電源線４の非断線時において演算増巾器
３が出力し得る電圧下限値Vminより小さい値に
選ばれる。すなわち Ve＜Vmin ……(8) よつて式(7)と(8)より抵抗Rxは以下の式の範囲
に制限される必要がある。 Rx＜Vmin・Rr／Vr−Vmin ……(9) 更に式(9)と(6)より抵抗Rlは以下の式の範囲に
制限されねばならない。 Rl＜Vmin・Ra・Rr／（Vr−Vmin）Ra−Vmin・Rr−Rb……
(10) 電源線非断線時の状態において、この抵抗Rl
の抵抗値を小さいものとするに従い、演算増巾器
３の出力へ電源線４より抵抗Rlを介して流れ込
む電流が増加していくが、該演算増巾器３の出力
値の電位は一定値を保つている。しかし抵抗Rl
の抵抗値がある値以下になると演算増巾器３へ流
れ込む電流が大きくなりすぎ、演算増巾器３の出
力値の電位は一定値を維持することができなくな
る。このように電源線４より抵抗Rlを介して演
算増巾器３の出力へ流れ込む電流をシンク電流と
いう。このシンク電流が、前記出力値の電位を一
定値に保てるようなある値以下になるように、抵
抗Rlの抵抗値をある値以上に選ぶ必要がある。
よつて式(10)を満足し、かつ演算増巾器３の出力シ
ンク電流の限界内で抵抗Rlの値を選ぶことによ
り、所望の断線検出電圧Veを得ることができる。 なお、抵抗Rlを演算増巾器出力端子Ｏと接地
端子Ｓ間に接続した場合でも、本実施例、すなわ
ち演算増巾器出力端子Ｏと電源端子Ｑ間に抵抗
Rlを接続した場合と、同様の効果が得られる。
このように抵抗Rlを出力端子Ｏと接地端子Ｓ間
に接続した場合、やはり抵抗Rlの抵抗値がある
値以下になると演算増巾器３の出力値の電位は一
定値を維持することができなくなる。このときの
演算増巾器３の出力より抵抗Rlを介して接地線
５に流れ出る電流をソース電流という。しかし通
常、演算増巾器のシンク電流は、ソース電流より
も遥かに大きくとれるため、本実施例による方が
Rlの下限値をより低くし、断線検出電圧の範囲
をより広く取ることが可能になる。
以上の説明から明らかなように本発明によれ
ば、センサ部の演算増巾器、この演算増巾器の出
力電圧を入力するマイクロプロセツサなどの信号
処理回路、前記の演算増巾器と信号処理回路との
共通の直流電源、を備えた回路であつて、 前記信号処理回路から前記演算増巾器側を見た
前記直流電源の饋電路内には前記直流電源が含ま
れぬように構成された回路において、 前記演算増巾器の出力端子と、この演算増巾器
の電源端子との間に抵抗Rlを接続し、前記信号
処理回路と前記演算増巾器との間における前記直
流電源の饋電路の非接地側が断線したとき、該饋
電路の接地側と前記演算増巾器の出力端子との間
の電圧の絶対値が、前記の断線が無い場合に生じ
得る該電圧の最小の絶対値を下回るようにしたの
で、所定の内部抵抗の演算増巾器を選択使用する
必要はなく、制御回路の入力抵抗、電源電圧、演
算増巾器の仕様、などに応じて前記外部付加抵抗
Rlの値を選ぶことにより、この抵抗R1つの変更
のみで断線検出電圧を所定の値にすることが可能
である。 また式(6)において通常Ra≫Rbであるので、前
記外部付加抵抗Rlの値を変えることにより、合
成抵抗Rxの値を大巾に変えることができ、更に
式(7)より、断線検出電圧Veの値を大巾に変える
ことが可能となる。従つて電圧信号の仕様変更に
伴つた断線検出電圧Veの変更が容易に行える。
従つて、使用する演算増巾器が限定されることな
く、回路の仕様変更が生じた際にも抵抗Rlを変
更するだけでよいため、演算増巾器の変更をする
必要がなくなるという効果がある。
ば、センサ部の演算増巾器、この演算増巾器の出
力電圧を入力するマイクロプロセツサなどの信号
処理回路、前記の演算増巾器と信号処理回路との
共通の直流電源、を備えた回路であつて、 前記信号処理回路から前記演算増巾器側を見た
前記直流電源の饋電路内には前記直流電源が含ま
れぬように構成された回路において、 前記演算増巾器の出力端子と、この演算増巾器
の電源端子との間に抵抗Rlを接続し、前記信号
処理回路と前記演算増巾器との間における前記直
流電源の饋電路の非接地側が断線したとき、該饋
電路の接地側と前記演算増巾器の出力端子との間
の電圧の絶対値が、前記の断線が無い場合に生じ
得る該電圧の最小の絶対値を下回るようにしたの
で、所定の内部抵抗の演算増巾器を選択使用する
必要はなく、制御回路の入力抵抗、電源電圧、演
算増巾器の仕様、などに応じて前記外部付加抵抗
Rlの値を選ぶことにより、この抵抗R1つの変更
のみで断線検出電圧を所定の値にすることが可能
である。 また式(6)において通常Ra≫Rbであるので、前
記外部付加抵抗Rlの値を変えることにより、合
成抵抗Rxの値を大巾に変えることができ、更に
式(7)より、断線検出電圧Veの値を大巾に変える
ことが可能となる。従つて電圧信号の仕様変更に
伴つた断線検出電圧Veの変更が容易に行える。
従つて、使用する演算増巾器が限定されることな
く、回路の仕様変更が生じた際にも抵抗Rlを変
更するだけでよいため、演算増巾器の変更をする
必要がなくなるという効果がある。
第１図は本発明の一実施例としての原理的な構
成回路図、第２図は第１図を簡略化した等価回路
図、第３図は第１図に対応する従来の構成回路
図、第４図は第３図を簡略化した等価回路図で第
２図に対応するものである。 １……信号処理回路（制御回路）、２……直流
電源、３……演算増巾器、４……饋電路（電源
線）、５……饋電路（接地線）、Ra，Rb，Rl，
Rp，Rg……抵抗。
成回路図、第２図は第１図を簡略化した等価回路
図、第３図は第１図に対応する従来の構成回路
図、第４図は第３図を簡略化した等価回路図で第
２図に対応するものである。 １……信号処理回路（制御回路）、２……直流
電源、３……演算増巾器、４……饋電路（電源
線）、５……饋電路（接地線）、Ra，Rb，Rl，
Rp，Rg……抵抗。
Claims (1)
- 【特許請求の範囲】 １ 演算増巾器、この演算増巾器の出力電圧を入
力する信号処理回路、前記の演算増巾器と信号処
理回路との共通の直流電源、を備えた回路であつ
て、 前記信号処理回路から前記演算増巾器側を見た
前記直流電源の饋電路内には前記直流電源が含ま
れぬように構成された回路において、 前記演算増巾器の出力端子と、この演算増巾器
の電源端子との間に抵抗を接続し、前記信号処理
回路と前記演算増巾器との間における前記直流電
源の饋電路の所定の一方が断線したとき、該饋電
路の他方と前記演算増巾器の出力端子との間の電
圧の絶対値が、前記の断線が無い場合に生じ得る
該電圧の最小の絶対値を下回るようにしたことを
特徴とする演算増巾器饋電路の断線検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096281A JPS62251677A (ja) | 1986-04-25 | 1986-04-25 | 演算増巾器饋電路の断線検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096281A JPS62251677A (ja) | 1986-04-25 | 1986-04-25 | 演算増巾器饋電路の断線検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62251677A JPS62251677A (ja) | 1987-11-02 |
| JPH052191B2 true JPH052191B2 (ja) | 1993-01-11 |
Family
ID=14160734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61096281A Granted JPS62251677A (ja) | 1986-04-25 | 1986-04-25 | 演算増巾器饋電路の断線検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62251677A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3918614B2 (ja) | 2002-04-09 | 2007-05-23 | 富士電機デバイステクノロジー株式会社 | 断線故障検知回路 |
-
1986
- 1986-04-25 JP JP61096281A patent/JPS62251677A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62251677A (ja) | 1987-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2628694B2 (ja) | 差動増幅器及び差動増幅器を有する電流検出回路 | |
| US5304941A (en) | Sensor detection signal extracting circuit with offset voltage cancelling ability | |
| US4831652A (en) | Stereo expansion circuit selection switch | |
| JPH052191B2 (ja) | ||
| US4538198A (en) | Protection circuit for an output transistor | |
| EP0740396A3 (en) | Voltage regulator of vehicle alternator | |
| EP0454972A2 (en) | A high gain differential-to single ended amplifier having a tee network feedback loop | |
| JP2001091385A (ja) | 断線検出機能付きブリッジセンサ | |
| US4459493A (en) | Absolute magnitude circuit | |
| US4675550A (en) | Mode detection circuit for a dual purpose analog input | |
| JP2546050Y2 (ja) | 定電圧回路 | |
| JPS6010400U (ja) | 車速センサ異常検出装置 | |
| JPH0112413Y2 (ja) | ||
| JP2508978Y2 (ja) | 入力デ―タ検出装置 | |
| JP3016433B2 (ja) | センサ回路の感度調節回路 | |
| JPS61180121A (ja) | 力検出装置 | |
| JPS5922636Y2 (ja) | 電圧−電流変換回路 | |
| JPS62190977A (ja) | カメラ | |
| JP2807700B2 (ja) | 電流制限回路を有する出力回路 | |
| US3543176A (en) | Semiconductor differential amplifier | |
| JP3158800B2 (ja) | 加速度センサ | |
| JP2524830B2 (ja) | 定電流回路 | |
| JP2596708Y2 (ja) | 無線機連動マイクロホン電源切り替え回路 | |
| JP2588273B2 (ja) | ２線式伝送器 | |
| JPS598968B2 (ja) | レベル判別回路 |