JPH05219360A

JPH05219360A - 画像処理装置

Info

Publication number: JPH05219360A
Application number: JP4018775A
Authority: JP
Inventors: Yasunori Hashimoto; 康訓橋本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-02-04
Filing date: 1992-02-04
Publication date: 1993-08-27

Abstract

(57)【要約】【目的】１走査分のシリアル形式の画像データを変倍
処理する際に、各走査間の継ぎ目において変換後画素の
間隔が均等になるように変換前画素と変換後画素との位
置関係を設定し、各走査間の継ぎ目における画像の乱れ
を防止する。【構成】図１４はシャトルの継ぎ目に於る変換前後の
画像を示す図であり、○印が変換前画素で、×印が変換
後画素である。本図では、２シャトル目の主走査方向の
初期値を設定した例であり、変換後画素の距離が一定に
保たれおり、画像の乱れが防止されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリアル形式の画像デ
ータに対して、変倍処理を行う画像処理装置に関するも
のである。

【０００２】

【従来の技術】画像データの変倍処理においては、基と
なる画像データの各画素（変換前画素）データより、変
倍処理後に生じる新たな画素（変換後画素）を生成する
必要がある。

【０００３】従来、シリアル形式の画像データを扱う画
像処理装置において、画像データの変倍処理を行う方法
として、１走査分ずつ画像データを変倍処理していく方
法がある。これは、入力されるシリアル形式の画像デー
タに対して、新たに発生する変換後画素を変換前画素の
情報より次々と補間（例えば線形補間）して生成するも
のである。そして、その補間される変換後画素の位置は
設定された変倍率の値によって決定されるものである。

【０００４】

【発明が解決しようとする課題】上述の従来例では、１
走査のシリアル形式の画像データの変倍処理によって生
成される変換後画素と変換前画素との位置関係は、各走
査を通して同一となる。このため、各走査と走査との継
ぎ目における変換後画素の間隔が他の部分の間隔と異な
る場合があり、画像に乱れが生じてしまう。

【０００５】本発明は上記の問題点に鑑みてなされたも
のであり、１走査分のシリアル形式の画像データを変倍
処理する際に、各シャトル走査間の継ぎ目における画像
の乱れを防止する画像処理装置を提供することを目的と
する。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
めの本発明による画像処理装置は以下の構成を備えるも
のである。即ち、シリアル形式の画像データに対して変
倍処理を行う画像処理装置であって、設定された変倍率
に基づいて１走査毎に画像データに対して変倍処理を実
行し、変換後の画素を決定する変倍処理手段と、前記変
倍処理により生成される変換後画素の変換前画素に対す
る位置を各走査毎に設定する設定手段とを備える。

【０００７】

【作用】上記の構成により、一走査分のシリアル形式の
画像データを変倍処理する際に、変換前画素と変換後画
素の位置関係が各走査間でずれの無いように設定するこ
とにより各走査間の継ぎ目に於て画像の乱れを防止する
ものである。

【０００８】

【実施例】以下に、添付の図面を参照しながら本発明の
好適な実施例について説明する。

【０００９】図１３は本発明を最も良く表す図面であ
り、１６０１はシリアル形式で画像を読みとるスキャ
ナ、１６０２は線形補間法により変倍処理を行う線形補
間処理部、１６０３はシリアル形式の画像をラスタ形式
に変換する縦横変換処理部、１６０４はラスタ形式の画
像をシリアル形式に変換する縦横変換処理部、１６０５
はラスタ形式の画像データを記憶する画像記憶部、１６
０６はシリアル形式で画像を印字するプリンタである。

【００１０】はじめにシリアル形式について説明する。
図１６はシリアル形式を説明するための図であり、１９
０１は、スキャナの場合は読み取りヘッドであり、プリ
ンタの場合は印字ヘッドとなる。１９０２は、スキャナ
の場合はＣＣＤ等の読み取り素子であり、プリンタの場
合は印字ノズル或いは印字ヘッドである。１９０３は１
回目の走査領域を表し、１９０４は２回目の走査領域を
表す。１９０５は１頁分の用紙を表す。

【００１１】シリアル形式とは図１６に示した様に所定
の走査幅で複数回走査することにより１頁分の読みとり
或いは印字を行うものである。以下、この１回の走査を
シャトル動作と呼ぶ。

【００１２】以下に添付図面を参照して線形補間法につ
いて詳細に説明する。本説明では、シリアル形式に於て
の主走査方向，副走査方向により説明する。従って、ラ
スタ形式に於ける主走査方向は、本説明においては副走
査方向となる。また、ラスタ形式に於ける副走査方向
は、本説明では主走査方向となる。

【００１３】図１は本実施例に係る線形補間処理部（以
下、装置という）の構成を示すブロック図である。同図
において、入力画像信号はラインバッファ１０１にて１
ライン遅延され、フリップフロップ１０２，１０３にて
１画素遅延される。また、発振器１３１では画像クロッ
クが生成され、ライン同期信号生成装置１３２でライン
同期信号が生成される。

【００１４】その他、本装置は、乗算器１０４〜１０
７，１１３、加算器１０８〜１１０、主走査方向の辺の
長さを演算する演算部１１１、副走査方向の辺の長さを
演算する演算部１１２、固定値（ここでは１２８）を出
力するブロック１１４、減算器１１５〜１１８、インバ
ータ１１９，１２０，１２５，１２６、ＡＮＤゲート１
２１，１２２，１２９，１３０、ＯＲゲート１２３，１
２４、ＮＡＮＤゲート１２７，１２８を有し、後述する
所定の演算を行う。

【００１５】図２は、線形補間法における変換前の点と
変換後の点との関係を示す。図中、点Ｖ，点Ｗ，点Ｘ，
点Ｙは、変換前の点を表わす。また、各点の明るさのレ
ベルを、それぞれｖ，ｗ，ｘ，ｙとする。

【００１６】変換後の点を点Ｐとし、点Ｐと変換前の点
との位置関係は、主走査方向（図の左右方向）に点Ｖか
らＬａ、点ＷからＬｂの位置にあり、副走査方向（図の
上下方向）には、点ＶからＫａ、点ＸからＫｂの位置に
あるとする。尚、本実施例では変換前の１辺の長さを１
２８として考えるので、Ｌａ＋Ｌｂ＝１２８、Ｋａ＋Ｋ
ｂ＝１２８となる。

【００１７】従って、図２における点Ｐの明るさのレベ
ルｐは、となる。

【００１８】図３は、本装置で扱う画像信号のタイミン
グチャートである。同図において、シャトル同期信号３
１は１シャトルの画像信号が有効となる期間中、論理レ
ベルとしてＨｉｇｈになるハイアクティブの信号であ
り、ライン同期信号３２は１ライン分の画像信号が有効
となる期間中論理レベルがＨｉｇｈになるハイアクティ
ブの信号である。また、画像同期クロック３３は１画素
単位に出力されるクロックで、このクロック立ち上がり
エッジに同期して画像信号が出力される。尚、画像信号
３４は１画素につき８ビットで構成される多値データで
ある。

【００１９】図１１は、本実施例に係る線形補間処理部
１６０２と画像供給源１１０１との関係を示すブロック
図である。また、図１２は画像供給源１１０１と線形補
間処理部１６０２の信号のタイミングチャートである。

【００２０】図１１において、画像供給源１１０１から
出力される信号は、図３に示す画像信号と同じである
が、線形補間処理部１６０２は画像供給源に対してライ
ン要求信号と画像要求クロックを出力する。そして、図
１２に示すように線形補間処理部から画像供給源にライ
ン同期信号が入力されたときに、画像供給源は画像信号
を出力する。また、画像要求クロックが入力されたとき
に画像供給源は画像信号を更新する。つまり、ライン要
求信号と画像要求クロックを制御することにより、画像
の供給を止めることが可能となる。

【００２１】＜レベルの演算方法の説明＞本実施例に係
る装置におけるレベルの演算方法について説明する。

【００２２】画像信号の入力は、図３に示すようにライ
ン単位で行なわれ、図１に示すラインバッファ１０１で
１ライン遅延される。ここで、１ライン遅延された信号
がフリップフロップ１０２で１画素遅延されたがぞデー
タをｖ、フリップフロップ１０２を通らない画像データ
をｗとする。また、ライン遅延が行なわれていない入力
画像信号で、フリップフロップ１０３で１画素遅延され
た画像データをｘ、フリップフロップ１０３を通らない
画素データをｙとする。このようにして、線形補間法に
よる処理に必要な４点の参照点を同時に参照できるよう
にする。

【００２３】図１の主走査方向辺演算部１１１は上述の
Ｌａを演算し、出力する機能と、主走査方向の縮小を行
なう場合に画像同期クロックを間引くための信号、及び
主走査方向の拡大を行なう場合に画像信号の供給源に対
して出力する画像要求クロックを間引くための信号であ
る主走査方向制御信号を出力する機能を有する。また、
副走査方向辺演算部１１２はＫａを演算し、出力する機
能と、副走査方向の縮小を行なう場合にライン同期信号
を間引くための信号、及び副走査方向の拡大を行なう場
合に画像信号の供給源に対して出力する画像要求信号を
間引くための信号である副走査方向制御信号を出力する
機能を有する。

【００２４】上記Ｌａ，Ｋａともに最小値は０、最大値
は８０Ｈ（Ｈは１６進数を示す）である。また、本実施
例では、内部の演算ビット数はすべて８ビットにて処理
を行なう。

【００２５】レベルの演算にあたり、主走査方向辺演算
部１１１から出力されるＬａと、副走査方向辺演算部１
１２から出力されるＫａより、Ｌａ・Ｋａ／１２８，Ｌ
ａ・Ｋｂ／１２８，Ｌｂ・Ｋａ／１２８及びＬｂ・Ｋｂ
／１２８を求める必要がある。ここで、すべて１２８て
除算されているのは、辺の長さの最大値は８０Ｈである
ので、最大値どうしを乗算した場合４０００Ｈとなり、
上位１５ビット目から８ビット目が有効となるためであ
る。

【００２６】乗算器１１３は、主走査方向辺演算部１１
１から出力されるＬａと副走査方向の辺演算部１１２か
ら出力されるＫａを乗算し、下位１５ビット目から８ビ
ット目を出力する。この値がＬａ・Ｋｂ／１２８であ
る。また、減算器１１６は、ＬａからＬａ・Ｋａ／１２
８を減算することによりＬａ・Ｋｂ／１２８を求める。
これは、Ｌａ＝Ｌａ・（Ｋａ＋Ｋｂ）／１２８であるこ
とによる。

【００２７】同様に、減算器１１７は、ＫａからＬａ・
Ｋａ／１２８を減算することにより、Ｌｂ・Ｋａ／１２
８を求め、減算器１１５により１２８からＬａを減算す
ることによってＬｂを求める。また、減算器１１８は、
減算器１１５の出力であるＬｂからＬｂ・Ｋａ／１２８
を減算することによってＬｂ・Ｋｂ／１２８を求める。

【００２８】乗算器１０４は、上述のｖとＬｂ・Ｋｂ／
１２８とを乗算し、下位１５ビット目から８ビット目を
出力する。この値がｖ・Ｌｂ・Ｋｂ／１６３８４であ
る。また、乗算器１０５は、ｗとＬａ・Ｋｂ／１２８と
を乗算し、下位１５ビット目から８ビット目を出力す
る。この値がｗ・Ｌａ・Ｋｂ／１６３８４である。さら
に、乗算器１０６は、ｘとＬｂ・Ｋａ／１２８とを乗算
し、下位１５ビット目から８ビット目を出力する。この
値がｘ・Ｌａ・Ｋａ／１６３８４である。そして、乗算
器１０７は、ｙとＬａ・Ｋａ／１２８とを乗算し、下位
１５ビット目から８ビット目を出力する。この値がｙ・
Ｌａ・Ｋａ／１６３８４である。

【００２９】また、加算器１０８は、乗算器１０４の出
力と乗算器１０５の出力を加算し、下位９ビット目から
２ビット目を出力する。この値が（ｖ・Ｌｂ・Ｋｂ＋ｗ
・Ｌａ・Ｋｂ）／３２７６８である。加算器１０９は、
乗算器１０６の出力と乗算器１０７の出力を加算し、下
位９ビット目から２ビット目を出力する。この値が（ｘ
・Ｌｂ・Ｋａ＋ｙ・Ｌａ・Ｋａ）／３２７６８である。
さらに、加算器１１０は、加算器１０８の出力と加算器
１０９の出力を加算し、下位９ビット目から２ビット目
を出力する。この値が点Ｐのレベルｐ、即ち、（ｖ・Ｌ
ｂ・Ｌｂ＋ｗ・Ｌａ・Ｋｂ＋ｘ・Ｌｂ・Ｋａ＋ｙ・Ｌａ
・Ｋａ）／６５５３６である。

【００３０】＜同期信号の制御方法の説明＞次に、同期
信号の制御方法について、縮小，拡大そして等倍の場合
に分け、具体的な数値を用いて説明する。

【００３１】図４は、図１に示した主走査方向辺演算部
１１１の詳細構成を示すブロック図である。同図におい
て、ｎ−１２８の値を持つブロック４０１、ｎの値を持
つブロック４０２がセレクタ４０３に入力され、セレク
タ４０３は、そのＳ端子への縮小＊／拡大信号が論理Ｌ
ｏｗのときはブロック４０１の値を出力し、Ｈｉｇｈの
ときにはブロック４０２の値を出力する。また、ブロッ
ク４０４は−１２８の値を持ち、ブロック４０５はｎ−
１２８の値を持つ。そして、セレクタ４０６はブロック
４０４，４０５の値を入力し、Ｓ端子への縮小＊／拡大
信号がＬｏｗのときはブロック４０４の値を出力、Ｈｉ
ｇｈのときはブロック４０５の値を出力する。

【００３２】セレクタ４０９は、加算器４０７，４０８
からの値を入力し、加算器４０８のキャリーが０のとき
は加算器４０７の値を出力、キャリーが１のときは加算
器４０８の値を出力する。このセレクタ４０９の出力
は、８ビットのラッチ４１０に入力される。また、初期
値設定ブロック４１１は、変換前の画素と変換後の画素
の位置関係の初期値を有し、その値は不図示のＣＰＵに
て書き替えることができる。そして、セレクタ４１２
は、初期値設定ブロック４１１とラッチ４１０からの値
を入力し、最初の画素データが入力されたときは初期値
設定ブロック４１１の値を出力し、２画素目以降は、ラ
ッチ４１０の値を出力する。このセレクタ４１２へのセ
レクト信号は、フリップフロップ４１３によりライン同
期信号を１画素分遅延させて生成している。尚、加算器
４０８のキャリー信号は、主走査方向の縮小処理の画像
同期クロックの制御及び拡大処理の画像要求クロックの
制御にも使用する。初期値設定ブロック４１１の初期値
を不図示のＣＰＵにより各走査毎に設定することで、各
走査間の変換後画素の位置を調節する。

【００３３】主走査方向の縮小処理時は、主走査方向の
縮小＊／拡大信号はＬｏｗとなるので、図１において、
ＡＮＤゲート１２１の入力端子ａはＨｉｇｈとなる。従
って、主走査方向辺演算部１１１から出力される主走査
方向制御信号は有効となり、ＯＲゲート１２３により出
力画像同期クロックが制御される。この主走査方向制御
信号がＬｏｗのときは、出力画像同期クロックは出力さ
れ、Ｈｉｇｈのときに間引かれる。また、このとき、Ａ
ＮＤゲート１２２の入力端子ｃはＬｏｗであるから、Ｏ
Ｒゲート１２４の入力端子ｆもＬｏｗとなり、画像要求
クロックが常に出力される。

【００３４】また、主走査方向を拡大処理するときに
は、主走査方向の縮小＊／拡大信号はＨｉｇｈとなり、
ＡＮＤゲート１２２の入力端子ｃもＨｉｇｈとなるの
で、主走査方向制御信号は有効となり、ＯＲゲート１２
４により画像要求クロックが制御される。従って、主走
査方向制御信号がＨｉｇｈのとき画像要求クロックが出
力され、Ｌｏｗのとき間引かれる。このとき、ＡＮＤゲ
ート１２１の入力端子ａはＬｏｗとなり、ＯＲゲート１
２３の入力端子ｅも常にＬｏｗとなるので、出力画像同
期クロックは常に出力される。

【００３５】尚、副走査方向についての処理も、上記主
走査方向と同様であるため、ここではその説明を省略す
る。

【００３６】次に、主走査方向辺演算部１１１の動作を
具体的な数値を用いて説明する。

【００３７】＜縮小処理の説明＞図５は、１２８／２０
０倍（６４％）の縮小処理を行なったときの辺の長さを
表わし、同図においてＳ１，Ｓ２，Ｓ３，…は変換前の
参照画素を示し、Ｄ１，Ｄ２，Ｄ３，…は変換後の画素
を示す。また、丸にて囲まれた数値はＬａの値を表す。

【００３８】図６は、１２８／２００倍の縮小処理を行
なったときのタイミングチャートである。図６におい
て、クロックは、図１の発振器１３１により生成される
基本動作クロックである。また、画像要求クロックは画
像供給源に対して出力するクロックで、画像供給源は、
このクロックに同期して画像信号を出力する。４０７の
出力値は、図１の主走査方向辺演算部１１１の内部構成
を示した図４の加算器４０７の出力値である。４０８の
出力値、４０８のキャリーも、同様に加算器４０８の出
力値である。

【００３９】前述のように、Ｌａは、図１の主走査方向
辺演算部１１１の辺の長さの演算結果であり、Ｌｂは、
図１の減算器１１５の出力値である。また、入力ライン
同期信号は、画像供給源から線形補間処理部に入力され
るライン同期信号である。ｖ，ｗ，ｘ，ｙは、それぞれ
参照画素を示し、１，２，３，…は主走査方向の画素に
順に振った番号、ａ，ｂ，…はラインの順を示す。そし
て、出力ライン同期信号，出力画像同期クロック，出力
画像信号は、線形補間処理部から出力される画像信号で
ある。

【００４０】縮小処理を行なう場合、上述のように図４
における縮小＊／拡大信号はＬｏｗとなり、セレクタ４
０３はブロック４０１の値を選択する。このブロック４
０１はｎ−１２８の値を持つが、ここではｎ＝２００で
あるのでその値は７２となる。また、セレクタ４０６は
ブロック４０４の値を選択するが、このブロックは−１
２８の固定値を持つ。

【００４１】また、辺の初期値を有する初期値設定ブロ
ック４１１の値は、ここでは６４である。最初、セレク
タ４１２は初期値設定ブロック４１１の値を選択してい
るので、図５に示すように加算器４０７での演算結果は
６４＋７２＝１３６、加算器４０８での演算結果は６４
−１２８＝−６４＜０となる。加算器４０８の演算結果
は負の数となるのでキャリーは０となる。従って、Ｌａ
＝６４として出力する。そして、セレクタ４０９は加算
器４０７の値、つまり１３６を選択し、ラッチ４１０
は、画像同期クロックの立ち上がりエッジのタイミング
でこの値を取り込み、その出力値は１３６となる。

【００４２】次にセレクタ４１２はラッチ４１０の値を
選択し、加算器４０７での演算結果は１３６＋７２＝２
０８、加算器４０８での演算結果は１３６−１２８＝８
≧０となるので、加算器４０８のキャリーは１となる。
このときは、出力する画像同期クロックはゲートをかけ
て間引く。また、セレクタ４０９は加算器４０８の値で
ある８を選択し、ラッチ４１０は、画像同期クロックの
立ち上がりエッジでこの値を取り込むので、その出力値
は８となる。

【００４３】そして、加算器４０７の演算結果は８＋７
２＝８０、加算器４０８の演算結果は８−１２８＝−１
２０＜０であるので、加算器４０８のキャリーは０とな
る。従って、Ｌａ＝８として出力する。また、セレクタ
４０９は加算器４０７の値８０を選択し、ラッチ４１２
はこの値を取り込む。以下、同様に、図５に示すように
辺の値を演算する。

【００４４】上述の動作をタイミングチャートで表した
図が図６で示される。画像要求クロックＳ２の立ち上が
りにて、Ｌａ＝６４の位置における補間画素のデータが
計算され、出力画像同期クロックＤ１の立ち上がりに
て、この計算された画素データが出力画像信号Ｐ１とし
て出力される。また、加算器４０８のキャリーが“１”
のときは、出力画像同期クロックが間引かれている。

【００４５】＜拡大処理の説明＞図７は、１２８／１０
０倍（１２８％）の拡大処理を行なったときの辺の長さ
を表わす。尚、ここでの記号の意味は図５での記号と同
じである。

【００４６】また、図８は、１２８／１００倍の拡大処
理を行なったときのタイミングチャートである。ここで
の各信号についても、図６に示した信号と同様であるた
め、それらの説明を省略する。以下に、図４、図７、図
８を参照して、拡大処理における線形補間処理部の動作
について説明する。

【００４７】上述のように、拡大処理時は、図４に示す
縮小＊／拡大信号はＨｉｇｈとなり、セレクタ４０３は
ブロック４０２の値を選択する。ブロック４０２はｎの
値を持つが、ここではｎ＝１００であるので、セレクタ
４０３の出力値は１００となる。また、セレクタ４０６
はブロック４０６の値を選択し、このブロック４０５は
ｎ−１２８の値を持つので、ｎ＝１００のときは、ブロ
ック４０５の値は１００−１２８＝−２８となる。

【００４８】初期値設定ブロック４１１が有する辺の初
期値を６４とすると、セレクタ４１２は、最初初期値設
定ブロック４１１の値を選択しているので、加算器４０
７での演算結果は６４＋１００＝１６４、加算器４０８
での演算結果は６４−２８＝３６≧０であるので、加算
器４０８のキャリーは１となる。従って、画像供給源に
対して画像要求クロックを出力し、次に参照する画素を
更新する。そして、辺の長さをＬａ＝６４として出力す
る。また、セレクタ４０９は加算器４０８の値３６を選
択し、ラッチ４１０は画像同期クロックの立ち上がりエ
ッジでこの値を取り込み、その出力値は３６となる。

【００４９】セレクタ４１２はラッチ４１０の値を選択
するので、加算器４０７の演算結果は３６＋１００＝１
３６、加算器４０８の演算結果は３６−２８＝８≧０で
あるから、加算器４０８のキャリーは１となる。従っ
て、画像要求クロックを出力し、次に参照する画素を更
新する。そして、辺の長さはＬａ＝３６として出力す
る。また、セレクタ４０９は加算器４０８の値８を選択
し、ラッチ４１０は、画像同期クロックの立ち上がりエ
ッジのタイミングでこの値を取り込み、その出力値は８
となる。

【００５０】加算器４０７での演算結果は８＋１００＝
１０８、また、加算器４０８での演算結果は８−２８＝
−２０＜０であるので、加算器４０８のキャリーは０と
なる。従って、画像要求クロックを間引いて、次に参照
する画素を更新しないようにする。そして、辺の長さは
Ｌａ＝８として出力する。セレクタ４０９は加算器４０
７の値１０８を選択し、ラッチ４１２はこの値を取り込
む。以下、同様に、図７に示すように辺の値が演算され
る。

【００５１】以上のように、主走査方向の辺の長さの演
算処理が行なわれる。

【００５２】尚、副走査方向の辺の長さの演算処理を行
なう副走査方向辺演算部については、その構成は上記主
走査方向辺演算部と同様であり、そこでの演算方法も主
走査方向辺演算部と略同様である。従って、ラッチ４１
０のクロックの代わりに１ラインにつき１回のパルスを
用い、副走査方向の縮小処理を行なう場合に加算器４０
８のキャリー信号をライン同期信号に対してのゲート信
号として用い、拡大処理を行なう場合は、画像供給源に
対するライン要求信号に対してのゲート信号として用い
る。そして、参照画素を参照ラインと読み替えることに
より副走査方向の演算方法を説明することができる。ま
た、出力画素のレベルは、前述のように参照画素レベル
と変換前画素と変換後画素により成される長方形の面積
から演算される。

【００５３】＜等倍処理の説明＞図９は、縮小処理の演
算方法で等倍処理を行なう場合を示す図であり、図１０
は、拡大処理の演算方法で等倍処理を行なう場合に対応
する図である。

【００５４】図９は、１２８／１２８倍（１００％）の
縮小処理を行なったときの辺の長さを表わす。ここで
は、縮小処理を行なうので、上述の如く図４に示す縮小
＊／拡大信号はＬｏｗとなり、セレクタ４０３のブロッ
ク４０１の値を選択する。ブロック４０１はｎ−１２８
の値を持つが、ここではｎ＝１２８であるので、その値
は０となる。また、セレクタ４０６はブロック４０４の
値を選択するが、このブロックは−１２８の固定を有す
る。

【００５５】辺の初期値を持つ初期値設定ブロック４１
１の値は６４である。最初、セレクタ４１２は初期値設
定ブロック４１１の値が選択されているので、加算器４
０７での演算結果は６４＋０＝６４、加算器４０８での
演算結果は６４−１２８＝−６４＜０であるから、加算
器４０８のキャリーは０となる。従って、Ｌａ＝６４と
して出力する。また、セレクタ４０９は加算器４０７の
値６４を選択し、画像同期クロックの立ち上がりエッジ
のタイミングでラッチ４１０はこの値を取り込み、その
出力値は６４となる。

【００５６】セレクタ４１２はラッチ４１０の値を選択
するので、加算器４０７の演算結果は６４＋０＝６４、
加算器４０８の演算結果は６４−１２８＝−６４＜０で
あるから、加算器４０８のキャリーは０となる。従っ
て、Ｌａ＝６４として出力する。また、セレクタ４０９
は加算器４０７の値６４を選択し、ラッチ４１０は、画
像同期クロックの立ち上がりエッジでこの値を取り込
み、その出力値は６４となる。以下、同様に辺の値が演
算され、Ｌａは常に６４、加算器４０８はキャリーは常
に０となり、出力クロックは常に出力される。このよう
に、縮小処理の演算方法を用いて等倍処理がなされる。

【００５７】次に、拡大処理の演算方法で等倍処理を行
なう場合について説明する。

【００５８】図１０は、１２８／１２８（１００％）の
拡大処理を行ったときの辺の長さを表わす。前述のよう
に、拡大処理を行なうときは、図４の縮小＊／拡大信号
はＨｉｇｈとなり、セレクタ４０３はブロック４０２の
値を選択する。このブロック４０２はｎの値を持つが、
ここではｎ＝１２８であるのでセレクタ４０３の出力値
は１２８となる。また、セレクタ４０６はブロック４０
５の値を選択し、ブロック４０５はｎ−１２８の値を持
つが、ｎ＝１２８であるのでその値は１２８−１２８＝
０となる。

【００５９】辺の初期値を有する初期値設定ブロック４
１１の値を６４とすると、最初、セレクタ４１２は初期
値設定ブロック４１１の値を選択するので、加算器４０
７での演算結果は６４＋１２８＝１９２、加算器４０８
での演算結果は６４＋０＝６４≧０となり、加算器４０
８のキャリーは１となる。従って、画像供給源に対して
画像要求クロックを出力し、次に参照する画素を更新す
る。そして、辺の長さはＬａ＝６４として出力する。

【００６０】また、セレクタ４０９は加算器４０８の値
である６４を選択し、ラッチ４１０は、画像同期クロッ
クの立ち上がりエッジでこの値を取り込み、その出力値
は６４となる。次に、セレクタ４１２はラッチ４１０の
値を選択するので、加算器４０７での演算結果は６４＋
１２８＝１９２、加算器４０８での演算結果は６４＋０
＝６４≧０となり、加算器４０８のキャリーは１とな
る。従って、画像要求クロックを出力し、次に参照する
画素を更新する。そして、辺の長さはＬａ＝６４として
出力する。

【００６１】セレクタ４０９は加算器４０８の値６４を
選択し、ラッチ４１０は、画像同期クロックの立ち上が
りエッジのタイミングでこの値を取り込み、その出力値
は６４となる。以下、同様に辺の値が演算され、Ｌａは
常に６４、４０８の加算器キャリーは常に１となり、画
像要求クロックは常に出力される。このように、拡大処
理の演算方法を用いても等倍処理がなされる。

【００６２】以上のようにしてシャトル単位の変倍処理
を実行する際には、シャトルの次ぎ目を特に意識する必
要がある。図１４はシャトルの継ぎ目に於る変換前後の
画像を示す図であり、○印が変換前画素で、×印が変換
後画素である。本図では、２シャトル目の主走査方向の
初期値を、シャトル間の変換後画素の間隔が一定となる
ように設定した例であり、シャトル間の継ぎ目において
も変換後画素の間隔が一定（ｈ）に保たれている。な
お、本図での主走査方向，副走査方向はシリアル形式を
基にしている。比較のために、図１５に２シャトル目の
初期値が１シャトル目の初期値と同じ場合の例を示す。
このように変換後画素の位置の初期値が一定だと、１シ
ャトル目と２シャトル目との継ぎ目において変換後画素
（×印）の間隔が一定とならない（ｈ≠ｈ´）。尚、図
１４もしくは図１５において、１シャトル目の最下段の
変換後画素に対して線形補間を実行するには、２シャト
ル目の最上段の変換前画素のデータが必要である。本実
施例におけるシャトル走査では、１シャトル目において
２シャトル目の最上段の画素データも読み取りを実行す
るものであり、これにより最下段の変換後画素の線形補
間が可能となる。即ち、２シャトル目の最上段の画素
は、１シャトル目と２シャトル目の両方で読み込まれる
ことになる。

【００６３】次に縦横変換処理部について説明する。読
みとり側の縦横変換処理部１６０３ではシリアル形式か
らラスタ形式の変換を行う。また、印字側の縦横変換処
理部１６０４はラスタ形式からシリアル形式への変換を
行うものである。

【００６４】図１９は縦横変換処理部のブロック図であ
る。２１０１はライトアドレスカウンタ、２１０２はリ
ードアドレスカウンタ、２１０３はマルチプレクサ、１
６０５は画像記憶部である。

【００６５】まず、シリアル形式からラスタ形式への縦
横変換について説明する。図１７は、シリアル形式の画
像データであり、主走査方向２５６画素、副走査方向４
０９６画素の座標を示す図である。図１８は格納アドレ
スとデータの関係を示す表である。まず画像出力装置か
ら画像データがシリアル形式で入力されるので、画素デ
ータは（１，１），（２，１），（３，１）…、の順序
で縦横変換処理部１６０３に入力される。そして、この
縦横変換処理部１６０３により、画像記憶部１６０５に
図１８に示す様なアドレスの順で格納される。このアド
レスを生成する部分がライトアドレスカウンタ２１０１
である。即ち、書き込み時において、ライトアドレスカ
ウンタ２１０１により生成されるアドレスは、０００００Ｈ，０１０００Ｈ，０２０００Ｈ，…，ＦＦ
０００Ｈ，… ００００１Ｈ，０１００１Ｈ，０２００１Ｈ，…，ＦＦ
００１Ｈ，… ＦＦＦＦＢＨ，ＦＦＦＦＣＨ，ＦＦＦＦＤＨ，ＦＦＦＦ
ＥＨ，ＦＦＦＦＦＨの様に出力することにより縦横変換を実現し、シリアル
形式で入力された画像データはラスタ形式に変換される
ことになる。

【００６６】マルチプレクサ２１０３はライトのときラ
イトアドレスカウンタ２１０１の、リードのときリード
アドレスカウンタ２１０２のカウント値を画像記憶部１
６０５のアドレスに出力する。

【００６７】印字側の縦横変換処理部１６０４では、１
６０３と逆の処理によりラスタ形式からシリアル形式に
変換を行う。即ち、リードアドレスカウンタ２１０２に
より上述のライトアドレスカウンタと同じようにアドレ
スを生成し、画像データを読み出すことで、ラスタ形式
で格納された画像データはシリアル形式で読み出される
ことになる。

【００６８】画像の全体の流れとしてはまずスキャナ１
６０１で読みとった画像を線形補間処理部１６０２で変
倍処理し、縦横変換処理部１６０３で縦横変換し、画像
記憶部１６０５に蓄積する。これを印字するときはまず
縦横変換処理部１６０４で縦横変換し線形補間処理部１
６０２で読みとり側を行った変倍と逆数の変倍処理を行
い、プリンタ１６０６で印字する。

【００６９】以上説明してきたように本実施例によれ
ば、シリアル形式の画像に対して変倍処理を行うことに
より、ラインバッファがシャトル幅の分で済む効果があ
る。また、シャトル単位で変倍処理する際に、変換前画
素と変換後画素の位置関係が各シャトル間でずれの無い
ように副走査方向の最初の変換前画素と最初の変換後画
素の位置関係の初期値の設定が可能であり、これにより
シャトル間の継ぎ目に於ける画像の乱れを防止する効果
がある。

【００７０】

【他の実施例】図２０は第２の実施例を示す図であり、
上述の実施例１の構成に対して、符号化処理２３０１と
復号化処理部２３０２を付加している。この構成によ
り、実施例１の効果に加えて、画像記憶部を有効に使用
できるようになるという効果がある。

【００７１】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。

【００７２】

【発明の効果】シャトル単位で変倍処理したとき、各シ
ャトル間の継ぎ目における変換前画素と変換後画素の位
置関係のずれを防止し、高品質な変倍処理画像を得るこ
とが出来る。

【００７３】

【図面の簡単な説明】

【図１】本発明の実施例に係る線形補間処理部の構成を
示すブロック図である。

【図２】線形補間法における変換前の点と変換後の点と
の関係を示す図である。

【図３】実施例に係る装置にて扱う画像信号のタイミン
グチャートである。

【図４】主走査方向辺演算部の詳細構成を示すブロック
図である。

【図５】６４％の縮小処理時の変換前後の画素の位置関
係を表わす図である。

【図６】６４％の縮小処理を行ったときのタイミングチ
ャートである。

【図７】１２８％の拡大処理時の変換前後の画素の位置
関係を表わす図である。

【図８】１２８％の拡大処理を行ったときのタイミング
チャートである。

【図９】縮小処理の演算方法で等倍処理を行なう場合の
変換前後の画素の位置関係を示す図である。

【図１０】拡大処理の演算方法で等倍処理を行なう場合
の変換前後の画素の位置関係を示す図である。

【図１１】実施例に係る線形補間処理部と画像供給源と
の関係を示すブロック図である。

【図１２】画像供給源と線形補間処理部間の信号タイミ
ングチャートである。

【図１３】本発明の実施例に係る画像処理装置のブロッ
ク図である。

【図１４】シャトル間の継ぎ目の処理を施した場合の変
換前後の画素の位置関係を示す図である。

【図１５】シャトル間の継ぎ目の処理を施さない従来例
の場合の変換前後の画素の位置関係を示す図である。

【図１６】シリアル形式の説明図である。

【図１７】縦横変換処理部のメモリマッピングを示す図
である。

【図１８】格納アドレスとデータの関係を表す図であ
る。

【図１９】縦横変換処理部のブロック図である。

【図２０】本発明の第２の実施例に係る画像処理装置の
ブロック図である。

【符号の説明】

４１１初期値設定ブロック１６０１スキャナ１６０２線形補間処理部１６０３，１６０４縦横変換処理部１６０６プリンタ

Claims

【特許請求の範囲】

【請求項１】シリアル形式の画像データに対して変倍
処理を行う画像処理装置であって、設定された変倍率に基づいて１走査毎に画像データに対
して変倍処理を実行し、変換後の画素を決定する変倍処
理手段と、前記変倍処理により生成される変換後画素の変換前画素
に対する位置を各走査毎に設定する設定手段とを備える
ことを特徴とする画像処理装置。
【請求項２】シリアル形式の画像データに対して変倍
処理を行う画像処理装置であって、設定された変倍率に基づいて１走査毎に画像データに対
して変倍処理を実行し、変換後の画素を線形補間法を用
いて決定する変倍処理手段と、前記変倍処理により生成される変換後画素の変換前画素
に対する位置を各走査毎に設定する設定手段とを備える
ことを特徴とする画像処理装置。