JPH05219488A

JPH05219488A - 映像信号送信装置及び映像信号受信装置

Info

Publication number: JPH05219488A
Application number: JP4593292A
Authority: JP
Inventors: Tetsuo Hanaoka; 哲郎花岡; Satoaki Wada; 学明和田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-01-31
Filing date: 1992-01-31
Publication date: 1993-08-27

Abstract

(57)【要約】【目的】デジタル映像信号の帰線期間に、同期信号と
デジタル音声信号を多重化して伝送するに際し、伝搬中
に生じた誤りの訂正能力を大幅に向上させ、伝送量の増
加や誤り訂正用のハードウェア量の増大を防ぐことを目
的とする。【構成】音声信号を含むデジタル入力信号に対し、誤
り検出訂正用の符号を送信データに付加する誤り検出訂
正符号付加装置１５０と、この出力の並変えを行うイン
ターリーブ装置１６０を設ける。この出力信号を映像信
号の帰線期間に挿入するため時間軸変換装置１０で時間
軸変換を行う。更にパケット生成装置２０でパケット信
号を構成し、多重装置４０でパケット信号と同期パター
ンを映像信号に多重させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は通信分野において、デジ
タル画像信号に音声信号や制御信号等の補助データを多
重してシリアル伝送を行う映像信号送信装置、及び映像
信号送信装置から伝送されたシリアル信号を受信し、映
像信号及び補助データを分離する映像信号受信装置に関
するものである。

【０００２】

【従来の技術】近年、通信分野や放送機器の分野で、映
像信号や音声信号をシリアル信号に変換することにより
多重化し、この信号を伝送するデジタル伝送技術が開発
されている。このような伝送技術の例として、デジタル
映像信号を伝送する際、音声信号や制御信号を含む補助
信号をパケットの形に変換して、映像信号のシンクチッ
プの位置に多重し、パラレル／シリアル変換を行って伝
送する方式がＳＭＰＴＥで提案されている。（ＳＭＰＴ
ＥとはSociety of Motion Picture and Television Eng
ineers の略称であり、アメリカにおける映画，テレビ
放送等の規格を審議策定する団体である。）この方式に
おける伝送フォーマットを図６（ａ）に示す。本図にお
いて、デジタル音声信号を伝送する映像信号期間と映像
信号帰線期間が設けられ、この映像信号帰線期間のシン
クチップ部に同期パターン信号とデジタル音声信号を含
む補助データが多重化される。又、本図に示す補助デー
タのパケット構成を図６（ｂ）に示す。

【０００３】図６（ｂ）において、このパケットは各種
の制御信号を含むヘッダ部，音声信号を含むデータブロ
ック，チェックサムを行うブロックにより夫々構成され
ている。ヘッダ部は次のブロックに細分されている。ＡＤＦ：パケットであることを示すフラグＤＩＤ：データ種別を示す識別子ＤＢＮ：同じＤＩＤのパケットのシリアル・ナンバ
ーＤＣ：データの個数ＣＳ：チェック・サム

【０００４】この方式を用いて映像信号と音声信号を含
む補助データを伝送する従来の映像信号送信装置につい
て説明する。ここでは補助データは音声データのみとす
る。図７は従来例における映像信号送信装置の構成を示
すブロック図である。本図において時間軸変換装置１０
はデジタル音声信号のクロックサイクルの周期を変換す
る回路であり、端子Ａから等周期で入力されるデジタル
音声信号を時間軸変換し、図６（ａ）に示す映像信号の
帰線期間のシンクチップ部分に挿入する。このため時間
軸変換装置１０は映像信号の１フィールド又は１フレー
ム単位でメモリに格納された音声データを、シンクチッ
プの期間にのみ映像信号のサンプリング・クロックのレ
ートで読出しを行い、その他の期間は読出さないように
するものである。

【０００５】図８は時間軸変換装置１０の構成例を示す
ブロックである。本図に示すように時間軸変換装置１０
は、書込アドレス発生器１１，読出アドレス発生器１
２，デュアルポートメモリ１３，読出／書込制御回路１
４により構成される。ここでアドレス発生器１１，１２
は例えばバイナリー・カウンタで構成される。書込側の
音声信号の入力クロックは書込アドレス発生器１１に与
えられ、音声入力信号に対応したアドレスを発生する。
一方、書込データとしてのデジタル音声信号はメモリ１
３の書込データ入力部に与えられ、書込アドレス発生器
１１の指示するアドレスに格納される。そして音声入力
データがある程度書込まれた段階で、読出側の映像信号
のシンクチップ期間だけ継続するサンプリングクロック
が読出アドレス発生器１２に与えられる。そうすると読
出アドレス発生器１２はメモリ１３の読出データ出力部
より時間軸変換された音声データを読出す。尚、読出／
書込制御回路１４は、初期に音声データをある程度先行
して書込みしてから読出しを開始させたり、書込アドレ
スと読出アドレスが一致するか否かをチェックするもの
であり、読出すだけの音声データがメモリ１３に貯まっ
ていない場合は、読出書込制御回路１４はメモリ１３か
らの読出しを一時停止させる。

【０００６】このようにシンクチップ期間にのみ読出さ
れた音声の間欠データはパケット生成装置２０に与えら
れる。パケット生成装置２０は、図６（ａ）に示すよう
に音声のデータブロックにＡＤＦ，ＤＩＤ，ＤＢＮ，Ｄ
Ｃ，ＣＳの信号を付加し、パケット信号を生成する回路
である。又、同期パターン発生装置３０は、映像信号や
パケット信号に存在しないデータパターンを数ワード組
合わせて同期パターンを発生する回路である。

【０００７】パケット生成装置２０及び同期パターン発
生装置３０の出力と、端子Ｂからのデジタル映像信号は
共に多重装置４０に与えられる。多重装置４０はデジタ
ル映像信号，パケット信号，同期パターンを時間軸上で
多重させる回路である。これらのパケット生成装置２
０，同期パターン発生装置３０，多重装置４０の具体的
な構成例を図９に示す。本図においてパケット生成装置
２０は、チェック・サム計算回路２１，ＤＢＮ用カウン
タ２２，ＡＤＦ用レジスタ２３，ＤＩＤ用レジスタ２
４，ＤＣ用レジスタ２５，第１のセレクタ２６を含むも
ので、アドレスカウンタ２７及びアドレスデコーダ２８
によって制御される。

【０００８】又、同期パターン発生装置３０は、固定さ
れた同期パターン信号を発生する同期パターン用レジス
タ３１を有する。そして多重装置４０は第２のセレクタ
４１を含み、第１のセレクタ２６からのパケット信号，
同期パターン用レジスタ３１からの同期信号，端子Ｂか
らの映像信号を夫々、アドレスデコーダ２８の出力する
セレクタタイミングパルスに基づいて１つのパラレル信
号に変換して多重化するものである。

【０００９】さて時間軸変換装置１０で時間軸変換され
た音声データは、チェック・サム計算回路２１に入力さ
れると、その値が入力毎に加算される。又、時間軸変換
装置１０から選択パルスによってデータを読出す度に、
ＤＢＮ用カウンタ２２で選択パルスの入力カウンタ数を
積算することでＤＢＮの値とする。またＡＤＦ用レジス
タ２３はパケットの先頭を示すフラッグを発生するもの
で、その信号は固定値である。同様にＤＩＤ用レジスタ
２４はデータの種類を示す識別子を発生する回路であ
る。ＤＣ用レジスタ２５は、一回あたりのデータ読出し
個数を示す信号を発生するもので、ここでは一定値を出
力する。従って各レジスタ２３〜２５には各々の固定値
が格納されている。

【００１０】次にアドレス・カウンタ２７は入力クロッ
クをカウントし、パラレル信号をアドレスデコーダ２８
に与える。アドレスデコーダ２８はアドレスカウンタ２
７の出力をデコードし、各データに対応するセレクト用
タイミングパルスを作成するものである。同期パターン
用レジスタ３１は図６（ａ）に示すように、補助データ
の前に挿入される同期信号のパターンを生成する回路で
あり、その信号は第２のセレクタ４１に与えられる。

【００１１】多重されたデータはパラレル／シリアル変
換装置（以下Ｐ／Ｓ変換装置という）５０に与えられ、
シリアル信号に変換される。スクランブル装置６０は自
己同期型のデータスクランブラであり、Ｐ／Ｓ変換装置
５０の出力するシリアルデータの並換えを行う回路であ
る。スクランブル装置６０の出力はＮＲＺＩ変換装置７
０に与えられる。ＮＲＺＩ変換装置７０は入力信号Ｈレ
ベルに対してそのレベルを反転し、入力信号Ｌレベルに
対して前のレベルを保持する回路である。スクランブル
装置６０及びＮＲＺＩ変換装置７０は映像信号やパケッ
ト信号に含まれる直流成分を除去するものである。

【００１２】図１０はスクランブル装置６０，ＮＲＺＩ
変換装置７０の具体的な回路構成を示すブロック図であ
る。本図において、スクランブル装置６０は破線で示す
ように、Ｄ型フリップフロップ（ＦＦ）６１ａ〜６１ｉ
を９段直列接続したもので、５段目のＦＦ６１ｅと９段
目のＦＦ６１ｉのＱ出力を排他的論理和（ＥＯＲ）回路
６２に与え、この出力をＥＯＲ回路６３によりＰ／Ｓ変
換装置５０からのシリアル出力と排他的論理和を取っ
て、初段のＦＦ６１ａのＤ入力に与える構成となってい
る。情報ビットを（ａ_n, ａ_n-1, ・・・ａ₂，ａ₁，
ａ₀）と表現するとき、各ビットの位置を次数Ｘⁿ _,Ｘ
^n-1，・・・Ｘ²，Ｘ¹，１を有する多項式で表す。こ
のスクランブル装置６０の生成多項式はＸ⁹＋Ｘ⁴＋１
で示される。又ＮＲＺＩ変換装置７０はスクランブル装
置６０の出力とＦＦ７２のＱ出力をＥＯＲ回路７１に与
え、その出力をＦＦ７２のＤ入力とする回路である。Ｎ
ＲＺＩ変換装置７０の変換式はＸ＋１で示される。

【００１３】スクランブル処理により直流成分を除去さ
れたシリアル信号は、同軸伝送の場合は図示しないケー
ブル・ドライバーで駆動されて同軸ケーブルを通して伝
送される。また光伝送の場合は半導体レーザで光信号に
変換された後、光ファイバを通して伝送される。どちら
の場合でもシリアル信号に直流成分があると、受信側で
のＨ／Ｌの識別が困難になる場合があるためスクランブ
ル処理される。

【００１４】次に従来の映像信号受信装置について説明
する。図１１は映像信号受信装置の構成例を示すブロッ
ク図である。本図においてＮＲＺ変換装置８０及びデス
クランブル装置９０は、映像信号送信装置からのシリア
ルデータを受信し、図１０のＮＲＺＩ変換装置７０とス
クランブル装置６０の信号処理と逆変換の信号処理を行
う回路である。図１２はＮＲＺ変換装置８０とデスクラ
ンブル装置９０の具体的な回路例である。ＮＲＺ変換装
置８０は、伝送された多重信号をＤ入力とするＦＦ８１
と、そのＱ出力と入力信号の排他的論理和を取るＥＯＲ
回路８２により構成されるもので、その出力はデスクラ
ンブル装置９０に与えられる。

【００１５】デスクランブル装置９０は、図示のように
Ｄ型のＦＦ９１ａ〜９１ｉを９段直列接続したもので、
５段目のＦＦ９１ｅのＱ出力と１段目のＦＦ９１ａのＤ
入力をＥＯＲ回路９２に与え、この出力をＦＦ９１ｉの
Ｑ出力と共にＥＯＲ回路９３に与え排他的論理和を出力
する構成となっている。次に図１１のＳ／Ｐ変換装置１
００はデスクランブル装置９０の多重シリアル信号をパ
ラレルデータに変換する回路である。同期検出装置１１
０はＳ／Ｐ変換装置１００の信号から同期パターンの検
出を行い、正しいワードの並び換えを行う回路である。

【００１６】図１３は同期検出装置１１０の構成例を示
すブロック図である。本実施例で用いられる１ワードの
ビット数は通常８ビットか１０ビットであるが、説明を
簡単にするため４ビットの場合について述べる。本図に
おいて１ビットずらし回路１１１、２ビットずらし回路
１１２、３ビットずらし回路１１３は、Ｓ／Ｐ変換装置
１００からの同期信号を含む信号を夫々１，２，３ビッ
ト遅延させる回路である。ビットずらし回路１１１〜１
１３は例えば４ビット幅の１クロックディレイ回路（Ｄ
型ＦＦ回路で実現可能）２段を用い、各段の出力ビット
を選択することで実現できる（図示せず）。同期パター
ン一致検出回路１１４〜１１７は自己の記憶する同期パ
ターンと、端子１１０ａから入力されるビットずらしの
行わない信号，及び１，２，３ビットずらしを行った各
信号を夫々比較し、連続した４ワードの信号が特定の値
か否かを検出する回路であり、一致すればＨレベルを出
力する。この回路は例えば４ビット幅のＤ型のＦＦ回路
４段と、各ＦＦ回路の出力が所定の値になっているかを
チェックするための論理回路（本例では４入力ＡＮＤが
２個、４入力ＮＯＲ３個で実現可能）で構成できる（図
示せず）。セレクタ１１８は各同期パターン一致回路１
１４〜１１７の出力に基づき、端子１１０ａの入力信号
及びビットずらし回路１１１〜１１３の信号を選択する
セレクタであり、その出力はワード同期の取れた信号と
なる。

【００１７】ここで同期パターンは４ワードの信号であ
り、例えばＦ_H，０_H，０_H，０_Hとし、他のデータ
（映像データ）はそれ以外の値（１_H〜Ｅ_H）とする。
そして同期パターンを含んだシリアル・データ列を例え
ば******1111000000000000******の形であるとする。ワ
ード同期がとれていない場合、シリアル／パラレル変換
したときの４ビットワードが例えば、**11,1100,0000,0
000,00**であるとすれば、この信号を０ビット〜３ビッ
トずらしたときの出力は夫々以下のようになる。 **11,1100,0000,0000,00**,**** （０ビット） ***1,1110,0000,0000,000*,**** （１ビット） ****,1111,0000,0000,0000,**** （２ビット） ****,*111,1000,0000,0000,0*** （３ビット）ここに「＊」は同期パターン以外のデータのビットを示
し、「，」はワードの区切りを示すものとする。

【００１８】上記のビットずらしの例では２ビットずら
しを行った場合、同期パターン一致検出回路１１６の出
力がＨレベルになり、他の同期パターン一致検出回路は
Ｌレベルとなる。従ってここでは２ビットずらしを行っ
た場合が正しいワード同期となっており、ビットずらし
回路１１２の出力をセレクタ１１８で選択することでワ
ード同期の取れた出力が得られる。

【００１９】このようにして正しいワード並びに変換さ
れた信号は分離装置１２０に与えられる。ここでは同期
パターンの多重されている位置は決められているので、
その位置を基準として分離用のタイミングパルスを発生
し、映像信号とパケット信号に分離する。パケット信号
は更にパケット分離装置１３０に与えられ、パケットの
構成をチェックした後、パケットの中の音声信号を含む
データ部分が取出される。

【００２０】図１４は分離装置１２０及びパケット分離
装置１３０の構成を示すブロック図である。本図におい
て破線で示す分離回路１２０は、アドレスカウンタ１２
１，アドレスデコーダ１２２，第１のゲート回路１２
３，レジスタ１２４，セレクタ１２５により構成され
る。又パケット分離装置１３０は第２のゲート回路１３
１，パケットチェック回路１３２により構成される。ア
ドレスカウンタ１２１は受信データのクロックをカウン
トし、同期検出装置１１０からの同期検出パルスによ
り、送信側での同期検出位置に対応するアドレス値をロ
ードする。これにより、送信側のアドレスと受信側のア
ドレスが一致する。そしてアドレスデコーダ１２２で各
タイミングに対応するゲートパルスを出力する。

【００２１】第１のゲート回路１２３では多重データか
らパケットデータ部分をアドレスデコーダ１２２のタイ
ミングパルスで取出す。更にこのパケットデータは、パ
ケットチェック回路１３２でチェックされる。即ちアド
レスデコーダ１２２からのタイミングパルスを用いて夫
々ＡＤＦ，ＤＩＤ，ＤＢＮ，ＤＣ，ＣＳの信号が取り出
され、規格に対応しているかのチェックが行われ、ＯＫ
であれば第２のゲート回路１３１でデータ部分が取り出
される。又第１のセレクタ１２５では、同期パターン及
びパケット信号の期間をレジスタ１２４の出力するシン
クチップのレベル値に置き換えることで元の映像信号を
再生する。

【００２２】パケット分離装置１３０から分離されたデ
ータは図１１の時間軸変換装置１４０に与えられ、間欠
的なデータから音声信号本来のクロックに時間軸変換さ
れ、音声信号が再生される。ここで時間軸変換装置１４
０の構成は図７に示す映像信号送信装置の時間軸変換装
置１０と構成は同じであるが、書込クロックに代わり、
読出クロックのタイミングが異なるだけである。

【００２３】以上のような映像信号送信装置と映像信号
受信装置を用いて、映像信号と音声信号の多重を行って
シリアル伝送を行い、再びもとの映像信号及び音声信号
を取り出すことが可能になる。

【００２４】

【発明が解決しようとする課題】このような構成の場
合、伝送誤りが無い場合には全く問題がない。しかしな
がら例えば長距離伝送を行ったり、外部からの妨害が存
在するような伝送誤りが発生しうる状況では、映像信号
の劣化と同時に音声信号も劣化してしまう。更に伝送誤
りが増加すると、映像信号と音声信号が同時に受信不可
能になってしまうという問題点があった。

【００２５】従来例で示したシリアル伝送の場合には、
伝送信号の直流成分を除去するために自己同期型スクラ
ンブル処理及びＮＲＺＩ変換が行われている。そして受
信側ではＮＲＺ変換及びデスクランブル処理を行って信
号を再生している。このため仮にシリアル伝送中に１ビ
ットでも伝送誤りが発生すると、受信側でＮＲＺ変換と
デスクランブル処理を行うため、１ビットの誤りが複数
ビットの誤りとして再生信号の前後に伝搬する。

【００２６】図１５は１ビット誤りを含む受信信号を受
信側のＮＲＺ変換装置８０及びデスクランブル装置９０
で処理した場合のビット誤りの伝播状態を示す一例を示
している。本図（ａ）に示すように入力データでの１ビ
ットの誤りに対し、（ｂ）に示す出力データでは連続す
る１１ビット中に６ビットの誤りが伝搬する。このこと
は、他の生成多項式を用いた自己同期型スクランブルを
行っても同様に誤り伝搬が生じる。従って、伝送時の誤
りに対し完全な訂正を行うためには、６重訂正が必要に
なる。一般に誤り訂正方式では、訂正能力が増大する度
に訂正に必要な検査用の情報ビット数は飛躍的に増大
し、また訂正を行うためのハード量も増大する。もし誤
り訂正能力が不十分であれば、伝送誤りが１回でも発生
すれば、６重訂正が不可能のため訂正不能になってしま
う。

【００２７】本発明はこのような従来の問題点に鑑みて
なされたものであって、通常音声信号と各種データを同
時に伝送するシステム（例えばＣＡＴＶ用伝送回線な
ど）においては、伝送誤りの増加で映像が劣化して識別
不能になった場合でも、音声信号はある程度識別できる
ようにすることを目的とする。また伝送誤りがそれほど
増加しない場合でも、音声信号の誤りがデータの上位ビ
ットに発生すれば、大きな雑音を発生してしまうので、
音声信号に誤り検出訂正信号を付加し、誤り訂正能力を
強化した映像信号送信装置及び映像信号受信装置を実現
することを目的とする。

【００２８】

【問題点を解決するための手段】本願の請求項１の発明
は、映像信号にデジタル音声信号を含むデジタル補助デ
ータを多重してシリアル伝送を行う映像信号送信装置で
あって、デジタル補助入力信号に対し、一定のデータ数
毎に誤り検出訂正用の符号を付加する誤り検出訂正符号
付加装置と、誤り検出訂正装置の出力の一定数毎に所定
の並変えを行い、信号の順序を変換させるインターリー
ブ装置と、インターリーブ装置から読出した信号をデジ
タル映像信号の所定の位置に挿入するため時間軸変換を
行う時間軸変換装置と、デジタル入力信号にヘッダー等
の情報を付加してパケット信号を生成するパケット生成
装置と、受信側でワード同期を検出するための同期パタ
ーンを発生させる同期パターン発生装置と、パケット信
号と同期パターンをデジタル映像信号の帰線消去期間に
挿入することにより時間軸上で多重する多重装置と、多
重装置の出力をシリアル信号に変換するパラレル／シリ
アル変換装置と、パラレル／シリアル変換装置の出力を
自己同期型スクランブル処理を行い伝送信号の直流成分
を除去するスクランブル装置と、スクランブル装置の出
力をＮＲＺＩ信号に変換するＮＲＺＩ変換装置と、を具
備することを特徴とするものである。

【００２９】又本願の請求項３の発明は、請求項１記載
の映像信号送信装置からのシリアルデータを受信する映
像信号受信装置であって、映像信号送信装置からの受信
信号をＮＲＺ信号に変換するＮＲＺ変換装置と、映像信
号送信装置でのスクランブルされた信号をデスクランブ
ル処理を行うデスクランブル装置と、デスクランブル装
置の出力をパラレル信号に変換するシリアル／パラレル
変換装置と、シリアル／パラレル変換装置の出力から同
期パターンを検出し、ワード同期をとるための同期検出
装置と、同期検出装置の出力からデジタル映像信号とパ
ケット信号を分離する分離装置と、パケット信号から音
声信号を含むデータを取り出すパケット分離装置と、パ
ケット分離装置の出力を映像信号送信装置側で行った並
変えと逆の並変えを行うデインターリーブ装置と、デイ
ンターリーブ装置の出力信号に付加されている誤り検出
訂正符号を用いて、パケット信号のデータの誤り検出及
び誤り訂正を行う誤り検出訂正装置と、誤り検出訂正装
置の出力を時間軸変換してデータ本来の時間軸に変換す
る時間軸変換装置と、を具備することを特徴とするもの
である。

【００３０】

【作用】このような特徴を有する本願の映像信号送信装
置によれば、音声信号を含むデジタル補助入力信号に対
し、誤り検出訂正符号付加装置により一定のデータ数毎
に誤り検出訂正用の符号を付加する。この信号をインタ
ーリーブ装置に与えて一定のデータ数毎に所定の並変え
を行い、信号の順序を変換する。そしてインターリーブ
された信号をデジタル映像信号の所定の位置に挿入する
ため時間軸変換装置に与えて時間軸変換を行う。次に時
間軸変換を行った音声信号に対し、ヘッダー等の情報を
付加してパケット生成装置によりパケット信号を生成す
る。又同期パターン発生装置で受信側でワード同期を検
出するための同期パターンを発生し、パケット信号と同
期パターンを多重装置に入力する。デジタル映像信号の
帰線消去期間に挿入して時間軸上で多重化する。そして
多重装置の出力をシリアル信号に変換し、その信号をス
クランブル装置に与え、自己同期型スクランブル処理を
行い、伝送信号の直流成分を除去する。更にスクランブ
ル装置の出力をＮＲＺＩ信号に変換して、映像信号にデ
ジタル音声信号を多重して受信側にシリアル伝送を行
う。

【００３１】又本願の映像信号受信装置によれば、映像
信号送信装置からの受信信号をＮＲＺ変換装置に入力し
てＮＲＺ信号に変換する。次にこの信号をデスクランブ
ル装置に与え、映像信号送信装置でのスクランブルと逆
のデスクランブル処理を行う。そしてこのデスクランブ
ル出力をシリアル／パラレル変換装置に与えてパラレル
信号に変換する。次に同期検出装置により同期パターン
を検出してワード同期をとる。この同期検出パターンを
用いてデジタル映像信号とパケット信号を分離する。更
にパケット分離装置によりパケット信号から音声信号を
含むデータを取り出す。そしてこの出力をデインターリ
ーブ装置に与え、映像信号送信装置側で行った並変えと
逆の並変えを行う。更にデインターリーブの出力信号に
付加されている誤り検出訂正符号を用いて、誤り検出訂
正装置によりパケット信号のデータの誤り検出及び誤り
訂正を行う。最後に誤り検出訂正装置の出力を時間軸変
換して、映像信号送信装置からのデジタル音声信号を誤
りなく再生する。

【００３２】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明一実施例の映像信号送
信装置の構成を示すブロック図である。本図において映
像信号送信装置には、図７と同様に時間軸変換装置１
０，パケット生成装置２０，同期パターン発生装置３
０，多重装置４０，Ｐ／Ｓ変換装置５０，スクランブル
装置６０，ＮＲＺＩ変換装置７０が設けられていること
は従来例と同一であり、これらの装置の説明は省略す
る。従来例と異なり、時間軸変換装置１０の前段に誤り
検出訂正符号付加装置１５０及びインターリーブ装置１
６０が設けられている。

【００３３】誤り検出訂正符号付加装置１５０は、端子
Ａからのデジタル音声信号の所定のデータ数毎に、誤り
検出訂正用の検査符号を計算し、音声データに付加する
ものである。この誤り検出訂正能力は、スクランブルで
データを拡散するため、１重訂正可能な程度で十分であ
る。ここで情報ビットを構成するビット数を２５ビット
とし、この情報ビットを（ａ₂₄，ａ₂₃，・・・ａ₁，ａ
₀）と表すと、情報を示す多項式Ａ（Ｘ）は次のように
なる。Ａ（Ｘ）＝ａ₂₄Ｘ²⁴＋ａ₂₃Ｘ²³＋・・・＋ａ₁Ｘ¹＋ａ₀ この情報に対し６ビットの検査符号を付けることとすれ
ば、検査符号も含めた全ビット数は、２５＋６＝３１と
なる。このとき３１＝２5 −１であるので、原始多項式
は５次のＧ₁(Ｘ）＝Ｘ⁵＋Ｘ²＋１を選ぶ。また、２ビ
ット誤り検出のための多項式Ｇ₂(Ｘ）＝Ｘ＋１である。
従って検査符号の生成多項式は次のようになる。Ｇ（Ｘ）＝Ｇ₁(Ｘ）＊Ｇ₂(Ｘ）＝Ｘ⁶＋Ｘ⁵＋Ｘ³＋Ｘ²＋Ｘ＋１

【００３４】今、情報ビットを６ビットシフトして、生
成多項式で割り算を行う。Ａ（Ｘ）・Ｘ⁶＝Ｑ（Ｘ）・Ｇ（Ｘ）＋Ｒ（Ｘ）ここでＲ（Ｘ）はｒ₅Ｘ⁵＋ｒ₄Ｘ⁴＋・・・＋ｒ₀な
る剰余である。この両辺にＲ（Ｘ）を加えると、次式の
ようになる。Ａ（Ｘ）・Ｘ⁶＋Ｒ（Ｘ）＝Ｑ（Ｘ）・Ｇ（Ｘ）＋Ｒ（Ｘ）＋Ｒ（Ｘ）＝Ｑ（Ｘ）・Ｇ（Ｘ）これは同一の剰余Ｒ（Ｘ）を互いに加算すると０になる
からである。従って情報伝送として２５ビットの情報ビ
ットと、６ビットの検査ビットの計３１ビットの信号
（ａ₂₄，ａ₂₃，・・・ａ₁，ａ₀，ｒ₅，ｒ₄，・・・
ｒ₀）を送出し、受信側で生成多項式で割り算をしたと
き、割り切れれば正しく伝送されていることになる。

【００３５】これを誤り検出訂正符号付加装置で実現す
るには、（１）Ｘ⁶の乗算回路（６ビットシフト）と、
（２）Ｇ（Ｘ）の割り算回路が必要となる。図２は、誤
り検出訂正符号付加装置１５０の具体的構成例を示すブ
ロック図である。本図に示すように６個のＤ型ＦＦ１５
１ａ〜１５１ｆを直列に配設し、１，２，３，６，７段
目のＦＦ回路のＱ出力と１段目のＦＦ回路のＤ入力との
排他的論理和を取るＥＯＲ回路１５２ａ〜１５２ｆを設
けている。ここで情報ビット（２５ビット）の入力期間
はＳＷ１，ＳＷ２を端子Ｍ側に夫々接続し、割算と乗算
を同時に行ってデータを算出する。そして検査ビット
（６ビット）の入力期間はＳＷ１，ＳＷ２を端子Ｎ側に
夫々接続し、割算の余りを算出する。このようにこの例
では１重誤り訂正２重誤り検出が可能なＳＥＣ・ＤＥＤ
（３１、２５）ＢＣＨ符号を用いている。

【００３６】次に誤り検出訂正符号付加装置１５０の出
力は、インターリーブ装置１６０に与えられる。インタ
ーリーブ装置１６０は情報ビットと検査符号を含む信号
の並換えを行う回路であり、例えばｍ×ｎのセルを持っ
たメモリに順番に行方向に１ビットずつ書込みを行った
後、読出しを列方向に変えて読出すものである。そうす
れば書込時に（時系列的に）隣接していた２ビットのデ
ータは読出時に必ずｎビット離れる。従ってデータの連
続誤りが発生しても、受信側でデインターリーブして戻
した場合、実際のデータでは２ビットの誤りはｎビット
以上離れることになる。例えば、データ長及び検査符号
長の和をｐとすると、ｎ＞ｐであれば、連続したビット
がインターリーブによって、同じ誤り訂正のブロックに
入ることはない。本例であればｎ＞３１であればよい。
従って誤り検出訂正符号付加装置１５０の訂正能力は１
重誤り訂正程度の能力で十分である。

【００３７】図３にインターリーブ装置１６０の具体的
な構成例を示す。書込み側の入力クロック及び読出し側
の出力クロックは夫々書込アドレス発生器１６１及び読
出アドレス発生器１６２に与えられる。又、誤り訂正符
号付加装置１５０の出力信号はインターリーブ入力とし
て入力分配器１６３に与えられる。並換えを行うための
書込クロックが書込アドレス発生器１６１に入力される
と、対応したアドレスを発生し、アドレス切換器１６４
を通してまず第１のメモリ１６５に１ビット単位で信号
を書き込む。例えば第１のメモリ１６５と第２のメモリ
１６６のメモリサイズがｍ×ｎとした場合、書込みアド
レスを行方向の順で1,2,〜m,m+1 〜2m,2m+1 〜3m, 〜
,m*(n-1)+1〜m*n の順序で第１のメモリ１６５に書込
みを続け、第１のメモリ１６５に書込みが終了すれば、
アドレス切換器１６４を切換え、同じ書込アドレス発生
器１６１の書込アドレスで第２のメモリ１６６に書き込
みを行うようにする。

【００３８】次に第１のメモリ１６５に格納されたデー
タは読出アドレス発生器１６２のアドレスに従い読出
す。書込みアドレスに対応して読出しアドレスを、列方
向の順、即ち1,m+1,2*m+1,〜,m*(n-2)+1,m*(n-1)+1,2,m
+2,2*m+2, 〜,m*(n-2)+2,m*(n-1)+2,3, 〜 m*n-1,m*
n のように読出せば、書込み時に隣接したデータは必ず
ｎビット離れる。第１のメモリ１６５と第２のメモリ１
６６のメモリサイズは同一であるから、書込みと読出し
の時間は、読出しクロックと書込みクロックが同一であ
れば同時間で終了する。そして第１のメモリ１６５の読
出しが終了すれば、入力分配器１６３と出力セレクタ１
６７を切換え、第２のメモリ１６６に格納されたデータ
を同様に読出し、これと並行して第１のメモリ１６５に
再び次のデータを格納する。このような処理を連続的に
行うことによりにデータのインターリーブが行われる。

【００３９】時間軸変換装置１０以後の信号処理は図７
に示すものと同一であるので、その動作を簡単に説明す
る。このようにインターリーブされて読出されたデータ
は、図１の時間軸変換装置１０に与えられて時間軸変換
される。そして図６（ａ）に示す映像信号の帰線区間の
シンクチップ期間に音声データが挿入される。パケット
生成装置２０において時間軸変換を行った補助データ
（本例では１０ビット幅）にＡＤＦ，ＤＩＤ，ＤＢＮ，
ＤＣ，ＣＳの信号を付加することで、パケットのフォー
マットに変換される。

【００４０】同期パターン発生装置３０では、映像信号
やパケット信号に存在しないパターン（１０ビット幅）
を数ワード組み合わせて同期パターンを生成する。そし
て多重装置４０でデジタル映像信号，パケット信号，同
期パターンを時間軸上で夫々多重する。多重されたデー
タはＰ／Ｓ変換装置５０でシリアル信号に変換され、自
己同期型のスクランブル装置６０及びＮＲＺＩ変換装置
７０を通すことにより映像信号やパケット信号に含まれ
る直流成分が除去される。

【００４１】次に本発明の映像信号受信装置について説
明する。図４は本発明の一実施例の映像信号送信装置の
構成を示すブロック図である。本図において映像信号受
信装置には、図１１と同様に、ＮＲＺ変換装置８０，デ
スクランブル装置９０，Ｓ／Ｐ変換装置１００，同期検
出装置１１０，分離装置１２０，パケット分離装置１３
０，時間軸変換装置１４０が設けられていることは従来
例と同一であり、これらの装置の説明は省略する。従来
例と異なりパケット分離装置１３０と時間軸変換装置１
４０の間に、デインターリーブ装置１７０及び誤り検出
訂正装置１８０が設けられている。デインターリーブ装
置１７０の構成は、映像送信装置に用いられるインター
リーブ装置１６０と基本的に同じである。

【００４２】図５は誤り検出訂正装置１８０の具体的構
成を示すブロック図である。割算回路１８１，１８２は
夫々はＧ₂(Ｘ）の割算回路及びＧ₁(Ｘ）の割算回路であ
る。割算回路１８２のパラレル出力は比較回路１８３に
与えられる。遅延回路１８４は入力データの信号を３２
クロック分遅延する回路であり、その出力はＥＯＲ回路
１８５で比較回路１８３の出力する一重誤訂正データと
で排他的論理和が取られる。この誤り検出訂正回路１８
０は、図２の誤り検出訂正符号付加装置１５０に対応す
るものである。

【００４３】ここでは伝送されたデータ（ａ₂₄，ａ₂₃，
・・・ａ₁，ａ₀，ｒ₅，ｒ₄，・・・ｒ₀）が入ると
割算を開始し、生成多項式で割算をした際、割り切れれ
ば情報が正しく伝送されていると判断し、割り切れなけ
れば伝送誤りがあると判断される。即ち、Ｇ（Ｘ）＝Ｇ
₁(Ｘ）＊Ｇ₂(Ｘ）であり、Ｇ₁(Ｘ）又はＧ₂(Ｘ）で割り
切れるか否かを調べる。この結果次の５つの場合が生じ
る。（１）Ｇ₁(Ｘ），Ｇ₂(Ｘ）で割り切れる場合。情報が正
しく伝送されている。（２）Ｇ₁(Ｘ）で割り切れず、剰余の中にある１ビット
のみ１が立つ場合。そのビットに誤りがあると判明し、
対応する情報ビットを反転することで訂正が可能とな
る。（３）Ｇ₁(Ｘ）で割り切れず、Ｇ₂(Ｘ）で割り切れる場
合。２重誤りであり、誤り検出が可能である。（４）Ｇ₁(Ｘ）で割り切れ、Ｇ₂(Ｘ）で割り切れない場
合。３重誤りの特定の場合であり、この符号では誤り検
出及び訂正は不可能である。（５）Ｇ₁(Ｘ）で割り切れず、剰余の中の複数ビットに
１が立ち、Ｇ₂(Ｘ）で割り切れない場合。３重以上の誤
りがあり、この符号では誤り検出及び訂正は不可能であ
る。

【００４４】入力が終了すると割算の結果を用いて訂正
を開始する。従って割算回路は２ペア使用し、一方が割
算の時は他方は誤り検出訂正を行うようにしている。さ
て、このようにして構成された映像信号受信装置におい
て、映像信号送信装置からのシリアルデータは、伝送路
での誤りが発生すると、入力のシリアルデータのビット
エラーとなる。そしてＮＲＺ変換回路８０とデスクラン
ブル装置９０を通ると、この誤りが波及して６ビットの
誤り（１１ビット中）になる。デスクランブル装置９０
の出力はＳ／Ｐ変換装置１００においてパラレルデータ
に変換される。このパラレルデータは同期検出装置１１
０に入り、同期パターンが検出され、正しいワードの並
びに変換される。ここでは同期パターンの多重されてい
る位置は決まっているので、分離装置１２０ではその位
置を基準としてタイミングパルスが発生し、パケット信
号が取り出される。

【００４５】次にパケット分離装置１３０では、パケッ
トの構成をチェックした後、パケットの中の音声信号を
含むデータ部分が取り出される。又ここでは、多重され
たデータに対し、同期パターン部分及びパケット部分の
データを本来の映像信号のシンクチップのレベルの値に
置き換えることで、映像信号が再生される。パケット分
離装置１３０から取り出された音声信号を含むデータ
は、デインターリーブ装置１７０に与えられ、送信側の
インターリーブ装置１６０で行った並変えと逆の並変え
が行われる。送信側のインターリーブの場合と同様、ｍ
×ｎのメモリを用いてデインタリーブを行えば、時系列
的に隣接していた２ビットのデータは読出し時に必ずｎ
ビット離れる。従ってデスクランブル処理等で発生した
誤りの波及（連続１１ビット中６ビットが誤る）が、こ
のデインターリーブ処理により分散され、ｎビット以上
の距離となる。

【００４６】いま、データ長及び誤り訂正符号長の和を
ｐとすると、ｎ＞ｐであれば分散された誤りが、２つ以
上同じ誤り訂正のブロックに入ることはない。誤り検出
訂正装置１８０では、検査符号を用いて誤りの検出と訂
正が行われる。ここでの誤り検出訂正能力は１重誤り訂
正が可能な程度で十分である。誤り検出訂正を行った音
声データは時間軸変換装置１４０に与えられ、間欠的な
データから、本来のクロックに時間軸変換することによ
り、音声信号が再生される。

【００４７】本実施例では、パケット内のデータ部分の
誤り伝搬に対しての対策を示しているが、シリアル伝送
中にパケットのヘッダ部分で誤りが発生した場合も誤り
伝搬が発生する。この場合はデータ識別用コードを多重
書きし、多重書きのデータはユーザデータ部分に付加す
るような方式をとれば、フォーマット上は全く問題はな
く、受信側で多数決をとることで正しくデータの識別が
可能になる。

【００４８】

【発明の効果】以上詳細に説明したように本発明の映像
信号送信装置及び映像信号受信装置によれば、映像信号
にデジタル音声信号を多重してシリアル伝送するに際
し、シリアル伝送中に伝送誤りが発生して受信側のデス
クランブル回路で誤りが伝搬した場合でも、受信側でデ
インターリーブする事で伝搬した誤りが分散することと
なる。従ってデータの単位内での誤りの数を少なくする
ことができ、誤り訂正が可能となる。このため１重誤り
訂正程度の訂正能力で十分な誤り訂正が可能となり、伝
送量の増加や誤り訂正回路の規模の拡大をすることな
く、誤りのないデジタル音声の送信及び受信が実現でき
るという効果が生まれる。

【図面の簡単な説明】

【図１】本発明の一実施例における映像信号送信装置の
構成を示すブロック図である。

【図２】本実施例の誤り検出訂正符号付加装置の構成を
示すブロック図である。

【図３】本実施例のインターリーブ装置の構成を示すブ
ロック図である。

【図４】本発明の一実施例における映像信号受信装置の
構成を示すブロック図である。

【図５】本実施例の誤り検出訂正装置の構成を示すブロ
ック図である。

【図６】（ａ）は音声データを含むビデオ信号の多重フ
ォーマットを示す説明図であり、（ｂ）はパケット信号
のフォーマットを示す説明図である。

【図７】従来の映像信号送信装置の構成例を示すブロッ
ク図である。

【図８】従来例及び本実施例に用いられる時間軸変換装
置の構成を示すブロック図である。

【図９】従来例及び本実施例に用いられるパケット生成
装置，同期パターン発生装置，多重装置の構成を示すブ
ロック図である。

【図１０】従来例及び本実施例に用いられるスクランブ
ル装置及びＮＲＺＩ変換装置の構成を示すブロック図で
ある。

【図１１】従来の映像信号受信装置の構成例を示すブロ
ック図である。

【図１２】従来例及び本実施例に用いられるＮＲＺ変換
装置及びデスクランブル装置の構成を示すブロックであ
る。

【図１３】従来例及び本実施例に用いられる同期検出装
置の構成を示すブロック図である。

【図１４】従来例及び本実施例に用いられる分離装置及
びパケット分離装置の構成を示すブロック図である。

【図１５】信号のビット誤りの拡散する状態を示す説明
図である。

【符号の説明】

１０，１４０時間軸変換装置２０パケット生成装置３０同期パターン発生装置４０多重装置５０Ｐ／Ｓ変換装置６０スクランブル装置７０ＮＲＺＩ変換装置８０ＮＲＺ変換装置９０デスクランブル装置１００Ｓ／Ｐ変換装置１１０同期検出装置１２０分離装置１３０パケット分離装置１５０誤り検出訂正符号付加装置１６０インターリーブ装置１７０デインターリーブ装置１８０誤り検出訂正装置

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｌ 9/12 Ｈ０４Ｎ 5/04 Ａ 9070−5Ｃ 7/13 Ａ 4228−5Ｃ 7/167 8943−5Ｃ

Claims

【特許請求の範囲】

【請求項１】映像信号にデジタル音声信号を含むデジ
タル補助データを多重してシリアル伝送を行う映像信号
送信装置であって、デジタル補助入力信号に対し、一定のデータ数毎に誤り
検出訂正用の符号を付加する誤り検出訂正符号付加装置
と、前記誤り検出訂正装置の出力の一定数毎に所定の並変え
を行い、信号の順序を変換させるインターリーブ装置
と、前記インターリーブ装置から読出した信号をデジタル映
像信号の所定の位置に挿入するため時間軸変換を行う時
間軸変換装置と、前記デジタル入力信号にヘッダー等の情報を付加してパ
ケット信号を生成するパケット生成装置と、受信側でワード同期を検出するための同期パターンを発
生させる同期パターン発生装置と、前記パケット信号と前記同期パターンをデジタル映像信
号の帰線消去期間に挿入することにより時間軸上で多重
する多重装置と、前記多重装置の出力をシリアル信号に変換するパラレル
／シリアル変換装置と、前記パラレル／シリアル変換装置の出力を自己同期型ス
クランブル処理を行い伝送信号の直流成分を除去するス
クランブル装置と、前記スクランブル装置の出力をＮＲＺＩ信号に変換する
ＮＲＺＩ変換装置と、を具備することを特徴とする映像
信号送信装置。
【請求項２】前記誤り検出訂正符号付加装置は、１重誤
り訂正２重誤り検出が可能なＳＥＣ・ＤＥＤのＢＣＨ符
号を付加するものであることを特徴とする請求項１記載
の映像信号送信装置。
【請求項３】請求項１記載の映像信号送信装置からの
シリアルデータを受信する映像信号受信装置であって、前記映像信号送信装置からの受信信号をＮＲＺ信号に変
換するＮＲＺ変換装置と、前記映像信号送信装置でのスクランブルされた信号をデ
スクランブル処理を行うデスクランブル装置と、前記デスクランブル装置の出力をパラレル信号に変換す
るシリアル／パラレル変換装置と、前記シリアル／パラレル変換装置の出力から同期パター
ンを検出し、ワード同期をとるための同期検出装置と、前記同期検出装置の出力からデジタル映像信号とパケッ
ト信号を分離する分離装置と、前記パケット信号から音声信号を含むデータを取り出す
パケット分離装置と、前記パケット分離装置の出力を前記映像信号送信装置側
で行った並変えと逆の並変えを行うデインターリーブ装
置と、前記デインターリーブ装置の出力信号に付加されている
誤り検出訂正符号を用いて、パケット信号のデータの誤
り検出及び誤り訂正を行う誤り検出訂正装置と、前記誤り検出訂正装置の出力を時間軸変換してデータ本
来の時間軸に変換する時間軸変換装置と、を具備するこ
とを特徴とする映像信号受信装置。
【請求項４】前記誤り検出訂正装置は、１重誤り訂正２
重誤り検出が可能なＳＥＣ・ＤＥＤのＢＣＨ符号を用い
てパケット信号のデータの誤り検出及び誤り訂正を行う
ものであることを特徴とする請求項３記載の映像信号受
信装置。