JPH0522077A - ローパスフイルタ内蔵差動増幅回路 - Google Patents
ローパスフイルタ内蔵差動増幅回路Info
- Publication number
- JPH0522077A JPH0522077A JP3171303A JP17130391A JPH0522077A JP H0522077 A JPH0522077 A JP H0522077A JP 3171303 A JP3171303 A JP 3171303A JP 17130391 A JP17130391 A JP 17130391A JP H0522077 A JPH0522077 A JP H0522077A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- operational amplifier
- input terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 演算増幅器の数が低減し、その構成が簡素化
されるととともに信号処理規模が縮小して、消費電流を
低減する。 【構成】 演算増幅器２に正帰還をかける抵抗器Ｒ1 、
Ｒ2 、Ｒ3 、Ｒ4 、Ｒ5 、Ｒ6 およびコンデンサＣ1 、
Ｃ2 、Ｃ3 、Ｃ4 、Ｃ5 からなるアクティブＬＰＦが設
けられ、この場合、抵抗器Ｒ1 と抵抗器Ｒ2 、抵抗器Ｒ
3 と抵抗器Ｒ4 および抵抗器Ｒ5 と抵抗器Ｒ6 を夫々等
しい抵抗値にし、また、コンデンサＣ1 とコンデンサＣ
2 、コンデンサＣ3 とコンデンサＣ4 を夫々等しい容量
して、この回路の増幅率、遮断周波数およびＱ値を定め
て、各素子の大小値関係を決定する。
されるととともに信号処理規模が縮小して、消費電流を
低減する。 【構成】 演算増幅器２に正帰還をかける抵抗器Ｒ1 、
Ｒ2 、Ｒ3 、Ｒ4 、Ｒ5 、Ｒ6 およびコンデンサＣ1 、
Ｃ2 、Ｃ3 、Ｃ4 、Ｃ5 からなるアクティブＬＰＦが設
けられ、この場合、抵抗器Ｒ1 と抵抗器Ｒ2 、抵抗器Ｒ
3 と抵抗器Ｒ4 および抵抗器Ｒ5 と抵抗器Ｒ6 を夫々等
しい抵抗値にし、また、コンデンサＣ1 とコンデンサＣ
2 、コンデンサＣ3 とコンデンサＣ4 を夫々等しい容量
して、この回路の増幅率、遮断周波数およびＱ値を定め
て、各素子の大小値関係を決定する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＤ（コンパクトディ
スク）オーディオ装置に適用して好適なローパスフィル
タ内蔵差動増幅回路に関する。
スク）オーディオ装置に適用して好適なローパスフィル
タ内蔵差動増幅回路に関する。
【０００２】
【従来の技術】近時、多用される１ビットデジタル・ア
ナログコンバータ（以下、１ｂｉｔＤＡＣと記載する）
等のＰＷＭ（パルス幅変調）回路の後段の差動入力回路
には、平均化（積分）アナログ信号を得るための、抵抗
器Ｒ、コンデンサＣからなる積分回路と、演算増幅器を
用いた差動増幅回路と、同様に演算増幅器を用いたノイ
ズ除去用のローパスフィルタ（以下、必要に応じてＬＰ
Ｆと記載する）が設けられるのが一般的である。
ナログコンバータ（以下、１ｂｉｔＤＡＣと記載する）
等のＰＷＭ（パルス幅変調）回路の後段の差動入力回路
には、平均化（積分）アナログ信号を得るための、抵抗
器Ｒ、コンデンサＣからなる積分回路と、演算増幅器を
用いた差動増幅回路と、同様に演算増幅器を用いたノイ
ズ除去用のローパスフィルタ（以下、必要に応じてＬＰ
Ｆと記載する）が設けられるのが一般的である。
【０００３】
【発明が解決しようとする課題】ところで上記従来例の
差動増幅回路をＣＤオーディオ装置に利用する場合、最
低でも差動増幅器およびＬＰＦに用いる二つの演算増幅
器が必要である。この場合、部品数が多くなり、構成が
複雑化して製造コストが嵩み、さらに製造工程における
不良率が上昇するという不都合がある。また信号処理規
模も大きくなり消費電流が増大してしまう。
差動増幅回路をＣＤオーディオ装置に利用する場合、最
低でも差動増幅器およびＬＰＦに用いる二つの演算増幅
器が必要である。この場合、部品数が多くなり、構成が
複雑化して製造コストが嵩み、さらに製造工程における
不良率が上昇するという不都合がある。また信号処理規
模も大きくなり消費電流が増大してしまう。
【０００４】本発明は上述の点に鑑みてなされ、演算増
幅器の数が低減し、その構成が簡素化されるととともに
信号処理規模が縮小されて、消費電流が低減できる優れ
たＬＰＦ内蔵差動増幅回路を提供することを目的とす
る。
幅器の数が低減し、その構成が簡素化されるととともに
信号処理規模が縮小されて、消費電流が低減できる優れ
たＬＰＦ内蔵差動増幅回路を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】一方の入力端子（Ｔi1）
を第１及び第２の抵抗器（Ｒ1 ，Ｒ3 ）の直列回路を介
して演算増幅器（２）の非反転入力端に接続し、上記第
１及び第２の抵抗器（Ｒ1 ，Ｒ3 ）の接続点を第１のコ
ンデンサ（Ｃ1 ）を介して上記演算増幅器（２）の出力
端に接続し、上記演算増幅器（２）の非反転入力端を第
３の抵抗器（Ｒ 5 ）及び第２のコンデンサ（Ｃ3 ）の並
列回路を介して接地すると共に他方の入力端子（Ｔi2）
を上記第１の抵抗器（Ｒ1 ）と抵抗値の等しい第４の抵
抗器（Ｒ 2 ）及び上記第２の抵抗器（Ｒ3 ）と抵抗値の
等しい第５の抵抗器（Ｒ4 ）の直列回路を介して上記演
算増幅器（２）の反転入力端に接続し、上記第４及び第
５の抵抗器（Ｒ2 ，Ｒ4 ）の接続点を上記第１のコンデ
ンサ（Ｃ1 ）と容量値の等しい第３のコンデンサ
（Ｃ2 ）を介して接地し、上記演算増幅器（２）の反転
入力端を上記第３の抵抗器（Ｒ5 ）と抵抗値の等しい第
６の抵抗器（Ｒ6 ）及び上記第２のコンデンサ（Ｃ3 ）
と容量値の等しい第４のコンデンサ（Ｃ4 ）の並列回路
を介して上記演算増幅器（２）の出力端に接続し、増幅
率、遮断周波数及びＱ値を定めて上記各抵抗器及びコン
デンサの大小関係を決定するようにしたことを特徴とす
るローパスフィルタ内蔵差動増幅回路。
を第１及び第２の抵抗器（Ｒ1 ，Ｒ3 ）の直列回路を介
して演算増幅器（２）の非反転入力端に接続し、上記第
１及び第２の抵抗器（Ｒ1 ，Ｒ3 ）の接続点を第１のコ
ンデンサ（Ｃ1 ）を介して上記演算増幅器（２）の出力
端に接続し、上記演算増幅器（２）の非反転入力端を第
３の抵抗器（Ｒ 5 ）及び第２のコンデンサ（Ｃ3 ）の並
列回路を介して接地すると共に他方の入力端子（Ｔi2）
を上記第１の抵抗器（Ｒ1 ）と抵抗値の等しい第４の抵
抗器（Ｒ 2 ）及び上記第２の抵抗器（Ｒ3 ）と抵抗値の
等しい第５の抵抗器（Ｒ4 ）の直列回路を介して上記演
算増幅器（２）の反転入力端に接続し、上記第４及び第
５の抵抗器（Ｒ2 ，Ｒ4 ）の接続点を上記第１のコンデ
ンサ（Ｃ1 ）と容量値の等しい第３のコンデンサ
（Ｃ2 ）を介して接地し、上記演算増幅器（２）の反転
入力端を上記第３の抵抗器（Ｒ5 ）と抵抗値の等しい第
６の抵抗器（Ｒ6 ）及び上記第２のコンデンサ（Ｃ3 ）
と容量値の等しい第４のコンデンサ（Ｃ4 ）の並列回路
を介して上記演算増幅器（２）の出力端に接続し、増幅
率、遮断周波数及びＱ値を定めて上記各抵抗器及びコン
デンサの大小関係を決定するようにしたことを特徴とす
るローパスフィルタ内蔵差動増幅回路。
【０００６】
【作用】本発明のＬＰＦ内蔵差動増幅回路によれば、差
動増幅器に正帰還をかけた抵抗器およびコンデンサから
なるアクティブＬＰＦが設けられているため、従来、こ
のＬＰＦを構成していた演算増幅器が不要になり、その
演算増幅器の数が低減して、構成が簡素化されるととも
に信号処理規模が縮小して消費電流が低減できる。
動増幅器に正帰還をかけた抵抗器およびコンデンサから
なるアクティブＬＰＦが設けられているため、従来、こ
のＬＰＦを構成していた演算増幅器が不要になり、その
演算増幅器の数が低減して、構成が簡素化されるととも
に信号処理規模が縮小して消費電流が低減できる。
【０００７】
【実施例】以下、本発明のＬＰＦ内蔵差動増幅回路の一
実施例について図面を参照して説明する。図１は第１の
実施例の構成を示している。この例は、入力信号（電
圧）ＶA が入力端子Ｔi1に接続された抵抗器Ｒ1の一端
に供給される。この抵抗器Ｒ1 の他端に抵抗器Ｒ3 の一
端が接続されるとともに、抵抗器Ｒ3 の他端が演算増幅
器２の正極入力端（＋非反転入力端）に接続されてい
る。抵抗器Ｒ1 と抵抗器Ｒ3 との接続点にコンデンサＣ
1 の一端が接続され、この他端が演算増幅器２の出力端
に接続されている。さらに、演算増幅器２の正極入力端
（＋）に、並列接続した抵抗器Ｒ5 とコンデンサＣ3 の
夫々の一端が接続され、夫々の他端が接地されている。
実施例について図面を参照して説明する。図１は第１の
実施例の構成を示している。この例は、入力信号（電
圧）ＶA が入力端子Ｔi1に接続された抵抗器Ｒ1の一端
に供給される。この抵抗器Ｒ1 の他端に抵抗器Ｒ3 の一
端が接続されるとともに、抵抗器Ｒ3 の他端が演算増幅
器２の正極入力端（＋非反転入力端）に接続されてい
る。抵抗器Ｒ1 と抵抗器Ｒ3 との接続点にコンデンサＣ
1 の一端が接続され、この他端が演算増幅器２の出力端
に接続されている。さらに、演算増幅器２の正極入力端
（＋）に、並列接続した抵抗器Ｒ5 とコンデンサＣ3 の
夫々の一端が接続され、夫々の他端が接地されている。
【０００８】入力信号（電圧）ＶB が入力端子Ｔi2に接
続された抵抗器Ｒ2 の一端に供給されている。この抵抗
器Ｒ2の他端に抵抗器Ｒ4 の一端が接続されるとともに
抵抗器Ｒ4 の他端が演算増幅器２のマイナス（−反転入
力端）入力端に接続されている。抵抗器Ｒ2 と抵抗器Ｒ
4 との接続点にコンデンサＣ2 の一端が接続され、さら
に他端が接地されている。また、演算増幅器２のマイナ
ス入力端に、並列接続した抵抗器Ｒ6 とコンデンサＣ4
の夫々の一端が接続され、さらに夫々の他端が演算増幅
器２の出力端に接続されている。この出力端から入力端
子ＴO を通じて出力信号（電圧）ＶO が得られる。
続された抵抗器Ｒ2 の一端に供給されている。この抵抗
器Ｒ2の他端に抵抗器Ｒ4 の一端が接続されるとともに
抵抗器Ｒ4 の他端が演算増幅器２のマイナス（−反転入
力端）入力端に接続されている。抵抗器Ｒ2 と抵抗器Ｒ
4 との接続点にコンデンサＣ2 の一端が接続され、さら
に他端が接地されている。また、演算増幅器２のマイナ
ス入力端に、並列接続した抵抗器Ｒ6 とコンデンサＣ4
の夫々の一端が接続され、さらに夫々の他端が演算増幅
器２の出力端に接続されている。この出力端から入力端
子ＴO を通じて出力信号（電圧）ＶO が得られる。
【０００９】次に、第１の実施例における動作について
説明する。ここで、各抵抗器（Ｒ1 乃至Ｒ6 ）コンデン
サ（Ｃ1 乃至Ｃ4 ）の関係を、Ｒ 1 ＝Ｒ2 ＝ＲA 、Ｒ3
＝Ｒ4 ＝ＲB 、Ｒ5 ＝Ｒ6 ＝ＲC 、Ｃ1 ＝Ｃ2 ＝ＣA、
Ｃ 3 ＝Ｃ4 ＝ＣB 、Ｓは複数変数（ラプラス演算子）と
し、この場合の各接点において節点方程式を立て、ラプ
ラス変換を行い伝達関数を求めると、この伝達関数は、
説明する。ここで、各抵抗器（Ｒ1 乃至Ｒ6 ）コンデン
サ（Ｃ1 乃至Ｃ4 ）の関係を、Ｒ 1 ＝Ｒ2 ＝ＲA 、Ｒ3
＝Ｒ4 ＝ＲB 、Ｒ5 ＝Ｒ6 ＝ＲC 、Ｃ1 ＝Ｃ2 ＝ＣA、
Ｃ 3 ＝Ｃ4 ＝ＣB 、Ｓは複数変数（ラプラス演算子）と
し、この場合の各接点において節点方程式を立て、ラプ
ラス変換を行い伝達関数を求めると、この伝達関数は、
【００１０】
【数１】
【００１１】で表される。この（数１）は、次に示す一
般の２次のＬＰＦの式で表わされる。
般の２次のＬＰＦの式で表わされる。
【００１２】
【数２】
【００１３】上記式において
【００１４】
【数３】
【００１５】となり、そのＱ値は、
【００１６】
【数４】
【００１７】となる。
【００１８】このように、抵抗器Ｒ1 と抵抗器Ｒ2 、抵
抗器Ｒ3 と抵抗器Ｒ4 および抵抗器Ｒ5 と抵抗器Ｒ6 を
夫々等しい抵抗値にし、さらにコンデンサＣ1 とコンデ
ンサＣ2 、コンデンサＣ3 とコンデンサＣ4 を夫々等し
い容量とする正帰還アクティブＬＰＦが演算増幅器２に
設けられて、この回路の増幅率、遮断周波数およびＱ値
を定めて、各素子の大小値関係を決定している。
抗器Ｒ3 と抵抗器Ｒ4 および抵抗器Ｒ5 と抵抗器Ｒ6 を
夫々等しい抵抗値にし、さらにコンデンサＣ1 とコンデ
ンサＣ2 、コンデンサＣ3 とコンデンサＣ4 を夫々等し
い容量とする正帰還アクティブＬＰＦが演算増幅器２に
設けられて、この回路の増幅率、遮断周波数およびＱ値
を定めて、各素子の大小値関係を決定している。
【００１９】この場合、従来ＬＰＦを構成していた演算
増幅器の数が低減し、その構成が簡素化されるとととも
に信号処理規模が縮小されて消費電流が減少することに
なる。
増幅器の数が低減し、その構成が簡素化されるとととも
に信号処理規模が縮小されて消費電流が減少することに
なる。
【００２０】図２は、第２の実施例の構成を示してい
る。この例は、例えば、ＣＤオーディオ装置に適用する
場合の実施例であり、１ｂｉｔＤＡＣから、入力端子Ｔ
i1，Ｔi2に夫々ＰＷＭプラス・マイナス信号が供給され
ている。１ｂｉｔＤＡＣは時間軸方向に高精度な分解能
を有するＰＷＭ（パルス幅変調）方式を採用しており、
アナログ信号に変換する積分回路が必要である。またオ
ーバーサンプリング技術とノイズシェーピング技術を用
いて１６ｂｉｔのデータを数ｂｉｔにｂｉｔ圧縮しなが
ら量子化ノイズを可聴周波数から高周波数に形成してい
るため、ノイズ除去用のＬＰＦが必要となる。
る。この例は、例えば、ＣＤオーディオ装置に適用する
場合の実施例であり、１ｂｉｔＤＡＣから、入力端子Ｔ
i1，Ｔi2に夫々ＰＷＭプラス・マイナス信号が供給され
ている。１ｂｉｔＤＡＣは時間軸方向に高精度な分解能
を有するＰＷＭ（パルス幅変調）方式を採用しており、
アナログ信号に変換する積分回路が必要である。またオ
ーバーサンプリング技術とノイズシェーピング技術を用
いて１６ｂｉｔのデータを数ｂｉｔにｂｉｔ圧縮しなが
ら量子化ノイズを可聴周波数から高周波数に形成してい
るため、ノイズ除去用のＬＰＦが必要となる。
【００２１】このため、図２に示すように、第１の実施
例の構成（図１）の前段に、ＰＷＭプラス・マイナス信
号が入力端子Ｔi1、Ｔi2を通じて、夫々の一端に供給さ
れる抵抗器Ｒ8 、抵抗器Ｒ9 を設けるとともに、これら
の他端間にコンデンサＣ5 （ＣX ）を接続した構成の積
分回路４を付加している。この場合、Ｒ8 ＝Ｒ9 ＝Ｒ X
とし、全体として３次のＬＰＦで構成されており、演算
増幅器２から出力端子ＴO を通じてオーディオ出力信号
ＶAOが出力される。
例の構成（図１）の前段に、ＰＷＭプラス・マイナス信
号が入力端子Ｔi1、Ｔi2を通じて、夫々の一端に供給さ
れる抵抗器Ｒ8 、抵抗器Ｒ9 を設けるとともに、これら
の他端間にコンデンサＣ5 （ＣX ）を接続した構成の積
分回路４を付加している。この場合、Ｒ8 ＝Ｒ9 ＝Ｒ X
とし、全体として３次のＬＰＦで構成されており、演算
増幅器２から出力端子ＴO を通じてオーディオ出力信号
ＶAOが出力される。
【００２２】次に、第２の実施例における動作について
説明する。この回路の伝達関数は、
説明する。この回路の伝達関数は、
【００２３】
【数５】
【００２４】で表される。遮断周波数は、可聴周波数よ
り高く設定するため可聴帯域内での伝達関数は、
り高く設定するため可聴帯域内での伝達関数は、
【００２５】
【数６】
【００２６】で表され、利得はＲX ，ＲA ，ＲB の和と
ＲC の比で任意に設定することができる。
ＲC の比で任意に設定することができる。
【００２７】このように、例えば、携帯用ＣＤオーディ
オ装置における１ｂｉｔＤＡＣからのＰＷＭプラス・マ
イナス信号を処理する際に、積分およびノイズ除去が夫
々できることになる。この場合、回路を構成する素子数
が低減されるため信号劣化が生じ難くなり、音質が向上
するとともに消費電流ならびに部品点数が減少して小型
化および長時間使用が可能となり、携帯の利便性が向上
するものとなる。
オ装置における１ｂｉｔＤＡＣからのＰＷＭプラス・マ
イナス信号を処理する際に、積分およびノイズ除去が夫
々できることになる。この場合、回路を構成する素子数
が低減されるため信号劣化が生じ難くなり、音質が向上
するとともに消費電流ならびに部品点数が減少して小型
化および長時間使用が可能となり、携帯の利便性が向上
するものとなる。
【００２８】
【発明の効果】上記説明から理解されるように、本発明
のＬＰＦ内蔵差動増幅回路によれば、差動増幅器に正帰
還をかけた抵抗器及びコンデンサからなるアクティブＬ
ＰＦが設けられているため、演算増幅器の数が低減し、
その構成が簡素化できるととともに信号処理規模が縮小
されて、消費電流が低減できるという効果を有する。
のＬＰＦ内蔵差動増幅回路によれば、差動増幅器に正帰
還をかけた抵抗器及びコンデンサからなるアクティブＬ
ＰＦが設けられているため、演算増幅器の数が低減し、
その構成が簡素化できるととともに信号処理規模が縮小
されて、消費電流が低減できるという効果を有する。
【００２９】加えて、当該ＬＰＦ内蔵差動増幅回路を携
帯用ＣＤオーディオ装置等に適用する場合、回路を構成
する素子数が低減されるため信号波形の劣化が生じ難く
なり、音質が向上するとともに消費電流ならびに部品点
数が減少して小型化および長時間使用が可能となり、携
帯の利便性が向上するという効果を有する。
帯用ＣＤオーディオ装置等に適用する場合、回路を構成
する素子数が低減されるため信号波形の劣化が生じ難く
なり、音質が向上するとともに消費電流ならびに部品点
数が減少して小型化および長時間使用が可能となり、携
帯の利便性が向上するという効果を有する。
【図１】本発明のＬＰＦ内蔵差動増幅回路の第１の実施
例の構成を示す回路図である。
例の構成を示す回路図である。
【図２】本発明のＬＰＦ内蔵差動増幅回路の第２の実施
例の構成を示す回路図である。
例の構成を示す回路図である。
２ 演算増幅器 Ｃ1 、Ｃ2 、Ｃ3 、Ｃ4 、Ｃ5 コンデンサ Ｒ1 、Ｒ2 、Ｒ3 、Ｒ4 、Ｒ5、Ｒ6 、Ｒ8 、Ｒ9 抵
抗器 ＶA 、ＶB 入力信号（電圧） ＶO 出力信号（電圧）
抗器 ＶA 、ＶB 入力信号（電圧） ＶO 出力信号（電圧）
Claims (1)
- 【特許請求の範囲】 【請求項１】 一方の入力端子を第１及び第２の抵抗器
の直列回路を介して演算増幅器の非反転入力端に接続
し、上記第１及び第２の抵抗器の接続点を第１のコンデ
ンサを介して上記演算増幅器の出力端に接続し、上記演
算増幅器の非反転入力端を第３の抵抗器及び第２のコン
デンサの並列回路を介して接地すると共に他方の入力端
子を上記第１の抵抗器と抵抗値の等しい第４の抵抗器及
び上記第２の抵抗器と抵抗値の等しい第５の抵抗器の直
列回路を介して上記演算増幅器の反転入力端に接続し、
上記第４及び第５の抵抗器の接続点を上記第１のコンデ
ンサと容量値の等しい第３のコンデンサを介して接地
し、上記演算増幅器の反転入力端を上記第３の抵抗器と
抵抗値の等しい第６の抵抗器及び上記第２のコンデンサ
と容量値の等しい第４のコンデンサの並列回路を介して
上記演算増幅器の出力端に接続し、増幅率、遮断周波数
及びＱ値を定めて上記各抵抗器及びコンデンサの大小関
係を決定するようにしたことを特徴とするローパスフィ
ルタ内蔵差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171303A JP3060611B2 (ja) | 1991-07-11 | 1991-07-11 | ローパスフィルタ内蔵差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171303A JP3060611B2 (ja) | 1991-07-11 | 1991-07-11 | ローパスフィルタ内蔵差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522077A true JPH0522077A (ja) | 1993-01-29 |
| JP3060611B2 JP3060611B2 (ja) | 2000-07-10 |
Family
ID=15920784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3171303A Expired - Fee Related JP3060611B2 (ja) | 1991-07-11 | 1991-07-11 | ローパスフィルタ内蔵差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3060611B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7482871B2 (en) | 2006-01-09 | 2009-01-27 | Samsung Electronics Co., Ltd. | CMOS amplifier of filter for ultra wideband application and method of the same |
| JP2011130318A (ja) * | 2009-12-21 | 2011-06-30 | Onkyo Corp | フィルタ回路 |
| JP2015111153A (ja) * | 2015-03-03 | 2015-06-18 | プライムアースＥｖエナジー株式会社 | 電圧検出回路 |
-
1991
- 1991-07-11 JP JP3171303A patent/JP3060611B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7482871B2 (en) | 2006-01-09 | 2009-01-27 | Samsung Electronics Co., Ltd. | CMOS amplifier of filter for ultra wideband application and method of the same |
| JP2011130318A (ja) * | 2009-12-21 | 2011-06-30 | Onkyo Corp | フィルタ回路 |
| US8018273B2 (en) | 2009-12-21 | 2011-09-13 | Onkyo Corporation | Filter circuit |
| JP2015111153A (ja) * | 2015-03-03 | 2015-06-18 | プライムアースＥｖエナジー株式会社 | 電圧検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3060611B2 (ja) | 2000-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184782B2 (ja) | 高調波歪を低減させたスイッチドキャパシタディジタル−アナログ変換器 | |
| US5317217A (en) | Universal active filter | |
| JP3128647B2 (ja) | 二重サンプリングアナログ低域通過フィルタ | |
| US7460046B2 (en) | Sigma-delta modulators | |
| US20050200405A1 (en) | Audio signal amplification method and apparatus | |
| JPH02214323A (ja) | 適応型ハイパスフィルタ | |
| JP3060611B2 (ja) | ローパスフィルタ内蔵差動増幅回路 | |
| US6389445B1 (en) | Methods and systems for designing and making signal-processor circuits with internal companding, and the resulting circuits | |
| JPS625490B2 (ja) | ||
| JP4268932B2 (ja) | 演算増幅積分器 | |
| JPH0424882B2 (ja) | ||
| JP2712923B2 (ja) | Ｓａｔ移相回路 | |
| JP3842049B2 (ja) | スイッチング増幅回路 | |
| US5760728A (en) | Input stage for an analog-to-digital converter and method of operation thereof | |
| US20030132869A1 (en) | Low-pass filter | |
| JP3370045B2 (ja) | 時定数切換回路および波形成形回路 | |
| JPH0761192B2 (ja) | 車載用音響再生装置 | |
| JP3344546B2 (ja) | デルタシグマ変調回路 | |
| JP3402991B2 (ja) | Ｄ／ａ変換器及び半導体集積回路 | |
| JP2666860B2 (ja) | 負性インピーダンス回路 | |
| JP3372753B2 (ja) | オーバーサンプリング型ａ／ｄ変換器 | |
| JPS6117369B2 (ja) | ||
| JPS623937Y2 (ja) | ||
| JP3099679B2 (ja) | 低域ろ波回路 | |
| JPH0563505A (ja) | フイルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |