JPH0522156A - 可変長／固定長符号化回路 - Google Patents
可変長／固定長符号化回路Info
- Publication number
- JPH0522156A JPH0522156A JP17557991A JP17557991A JPH0522156A JP H0522156 A JPH0522156 A JP H0522156A JP 17557991 A JP17557991 A JP 17557991A JP 17557991 A JP17557991 A JP 17557991A JP H0522156 A JPH0522156 A JP H0522156A
- Authority
- JP
- Japan
- Prior art keywords
- length
- code
- fixed
- variable
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 どの様な長さの固定長符号も可変長符号間に
ダミースペースを加える事なくつなぎ合わせる事ができ
るようにする。 【構成】 符号化入力は可変長符号化のための符号化テ
ーブル（ＲＯＭ）１及び第１のＭＵＸ２に供給される。
符号化テーブル１では符号化入力を可変長符号コードに
変換して出力すると共にその符号長も出力する。この符
号化テーブル１からの符号長出力は、符号化入力を固定
長符号化する時に入力される固定長符号入力と共に第２
のＭＵＸ３に供給される。そしてこの第１のＭＵＸ２及
び第２のＭＵＸ３出力を可変長／固定長制御信号にて制
御する事によりそれぞれの場合の符号化コード及その符
号長を出力する。この第１のＭＵＸ２及び第２のＭＵＸ
３からの符号化コード及びその符号長をシフタ４及シフ
タ制御回路（加算器５、レジスタ６）に入力し、ある符
号の後に次の符号が順次連続する様に処理する。
ダミースペースを加える事なくつなぎ合わせる事ができ
るようにする。 【構成】 符号化入力は可変長符号化のための符号化テ
ーブル（ＲＯＭ）１及び第１のＭＵＸ２に供給される。
符号化テーブル１では符号化入力を可変長符号コードに
変換して出力すると共にその符号長も出力する。この符
号化テーブル１からの符号長出力は、符号化入力を固定
長符号化する時に入力される固定長符号入力と共に第２
のＭＵＸ３に供給される。そしてこの第１のＭＵＸ２及
び第２のＭＵＸ３出力を可変長／固定長制御信号にて制
御する事によりそれぞれの場合の符号化コード及その符
号長を出力する。この第１のＭＵＸ２及び第２のＭＵＸ
３からの符号化コード及びその符号長をシフタ４及シフ
タ制御回路（加算器５、レジスタ６）に入力し、ある符
号の後に次の符号が順次連続する様に処理する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば画像信号の高能
率符号化装置に用いられる可変長／固定長符号化回路に
関するものである。
率符号化装置に用いられる可変長／固定長符号化回路に
関するものである。
【０００２】
【従来の技術】画像信号の高能率符号化装置においては
符号化処理後の発生情報をその発生情報量に対応したビ
ット長で伝送すべく可変長符号化処理が行われている。
これは情報の統計的な偏りを利用した符号化であり、例
えば発生頻度の高い情報には短いビット長の符号を、逆
の場合には長いビット長の符号を割当るいわゆるハフマ
ン符号化や、同一情報が連続して発生する事が多い事を
利用したランレングス符号化などが用いられる。
符号化処理後の発生情報をその発生情報量に対応したビ
ット長で伝送すべく可変長符号化処理が行われている。
これは情報の統計的な偏りを利用した符号化であり、例
えば発生頻度の高い情報には短いビット長の符号を、逆
の場合には長いビット長の符号を割当るいわゆるハフマ
ン符号化や、同一情報が連続して発生する事が多い事を
利用したランレングス符号化などが用いられる。
【０００３】この符号化情報を伝送したり記録するには
同期を取ったり更には各種の副情報（符号化モード、バ
ッファ蓄積量等）が付加されるがこれらの副情報は統計
的偏りが少ないので一般的には固定長符号化が行われ
る。またこの固定符号長も各種の副情報によって情報量
が異なる為に一般的には長さが異なる。
同期を取ったり更には各種の副情報（符号化モード、バ
ッファ蓄積量等）が付加されるがこれらの副情報は統計
的偏りが少ないので一般的には固定長符号化が行われ
る。またこの固定符号長も各種の副情報によって情報量
が異なる為に一般的には長さが異なる。
【０００４】可変長符号化回路としては例えば図３、図
４に示すような回路が用いられる。上述の各種固定長の
副情報や同期語を可変長データの間に付加するにはこれ
を図５の様に構成することが提案されているが、しかし
ながら図中に示した様に固定長符号と可変長符号のつな
ぎにダミースペースが入ってしまい効率の良い符号系列
を得る事が出来なかった。
４に示すような回路が用いられる。上述の各種固定長の
副情報や同期語を可変長データの間に付加するにはこれ
を図５の様に構成することが提案されているが、しかし
ながら図中に示した様に固定長符号と可変長符号のつな
ぎにダミースペースが入ってしまい効率の良い符号系列
を得る事が出来なかった。
【０００５】すなわち図５の回路において、符号化入力
に対して個々に固定長符号化か可変長符号化かのフラグ
をつけ、フラグ状態に従って可変長符号化回路の出力か
符号化入力かを選択してバッファメモリに書き込む。と
ころがこの回路において、符号長が１６ビット幅でない
副情報を固定長符号化する時、図６のＡに示すように固
定長符号と可変長符号の間にダミーデータが入ってしま
う。また可変長符号に引き続いて副情報を固定長符号化
する時、同図のＢに示すように可変長符号と固定長符号
の間にダミーデータが入ってしまう。
に対して個々に固定長符号化か可変長符号化かのフラグ
をつけ、フラグ状態に従って可変長符号化回路の出力か
符号化入力かを選択してバッファメモリに書き込む。と
ころがこの回路において、符号長が１６ビット幅でない
副情報を固定長符号化する時、図６のＡに示すように固
定長符号と可変長符号の間にダミーデータが入ってしま
う。また可変長符号に引き続いて副情報を固定長符号化
する時、同図のＢに示すように可変長符号と固定長符号
の間にダミーデータが入ってしまう。
【０００６】一方、図３、図４の回路では、符号化テー
ブルを一種類しか持っていないがこのテーブルを複数持
つ事も考えられ、この符号化テーブルの中に固定長のテ
ーブル即ちＲＯＭへの符号化入力をそのままの形で出力
するテーブルを持たせればテーブルを選択する事により
可変長符号化も固定長符号化も混在したまま行う事がで
きる。図７にはこの様な考えに基づく可変長／固定長符
号化回路を示した。しかしながら固定長符号化すべき副
情報が全て同一の符号長で表せる時は図７の方法は非常
に簡単であり優れているが一般に固定長符号化すべき副
情報は同一の符号長とは限らない。例えばある符号化ブ
ロックがフィールド内符号化されたのかフレーム間符号
化されたのかを示す副情報は１ビットですむが、バッフ
ァメモリの蓄積量などの副情報は１０ビット以上送らね
ばならない事もある。この様に固定長符号化すべき副情
報が同一の符号長でない場合は固定長符号から次の符号
に移る時にダミースペースが入ってしまい効率的な符号
系列を得る事ができなかった。
ブルを一種類しか持っていないがこのテーブルを複数持
つ事も考えられ、この符号化テーブルの中に固定長のテ
ーブル即ちＲＯＭへの符号化入力をそのままの形で出力
するテーブルを持たせればテーブルを選択する事により
可変長符号化も固定長符号化も混在したまま行う事がで
きる。図７にはこの様な考えに基づく可変長／固定長符
号化回路を示した。しかしながら固定長符号化すべき副
情報が全て同一の符号長で表せる時は図７の方法は非常
に簡単であり優れているが一般に固定長符号化すべき副
情報は同一の符号長とは限らない。例えばある符号化ブ
ロックがフィールド内符号化されたのかフレーム間符号
化されたのかを示す副情報は１ビットですむが、バッフ
ァメモリの蓄積量などの副情報は１０ビット以上送らね
ばならない事もある。この様に固定長符号化すべき副情
報が同一の符号長でない場合は固定長符号から次の符号
に移る時にダミースペースが入ってしまい効率的な符号
系列を得る事ができなかった。
【０００７】
【発明が解決しようとする課題】解決しようとする問題
点は、従来の回路では可変長／固定長符号化を行うにあ
たり、種々の符号条件が満たされねばならず、柔軟な符
号化を行う事が出来なかったというものである。
点は、従来の回路では可変長／固定長符号化を行うにあ
たり、種々の符号条件が満たされねばならず、柔軟な符
号化を行う事が出来なかったというものである。
【０００８】
【課題を解決するための手段】本発明は、符号化入力デ
ータの他に可変長及び固定長の識別信号と、固定長符号
化時の固定符号長データを入力し、可変長符号化時は可
変長符号とその可変符号長を又固定長符号化時には固定
長符号とその固定符号長を発生する手段（符号化テーブ
ル（ＲＯＭ）１、第１のＭＵＸ２及び第２のＭＵＸ３）
を設け、この可変長符号及固定長符号の符号データをそ
の符号長を用いて時間的に順次連続する（シフタ４、加
算器５、レジスタ６）様にした可変長／固定長符号化回
路である。
ータの他に可変長及び固定長の識別信号と、固定長符号
化時の固定符号長データを入力し、可変長符号化時は可
変長符号とその可変符号長を又固定長符号化時には固定
長符号とその固定符号長を発生する手段（符号化テーブ
ル（ＲＯＭ）１、第１のＭＵＸ２及び第２のＭＵＸ３）
を設け、この可変長符号及固定長符号の符号データをそ
の符号長を用いて時間的に順次連続する（シフタ４、加
算器５、レジスタ６）様にした可変長／固定長符号化回
路である。
【０００９】
【作用】これによれば、どの様な長さの固定長符号も可
変長符号間にダミースペースを加える事なくつなぎ合わ
せる事ができ、効率の良い符号系列を得る事ができる。
変長符号間にダミースペースを加える事なくつなぎ合わ
せる事ができ、効率の良い符号系列を得る事ができる。
【００１０】
【実施例】図１に本案の構成例を示した。符号化入力は
可変長符号化のための符号化テーブル（ＲＯＭ）１及び
第１のＭＵＸ２に供給される。符号化テーブル１では符
号化入力を可変長符号コードに変換して出力すると共に
その符号長も出力する。この符号化テーブル１からの符
号長出力は、符号化入力を固定長符号化する時に入力さ
れる固定長符号入力と共に第２のＭＵＸ３に供給され
る。そしてこの第１のＭＵＸ２及び第２のＭＵＸ３出力
を可変長／固定長制御信号にて制御する事によりそれぞ
れの場合の符号化コード及その符号長を出力する。この
第１のＭＵＸ２及び第２のＭＵＸ３からの符号化コード
及びその符号長をシフタ４及シフタ制御回路（加算器
５、レジスタ６）に入力し、ある符号の後に次の符号が
順次連続する様に処理する。
可変長符号化のための符号化テーブル（ＲＯＭ）１及び
第１のＭＵＸ２に供給される。符号化テーブル１では符
号化入力を可変長符号コードに変換して出力すると共に
その符号長も出力する。この符号化テーブル１からの符
号長出力は、符号化入力を固定長符号化する時に入力さ
れる固定長符号入力と共に第２のＭＵＸ３に供給され
る。そしてこの第１のＭＵＸ２及び第２のＭＵＸ３出力
を可変長／固定長制御信号にて制御する事によりそれぞ
れの場合の符号化コード及その符号長を出力する。この
第１のＭＵＸ２及び第２のＭＵＸ３からの符号化コード
及びその符号長をシフタ４及シフタ制御回路（加算器
５、レジスタ６）に入力し、ある符号の後に次の符号が
順次連続する様に処理する。
【００１１】なお７はオア回路、８、９はレジスタ、１
０は第３のＭＵＸ、１１はバッファメモリである。さら
に図２には上述の構成例の各部の動作の様子を図示し
た。
０は第３のＭＵＸ、１１はバッファメモリである。さら
に図２には上述の構成例の各部の動作の様子を図示し
た。
【００１２】こうして上述の装置によれば、どの様な長
さの固定長符号も可変長符号間にダミースペースを加え
る事なくつなぎ合わせる事ができ、効率の良い符号系列
を得る事ができるものである。
さの固定長符号も可変長符号間にダミースペースを加え
る事なくつなぎ合わせる事ができ、効率の良い符号系列
を得る事ができるものである。
【００１３】すなわち本案では、第１のＭＵＸ２及び第
２のＭＵＸ３で符号コード及びその符号長を可変長符
号、固定長符号の区別なく発生でき、又固定長符号化す
るときもその符号長を任意に外部から設定できるので柔
軟性を持った可変長／固定長符号化が行える。
２のＭＵＸ３で符号コード及びその符号長を可変長符
号、固定長符号の区別なく発生でき、又固定長符号化す
るときもその符号長を任意に外部から設定できるので柔
軟性を持った可変長／固定長符号化が行える。
【００１４】
【発明の効果】この発明によれば、どの様な長さの固定
長符号も可変長符号間にダミースペースを加える事なく
つなぎ合わせる事ができ、効率の良い符号系列を得る事
ができるようになった。
長符号も可変長符号間にダミースペースを加える事なく
つなぎ合わせる事ができ、効率の良い符号系列を得る事
ができるようになった。
【図１】本発明による可変長／固定長符号化回路の一例
の構成図である。
の構成図である。
【図２】その説明のための図である。
【図３】従来の可変長／固定長符号化回路の構成図であ
る。
る。
【図４】その説明のための図である。
【図５】従来の可変長／固定長符号化回路の構成図であ
る。
る。
【図６】その説明のための図である。
【図７】従来の可変長／固定長符号化回路の構成図であ
る。
る。
１ 符号化テーブル（ＲＯＭ） ２ 第１のＭＵＸ ３ 第２のＭＵＸ ４ シフタ ５ 加算器 ６ レジスタ ７ オア回路 ８、９ レジスタ １０ 第３のＭＵＸ １１ バッファメモリ
Claims (1)
- 【特許請求の範囲】 【請求項１】 符号化入力データの他に可変長及び固定
長の識別信号と、固定長符号化時の固定符号長データを
入力し、可変長符号化時は可変長符号とその可変符号長
を又固定長符号化時には固定長符号とその固定符号長を
発生する手段を設け、この可変長符号及固定長符号の符
号データをその符号長を用いて時間的に順次連続する様
にした可変長／固定長符号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17557991A JP3134362B2 (ja) | 1991-07-16 | 1991-07-16 | 可変長／固定長符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17557991A JP3134362B2 (ja) | 1991-07-16 | 1991-07-16 | 可変長／固定長符号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522156A true JPH0522156A (ja) | 1993-01-29 |
| JP3134362B2 JP3134362B2 (ja) | 2001-02-13 |
Family
ID=15998554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17557991A Expired - Fee Related JP3134362B2 (ja) | 1991-07-16 | 1991-07-16 | 可変長／固定長符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3134362B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502456A (en) * | 1993-04-21 | 1996-03-26 | Yazaki Corporation | Display apparatus for vehicles |
| US7098928B2 (en) | 2003-12-23 | 2006-08-29 | Kabushiki Kaisha Toshiba | Code processing circuit |
-
1991
- 1991-07-16 JP JP17557991A patent/JP3134362B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502456A (en) * | 1993-04-21 | 1996-03-26 | Yazaki Corporation | Display apparatus for vehicles |
| US7098928B2 (en) | 2003-12-23 | 2006-08-29 | Kabushiki Kaisha Toshiba | Code processing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3134362B2 (ja) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0589682B1 (en) | Variable length code decoder | |
| JPS58177073A (ja) | デジタルイメージ情報符号化／復号化方法及び装置 | |
| US5706001A (en) | Run-length decoding apparatus for use in a video signal decoding system | |
| US5696506A (en) | Apparatus for variable-length decoding image signals using a run equivalent signal | |
| GB1594521A (en) | Facsimile encoding communication system | |
| US3804975A (en) | Video signal data signal compression system | |
| US5781135A (en) | High speed variable length code decoder | |
| US4866440A (en) | Method for compressing and restoring data series and apparatus for realizing same | |
| JP2853784B2 (ja) | 符号・復号化装置 | |
| EP0802681B1 (en) | Variable length code decoder | |
| US7676527B2 (en) | Processor | |
| JPH0522156A (ja) | 可変長／固定長符号化回路 | |
| US6020835A (en) | Code decoding apparatus | |
| JPH10271016A (ja) | 符号／復号化器 | |
| JPH05227440A (ja) | データ符号化装置及び方法 | |
| EP0703675B1 (en) | Variable length decoding method and apparatus | |
| JP3386638B2 (ja) | 可変長符号の復号方法および装置 | |
| JP2728003B2 (ja) | ゼロラン展開回路およびゼロラン展開方法 | |
| JP2950005B2 (ja) | 情報記録装置および情報再生装置 | |
| JP3108243B2 (ja) | 符号化及び復号化装置 | |
| KR890004316B1 (ko) | 복합 코드 부호화 방법 | |
| JPH0360225B2 (ja) | ||
| JPS6143874A (ja) | 画像信号の符号化方式 | |
| JPH0373619A (ja) | ラン長符号符号化回路 | |
| JPH1198026A (ja) | 可変長符号接続装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |