JPH0522186B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、レーダ装置において物標エコーの
運動航跡をラスタスキヤン方式でブラウン管表示
装置に表示する物標の運動航跡表示装置に関する
ものである。

［従来の技術］ 第２図は従来の装置を示すブロツク図であつ
て、図において１はレーダ受信機、２はサンプリ
ング回路、３はアナログデイジタル変換器
（ADCと略記する）、４はバツフアレジスタ、５
はアドレス変換回路、６はセレクタ、７は航跡メ
モリ、８はバツフアレジスタ、９は減算回路、１
８は座標変換トリガ、１９はメモリ書き込み信号
（と略記する）、２０は距離情報、２１は方
位角情報である。

第２図においてセレクタ６、バツフアレジスタ
８、減算回路９が除去され、航跡メモリ７をフレ
ームメモリとすることにより、従来よくしられて
いるレーダエコーのラスタスキヤン装置となる。
但し第２図においては、レーダのアンテナ装置、
送信装置、同期装置、及びフレームメモリの読み
出し装置と表示装置とは、従来からよく知られて
いるので省略してある。

レーダ受信機１から出力されるエコーは、サン
プリング回路２で微小な時間単位（微小な距離単
位に対応する）ごとにサンプリングされ、各サン
プル値がADC３によりデイジタル値に変換され、
このデイジタル値が１スイープ分バツフアレジス
タ４に書き込まれる。この書き込まれた１スイー
プ分のデータは航跡メモリ７へ転送される。航跡
メモリ７への書き込みは座標変換トリガ１８に同
期して発生されるＸアドレス、Ｙアドレスによつ
て指定されるアドレス位置に書き込まれる。座標
変換トリガ１８は方位角情報２１から生成され、
これに同期している。従つて、座標変換トリガ１
８は１スイープの出発点をトリガする送信トリガ
とは一般的には非同期となる。アドレス変換回路
５は座標変換トリガ１８の入力により動作を開始
し、バツフアレジスタ４の内容を航跡メモリ７に
書き込むべきアドレスを順次発生し、航跡メモリ
７の（write enable）端子に順次信号が与え
られて航跡メモリ７に書き込みが行われる。そし
て書き込まれた航跡メモリ７はラスタスキヤン方
式で読み出され、ブラウン管表示装置に表示され
る。

航跡メモリ７では、過去のエコー（即ち、物標
の運動航跡）を時間の経過に従つて輝度を下げて
表示するため、バツフアレジスタ８、減算回路
９、セレクタ６を備えている。そしてバツフアレ
ジスタ８に書き込むべきアドレスに前から存在す
るデータが読み出され、読み出されたデータは減
算回路９で減算される。この減算はエコーの表示
輝度を時間の経過に従つて減少させて終には消去
させることによつて航跡を表示するためである。

減算回路９の出力とこれに相当するアドレス位
置のバツフアレジスタ４の出力とが、セレクタ６
で比較されて数値の大きい方が航跡メモリ７へ書
き込まれる。例えば、そのアドレス位置には新し
い物標からのエコーが存在しないときはバツフア
レジスタ４の内容は０であるから減算回路９の出
力が航跡メモリ７へ書き込まれて、エコーの航跡
であることを表示し、またバツフアレジスタ４の
内容の方が減算回路９の出力より大きいときはバ
ツフアレジスタ４の内容が航跡メモリ７に書き込
まれて新しいエコーであることを示す。

［発明が解決しようとする課題］ 上記のような従来の装置では以上のように、航
跡メモリ７のデータを多ビツトのデータで構成
し、減算回路９で減算することとしているので、
そのために航跡メモリ７として容量の大きなメモ
リが必要となり、また航跡メモリ７への書き込み
に際しては、バツフアレジスタ８への読み出し、
セレクタ６における比較選択、セレクタ６からの
書き込みのサイクルを必要とし、そのため動作時
間が遅くなり、また極座標のデータを直交座標に
書き込むことによつて生ずる極座標原点近傍のデ
ータが不当に消去されるという問題点があつた。

この発明は、従来のものにおける上述の課題を
解決するためになされたもので、航跡メモリの容
量を減少し、航跡メモリへの書き込みに必要な時
間を短縮し、極座標の原点近傍のデータが不当に
消去されることのない物標の運動航跡表示装置を
得ることを目的としている。

［課題を解決するための手段］ この発明にかかる物標の運動航跡表示装置で
は、座標変換トリガに同期して周波数がスイープ
される矩形波パルスを発生し、その矩形波パルス
（仮に消去パルスということにする）と、データ
と、とを３入力とするゲート回路を構成
し、このゲート回路の出力を航跡メモリの端
子に接続した。このゲート回路の動作により論理
「Ｌ」のデータはによる航跡メモリへの書
き込みは禁止され、消去パルスによつてその時の
アドレス位置へ書き込まれるようになる。

［作用］ この発明においては、極座標の原点近傍より遠
ざかるに従つて消去パルス発生の頻度が大きくな
るので、中心付近のエコーが周辺のエコーより早
く消去されることがなくなる。

［実施例］ 以下、この発明の実施例を図面を用いて説明す
る。第１図はこの発明の一実施例を示すブロツク
図で、図において１０は書き込むべきデータ、１
１はこの発明による航跡メモリ、１２はモノマル
チバイブレータ、１３はVCO（voltage
controlled oscillator）、１４はVCO制御回路、
１５はインバータ、１６，１７はそれぞれゲート
である。また、この明細書でインバータ１５、ゲ
ート１６，１７を総称してゲート回路という。

第２図においてセレクタ６、バツフアレジスタ
８、減算回路９を省略し、航跡メモリ７を１アド
レス１ビツトの航跡メモリ１１に変更すると、第
１図の回路の周辺回路となる。従つてデータ１０
はバツフアレジスタ４の出力データを意味する。
但し本発明においては、デイジタル信号はすべて
１データ１ビツトの２値符号であるので、ADC
３は２値化回路であり、バツフアレジスタ４は１
データ１ビツトを記憶し、データ１０は論理
「Ｈ」か論理「Ｌ」かの１ビツトである。

この発明ではデータ１０は１ビツトのデータ
で、エコーの存在するときは「Ｈ」、存在しない
ときは「Ｌ」で表す。データ１０が「Ｈ」のとき
ｂ点は「Ｌ」であり、ｅ点の論理は信号１
９の論理によつて定まり、論理「Ｈ」のデータ１
０は従来同様に書き込まれる。

データ１０が「Ｌ」のときはｄ点の論理はｃ点
の論理によつて決定される。即ち航跡メモリ１１
のデータが論理「Ｈ」であればｃ点の論理が、
「Ｈ」のとき保存され、「Ｌ」のとき消去される。
従つて過去のエコーのデータが消去される確率は
ｃ点の論理「Ｌ」の発生確率によりランダムに決
定され、このようにしてエコーの航跡をドツト密
度で表現する。以下、数値例を用いて説明を補足
する。レーダアンテナから距離ｄにある目標がレ
ーダ電波の指向特性のためアンテナ１回転の間に
10スイープ分論理「Ｈ」のエコーを反射し、これ
が航跡メモリ１１に書き込まれたとする。アンテ
ナが次にその目標の方向に回転してきたときは、
その目標の距離がｄから変化していて、距離ｄの
点ではデータ１０の論理は「Ｌ」になつている。
しかし、ａ点の論理が「Ｌ」のときは１９
の入力が阻止されるので、アンテナ１回転前の10
スイープ分の論理「Ｈ」のデータが一挙に消去さ
れることはない。このときのアンテナ方位で、距
離ｄの点でたまたま消去パルスが発生したときだ
け航跡メモリ１１内の論理「Ｈ」のデータが論理
「Ｌ」に書き換えられる。座標変換トリガ１８は
VCO１３の周波数変調の起点を定めるもので、
VCO１３の発生信号の位相には関係がなく、消
去パルスはとは無関係にランダムに発生す
る。ただ消去パルスの幅は１９の幅とほぼ
同一にしておく。この消去パルスの発生確率は
VCO１３の出力周波数ｆの周期１／ｆに対する
消去パルスの幅によつて定まる。仮にこの比がｄ
点において1/10であるとすれば、最初10スイープ
分書き込まれた論理「Ｈ」のデータは、アンテナ
１回転ごとに1/10ずつ消去されエコーのドツト密
度が漸次減少する。このときその目標のエコーは
新しい位置に書き込まれている。このような消去
によつては正確に言えば白黒の縞模様表示となる
が、ドツトの面積が小さいためエコーの濃度変化
のように観察される。また、VCO１３の出力信
号の周期１／ｆは平均的には航跡メモリ１７への
アドレスが変更される周期にほぼ一致させておけ
ばよいが、これは必要条件ではない。また、航跡
メモリ１１の従来のデータが論理「Ｌ」である所
へ論理「Ｌ」のデータが書き込まれる場合も多い
が、この場合は航跡メモリ１１の内容は何等変化
しない。

一方、座標変換トリガ１８に同期して、VCO
制御回路１４が動作を開始し、鋸歯状波（第１図
ｇ）を発生する。この鋸歯状波ｇで制御された
VCO１３は、座標変換トリガ１８の入力から時
間が経過するほど周波数が高くなるFM波（第１
図ｆ）を発生する。モノマルチバイブレータ１２
はこのFM波ｆの一周期ごとに所定時間継続する
「Ｌ」の信号を発生する。これがｃ点の電圧とし
て与えられる。従つてｃ点の電圧が論理「Ｌ」に
なる周波数は、中心付近（座標変換トリガの近
傍）より周辺へ行くに従つて高くなるので、エコ
ーの消去は周辺に行くにしたがつて早くなる。こ
の特性は極座標を直交座標に変換するために生ず
る特性と相殺して、中心から周辺部まで一定の速
さで航跡を消して行くことができる。

［発明の効果］ 以上のようにこの発明によれば、中心付近と周
辺部の航跡の消える速さが一定になり、航跡メモ
リへの書き込みは単純な書き込みサイクルだけで
よく、座標変換処理の速度を向上することがで
き、且つ航跡メモリは１アドレス１ビツトの構成
でよく、航跡メモリのコストを大幅に低減するこ
とができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロツク
図、第２図は従来の装置を示すブロツク図。 １０はデータ、１１は航跡メモリ、１２はモノ
マルチバイブレータ、１３はVCO、１４はVCO
制御回路。なお、各図中同一符号は同一又は相当
部分を示すものとする。

Claims (1)

1. 【特許請求の範囲】 １ レーダ送信波に対する物標からのエコーが当
   該物標のXY平面座標上の位置に対応する航跡メ
   モリ上のXYアドレス位置に所定の時間範囲にわ
   たつて記憶され、この航跡メモリの内容をラスタ
   スキヤン方式で読み出して表示する物標の運動航
   跡表示装置において、 レーダ受信機のエコー受信出力を所定のサンプ
   リング周期ごとに２値信号に変換し、この２値信
   号のPPI表示における１スイープ分を当該２値信
   号が対応する距離に従つてバツフアレジスタに書
   き込む手段、 レーダアンテナの方位角を表す方位角情報の更
   新に同期して発生される座標変換トリガにより動
   作を開始して上記バツフアレジスタの内容を上記
   航跡メモリに書き込むべきアドレスを順次算出
   し、この算出した書き込みアドレスを上記航跡メ
   モリに入力するとともにメモリ書き込み信号を発
   生する手段、 上記座標変換トリガに同期して開始され、少な
   くとも上記メモリ書き込み信号が発生されている
   期間は継続する鋸歯状波を発生するVCO制御回
   路、 このVCO制御回路の出力により周波数変調さ
   れ、上記座標変換トリガからの経過時間に従つて
   周波数が高くなるFM波を発生するVCO、 上記FM波の一周期ごとに論理「Ｌ」の矩形波
   パルスを発生するモノマルチバイブレータ、 この矩形波パルスと上記メモリ書き込み信号と
   上記バツフアレジスタから読み出されたデータと
   を入力信号とし、その出力信号は上記航跡メモリ
   の端子に接続され、上記データの論理が
   「Ｈ」の場合は上記メモリ書き込み信号を上記
   WE端子に出力してこの論理「Ｈ」の信号を上記
   航跡メモリへ書き込み、上記データの論理が
   「Ｌ」の場合に上記矩形波パルスが存在すればこ
   の矩形波パルスを上記端子に出力してこの論
   理「Ｌ」の信号を上記航跡メモリへ書き込むよう
   制御するゲート回路、 を備えたことを特徴とする物標の運動航跡表示装
   置。