JPH0522246B2 - - Google Patents

Description

【発明の詳細な説明】 本考案は、少なくとも２個の状態をとり得る幾
つかの受電器を制御するための設備に関する。こ
れらの受電器は、例えば、モータ、抵抗発熱器又
は電灯であることができる。これらの設備は、電
源に接続された個別制御装置を有しており、これ
らの個別制御装置では、それぞれ受電器又は受電
器のグループに結合されている。これらの個別制
御装置は、それぞれ、とり得る状態のいずれか１
個に、対応する受電器を任意に固定するためのス
イツチ手段を有するとともに、共通制御ラインを
介して総制御装置により制御される。この総制御
装置は、電源に接続され、とり得る状態のいずれ
か１個に、全ての受電器を任意に固定するための
スイツチ手段を有している。

この種の公知の制御設備、例えば、フランス特
許第2371799号に記載されたようなものにおいて
は、総制御装置の構造が比較的に複雑である。な
ぜならば、この総制御装置は、直流電源装置、リ
レー、論理回路、遅延装置及び３個のスイツチ手
段（１個は「ストツプ」機能のため）を内蔵する
比較的に嵩ばる制御ボツクスを必要とするからで
ある。これらの３個のスイツチ手段は、また、各
個別制御装置に存在している。さらに、この各個
別制御装置においては、この装置のスイツチ手段
により対応する受電器に与えられた指令は、遅延
されない。これは、受電器が、例えば、ブライン
ド又はスライドシヤツタを駆動するために設けら
れた電動モータにより構成された場合に、欠点と
なる。実際は、このモータが個別制御装置により
操作される場合において、その自動停止装置に欠
陥が生じたときは、不定の電圧が印加される危険
が存在する。さらに、全ての受電器について総制
御装置のスイツチ手段を一定位置（例えば、上昇
に対応する）に切換え、その後、個別制御装置の
うちいずれか１つの装置のスイツチ手段を反対位
置（この例では、下降に対応する）に切換えた場
合に、スイツチ手段へのこの種の操作は、総制御
装置の制御ボツクスへの操作により先に開始され
た遅延期間の進行の間中、何らの効果も生じな
い。

他方、総制御装置がこの装置のスイツチ手段を
自動的に制御するために設けられた外部ピツクア
ツプを有する場合には、これらの外部ピツクアツ
プは、個別制御装置のスイツチ手段に加えられる
操作に対し、常に、その動作が優先する。これ
は、その機能が常には優先させる必要のないもの
であれば、欠点である。したがつて、例えば、そ
のピツクアツプがブラインド用モータに結合した
総制御装置に指令を与える太陽電池であるとき
は、総制御装置の制御ボツクスにより開始された
遅延期間が完全に経過しない限り、一の個別制御
装置を介して反対の指令を与えることは不可能で
ある。

最後に、接続ラインは比較的複雑である。なぜ
なら、各受電器の主電力供給ラインのほかに、総
制御装置と個別制御装置との間には、２個の導体
を制御するためのラインとその他の２個の導体の
ための交流電流供給ラインが存在するからであ
る。本発明による制御設備は特許請求の範囲第１
項において浮彫りにされた、諸特徴により特徴づ
けられる。

本発明は、公知の先行技術の欠点を有すること
なく、比較的単純であり、しかも嵩ばらない構造
を有する制御設備を構成するのを容易とする。こ
の制御設備の動作にはより信頼性があるから、各
受電器を常に即時に動作状態とすることを可能と
し、しかも、各機能について望みとするものを優
先して実行することが保証される。

総制御装置は、スイツチ手段を内蔵する嵩ばら
ないケーシング内に完全に内蔵され得る。さら
に、各個別制御装置も単純化されている。特に、
スイツチ手段の数が低減され、総制御装置に各個
別制御装置を接続するリードの数が低減される。

制御設備の動作の信頼性はより高められる。な
ぜならば、受電器が自動停止装置により停止する
ように調整された電動モータにより構成されてい
る場合であつても、上記モータの停止は、自動停
止装置がたとえ故障しても、対応する個別制御装
置又は総制御装置により確保されるからである。

同様に、たとえ、反対の指令が総制御装置を介
して同一の受電器に先に与えられている場合であ
つても、各受電器は、対応する個別制御装置を介
して即時に作動状態に操作され得る。ただし、総
制御装置により与えられる指令が優先順位を有す
る場合は別であるが、したがつて、制御設備は、
各機能について望みのものを優先して実行するこ
とを確保し、外部ピツクアツプは、一定の場合に
のみ、その動作が優先する。

第１図に示すように、本発明にかかる制御設備
は、２本のリード１３及び１４により交流電源１
２に接続された個々の制御装置１１から成る。こ
れらの制御装置１１は、それぞれ、受電器１５に
接続されている。各制御装置１１は、この実施例
では、電源回路５を介してリード１３及び１４に
接続されたマイクロカリキユレータ１（例えば、
テキサス、インストルメント社のTMS1000）よ
り構成された論理的漸進ユニツト、及びこの実施
例では電動モータにより構成された受電器１５の
接続された２個の出力インターフエイス２及び３
を有している。各出力インターフエイス２又は３
は、モータの両回転方向の一方においてこのモー
タの回転を制御するために設けられている。各制
御装置１１は、入力インターフエイス４を介して
共通制御ライン１６に接続されている。また、制
御設備は総制御装置１７を有する。この総制御装
置１７は、一方において交流電源１２に接続さ
れ、他方において２本のリード１８及び１９を有
する共通制御ライン１６に接続されている。

上記マイクロカリキユレータ１は、２個の電源
端子V_ss及びV_dd、入力端子Ｋ１，Ｋ２，Ｋ４及
びＫ８、及び出力端子Ｒ０，Ｒ１，Ｒ６，Ｒ７及
びＲ８を有している。

各制御装置１１は、この実施例ではそれぞれが
作動位置及び非作動位置を有する２個のスイツチ
Ｍ（上昇）及びＤ（下降）により構成された
スイツチ手段を有している。この実施例では、ス
イツチＭ及びDIに、瞬時作動位置を有する押
ボタンスイツチが採用される。スイツチＭ及び
DIの第１端子は、それぞれ、マイクロカリキユ
レータ１の出力端子Ｒ０及びＲ１に接続されると
ともにスイツチＭ及びDIの第２端子は、とも
に入力端子Ｋ１に接続されている。

各電源回路５は、対応するマイクロカリキユレ
ータ１に直流電流を供給するためのものである。
この電源回路５は、例えば、整流用ダイオード２
５、安定用抵抗器２６、２個のキヤパシタ２７及
び２８を有するフイルタ、抵抗器２９、及びツエ
ナーダイオード３０により構成されている。この
種の装置自体は公知である。我々の実施例では、
リード１３がマイクロカリキユレータ１の電源端
子V_ssに直接接続され、リード１４が整流用ダイ
オード２５、及び抵抗器２６及び２９を介して電
源端子V_ddに接続されている。

マイクロカリキユレータ１の入力端子Ｋ８は、
抵抗器３１及び３２の組合せによりリード１４に
接続されている。この抵抗器３１及び３２の組合
せは、上記入力端子Ｋ８における電圧をこの入力
端子Ｋ８の入力電圧仕様に適合する値まで下げる
ように作用する。この実施例では、上述した通り
の接続関係により、モータ１５の作動遅延をカウ
ントするためのタイムベースとしての交流電源を
利用することが可能となる。

各入力インターフエイス４は、例えば、ダイオ
ード３７を有している。このダイオード３７のカ
ソードはリード１８に接続され、ダイオード３７
のアノードは抵抗器３８を介して入力端子Ｋ２に
接続されるとともに他の抵抗器３３を介して出力
端子Ｒ８に接続されている。同様の素子がリード
１９並びに入力端子Ｋ４及び出力端子Ｒ８の間に
配置されている。各ダイオード３７の機能は、ス
イツチMG及びDGにより接続される交流電源１
２の負の半波のみを取出すことである。抵抗器３
３及び３８は、交流電源１２の電圧を入力端子Ｋ
２及びＫ４の入力端子電圧仕様に調和する値まで
下げるためのものである。

各出力インターフエイス２は、例えば、非作動
接点及び作動接点を有するリレー３４を有してい
る。作動接点は一の方向におけるモータの回転を
制御する。リレー３４の共通接点は、リード１３
に接続されている。リレー３４のコイルは、その
一端がマイクロカリキユレータ１の電源端子V_ss
に接続され、他端がトランジスタ３５のコレクタ
に接続されている。トランジスタ３５のエミツタ
は電源端子V_ddに接続され、トランジスタ３５の
ベースは抵抗器３６を介して出力端子Ｒ７に接続
されている。

各出力インターフエイス３は、出力インターフ
エイス２と同様の態様で各素子に接続され、それ
により他の方向におけるモータの回転を制御す
る。出力インターフエイス３のトランジスタ３５
は、出力端子Ｒ６に接続されている。

モータ１５の第１端子１５ａは、出力インター
フエイス２のリレー３４の作動接点に接続されて
いる。モータ１５の第２端子１５ｂは、出力イン
ターフエイス３のリレー３４の作動接点に接続さ
れている。モータ１５の第２端子１５ｃは、リー
ド１４に接続されている。

上記制御装置１７は、この実施例では、それぞ
れが作動位置及び非作動位置を有する２個のスイ
ツチMG（上昇）及びDG（下降）を有している。
この実施例では、スイツチMG及びDGは、瞬時
動作位置を有する押ボタンスイツチである。これ
らのスイツチMG及びDGは、その第１端子のそ
れぞれが共通制御ライン１６のリード１８又は１
９に接続され、第２端子がともにリード１４に接
続されている。

上記マイクロカリキユレータ１は、不揮発性メ
モリを有している。この不揮発性メモリは、走査
プログラム４１、記憶プログラム４２、テストプ
ログラム４３、受入れ指令制御プログラム４４、
受入れ指令処理プログラム４５、最終受入れ指令
処理プログラム４７及び遅延プログラム４６を内
蔵している。

第２図に示すように、各スイツチＭ，DI，
MG及びDGの開閉を走査するプログラム４１は、
その最終命令が上記スイツチ群の開閉を記憶する
プログラム４２の最初命令に先行する命令系列を
有している。この記憶プログラム４２の最終命令
は、少なくとも一のスイツチが既に操作された事
実を確認するテストプログラム４３の最初命令に
先行する。テストプログラム４３の最終命令は、
最終指令処理プログラム４７の最初命令のアドレ
ス又は受入れ指令制御プログラム４４の最初命令
のアドレスに 対する条件付き呼出し命令であ
る。最終指令処理プログラム４７の最終命令は、
遅延プログラム４６の最初命令に先行する。

受入れ指令制御プログラム４４は、第２図に示
された個別のサブプログラム５０，５１，５２，
５３，５４，５５及び５６を有している。受入れ
指令制御プログラム４４の最初命令は、総制御装
置のスイツチの位置（記憶プログラム４２に前以
つて記憶されていた位置）を確認するサブプログ
ラム５０の最初命令である。サブプログラム５０
の最終命令は、上記総制御装置から来る「ストツ
プ」機能を確認するサブプログラム５３の最初命
令のアドレス、又は対応する個別制御装置から来
る「ストツプ」機能を確認するサブプログラム５
１の最初命令のアドレスに対する条件付き呼出し
命令である。

上記サブプログラム５３の最終命令は、総制御
装置により与えられた指令を記憶するサブプログ
ラム５５の最初命令のアドレス、又は総制御装置
から来る「ストツプ」機能を処理するサブプログ
ラム５４の最初命令のアドレスに対する条件付き
呼出し命令である。サブプログラム５４の最終命
令は、走査プログラム４１の最初命令に先行す
る。

サブプログラム５１の最終命令は、対応する個
別制御装置から来る「ストツプ」機能を処理する
サブプログラム５６の最初命令のアドレス、又は
対応する個別制御装置により与えられた指令を記
憶するサブプログラム５２の最初命令のアドレス
に対する条件付き呼出し命令である。

サブプログラム５５の最終命令は、「受入れ指
令」を処理するプログラム４５の最初命令に先行
する。

サブプログラム５２の最終命令は「受入れ指
令」を処理するプログラム４５の最初命令に先行
する。

受入れ指令処理プログラム４５により処理され
る「受入れ指令」は、各個別のケースに応じて、
サブプログラム５５に記憶された総指令か又はサ
ブプログラム５２に記憶された別個指令のいずれ
かである。受入れ指令処理プログラム４５の最終
指令は、遅延プログラム４６の最初命令に先行す
る。この遅延プログラム４６は、対応するマイク
ロカリキユレータ１に内蔵された遅延カウンタを
予設定し、その後減分処理するためのものであ
る。遅延プログラム４６の最終命令は、走査プロ
グラム４１の最初命令に先行する。

本発明においては、個別「ストツプ」指令は、
スイツチＭ及びDIを同時押圧することにより
与えられ、総「ストツプ」指令はスイツチMG及
びDGを同時押圧することにより与えられる。

非作動時には、マイクロカリキユレータ１は、
走査プログラム４１を通じて走査出力端子Ｒ０及
びＲ１に逐次パルスを送給する。マイクロカリキ
ユレータ１が作動開始すると、出力端子Ｒ８は、
常時、状態１となり、出力端子Ｒ６及びＲ７は、
状態０となる。電源端子V_ss及びV_ddには、常時、
電力が供給される。走査プログラム４１は、パル
スを送給すると同時に、一方では、入力端子Ｋ１
に、２個のスイツチＭ及びDIの位置に関する
情報を収集し、他方では、入力端子Ｋ２及びＫ４
に、スイツチMG及びDGに関する情報を入力イ
ンターフエイス４を介して収集し、最後に、入力
端子Ｋ８に、交流電源１２の周波数により形成さ
れるタイムベースに関する情報を収集する。

操作者が、例えば、個別制御装置１１のスイツ
チＭを作動位置に切換え、同時にスイツチＤ
，MG及びDGをいずれも作動位置に切換えな
い場合には、入力端子Ｋ１は、出力端子Ｒ０に接
続され、走査プログラム４１は、スイツチＭの
閉位置を読取るとともにスイツチＤ，MG及び
DGの開位置を読取り、これらの開閉位置を、ス
イツチの位置を記憶するプログラム４２により記
憶する。テストプログラム４３は、少なくとも１
個のスイツチ、この場合はスイツチＭ、が既に
作動位置に切換えられた事実を確認する。受入れ
指令制御プログラム４４は、その後、サブプログ
ラム５０により、総制御装置１７から何らの指令
も来ないことを確認し、その後、サブプログラム
５１によりスイツチＭのみが作動位置に切換え
られているのであるから、「ストツプ」は無いこ
とを確認する。サブプログラム５２は、個別制御
装置１１に与えられた上昇指令を記憶する。受入
れ指令処理プログラム４５は、予じめ記憶された
上昇指令を読取り、出力端子Ｒ７に電力を供給す
る。この出力端子Ｒ７は、出力端子２を介して、
モータ１５の回転をブラインド類が上昇する方向
に制御する。その後、遅延プログラム４６は、個
別制御装置の遅延カウンタを、遅延時間、例え
ば、３分間を決定する値に予設定する。上記走査
プログラム４１は、再度、スイツチＭ，DI，
MG及びDGの位置を読取る。

操作者がスイツチＭのみを作動位置に切換え
た状態を持続する限り、上記各プログラムの連結
が上述した通りに再び生じる。遅延プログラム４
６が実現される毎に、この遅延プログラム４６
は、入力端子Ｋ８に出現する各状態変化に基づい
てち遅延カウンタを減分処理する。それにより、
出力端子Ｒ７には、上記遅延カウンタが（遅延期
間の終了に対応する）に達するまで電力が供給さ
れ続ける。この時、モータ１５には、最早、電力
は供給されない。

操作者がスイツチＭを解放すると、プログラ
ム４１及び４２は上述した通り実現され、その
後、テストプログラム４３がいずれかのスイツチ
も作動位置に無い事実を確認する。最終受入れ指
令処理プログラム４７は、サブプログラム５２に
より予じめ記憶された上昇指令を読取る。上記遅
延カウンタは上述の通り減分処理されるから、モ
ータ１５は遅延時間の終了時に停止する。

遅延カウンタが０に達する毎に、サブプログラ
ム５２に予じめ記憶された情報は消去される。

上記個別制御装置１１の動作は、作動位置に切
換えられるのがスイツチＤであり、かつ、この
スイツチＤのみである場合と同様である。その
後、電力を供給されるのは出力端子Ｒ６であり、
これにより、モータ１５は、ブラインド類の下降
に対応する他の方向に逆回転する。

上記モータ１５が予じめ制御され、上昇方向に
回転している間に、操作者がスイツチＭ及び
DIを同時に押圧し、かつ、スイツチMG又はDG
のいずれかをも押圧しない場合は、この操作は
「ストツプ」指令に対応するから、即時にモータ
１５の回転は中断される。実際は、プログラム４
１及び４２が実行された後、テストプログラム４
３が少なくとも１個のスイツチ、この場合はスイ
ツチＭ及びDIが作動位置に切換えられた事実
を確認する。その後、サブプログラム５０が、総
制御装置１７から何らの指令も来ないことを確認
し、その後、サブプログラム５１が、スイツチＭ
及びDIが同時に作動位置に切換えられている
から、「ストツプ」指令の存在していることを確
認する。

個別「ストツプ」指令を処理するサブプログラ
ム５６が遅延カウンタを０にリセツトし、それに
より、モータ１５への電力供給が即時に中止され
る。

上記遅延カウンタが０にセツトされる場合は、
予じめサブプログラム５２に記憶された情報が消
去される。

操作者が、総制御装置１７の一のスイツチ、例
えば、全てのブラインド類に対する下降指令に対
応するスイツチDGを作動位置に切換えた場合、
各マイクロカリキユレータ１のプログラム４１，
４２，４３及び５０は上述した通りに実現され
る。サブプログラム５０は、総制御装置１７から
来る指令が存在することを確認し、その後、サブ
プログラム５３は、何らの「ストツプ」指令も存
在しないことを確認する。サブプログラム５５
は、総制御装置１７により与えられた下降指令を
記憶する。受入れ指令処理プログラム４５は、こ
のようにして記憶された下降指令を読取り、各個
別制御装置１１の出力端子Ｒ６に電力を供給す
る。全てのモータ１５は、個別制御装置１１から
来る指令の場合において上述した通り、遅延期間
の終了まで下降方向に回転する。

操作者がスイツチDGのみを作動位置に切換え
た状態を持続する限り、各マイクロカリキユレー
タ１において上述した通り、各プログラムの連結
が１回以上生じる。遅延プログラム４６が実現さ
れる毎に、このプログラム４６は、対応する遅延
カウンタを減分処理し、それにより、対応する出
力端子Ｒ６にはこの遅延カウンタが０に達するま
で電力が供給される。このように、全てのモータ
は、遅延期間の終了時に停止される。

操作者がスイツチDGを押圧した場合に、各マ
イクロカリキユレータ１においてプログラム４１
及び４２が上述した通りに実現される。テストプ
ログラム４３は、いずれのスイツチも作動位置に
切換えられていない事実を確認し、その後、最終
受入れ指令処理プログラム４７は、サブプログラ
ム５５により予じめ記憶された下降指令を読み取
る。遅延カウンタは、上述した通り遅延期間の終
了時まで減分処理される。同時に、対応するサブ
プログラム５５の予じめ記憶された情報は消去さ
れる。

スイツチDGを解放した後で全てのモータが依
然回転している時に、操作者が同時に個別制御装
置１１群のいずれか一の装置のスイツチＭ及び
DIを押圧した場合には、対応するモータのこの
「ストツプ」指令は、上述した通り対応するマイ
クロカリキユレータのプログラム４１，４２，４
３，５０，５１及び５６により連続して実現され
る。

スイツチDGを解放した後で全てのモータが依
然回転している時に、操作者が個別制御装置１１
群のいずれか一の装置のスイツチＭを押圧した
場合には、対応するブラインドの上昇指令は、上
述した通り連続するプログラム４１，４２，４
３，５０，５１，５２，４５及び４６により実現
される。したがつて、対応するモータ１５は、他
の方向に回転する。操作者がスイツチＭを解放
した場合は、連続するプログラム４１，４２，４
３，４７及び４６が遅延期間の終了時までモータ
１５の回転を保証する。

全ての個別制御装置１１の動作は、作動位置に
切換えられたものがスイツチMGのみである場合
と同様である。電力が供給されるものは、各マイ
クロカリキユレータ１の出力端子Ｒ７であつて、
ブラインド類の上昇に対応して全てのモータ１５
は他の方向に回転する。

全てのモータ１５が例えば下降方向に回転して
いる間に、操作者がスイツチMG及びDGを同時
に押圧した場合には、この操作は総「ストツプ」
指令に対応するから全てのモータ１５の回転は即
時に中止される。実際は、各マイクロカリキユレ
ータ１において、プログラム４１及び４２が実現
された後、テストプログラム４３が少なくとも１
個のスイツチ、この場合は２個のスイツチMG及
びDGが既に作動位置に切換えられている事実を
確認する。サブプログラム５０が総制御装置１７
から１個の指令の来たことを確認し、その後、サ
ブプログラム５３は、スイツチMG及びDGが同
時に作動位置に切換えられているから、１個の
「ストツプ」指令が存在することを確認する。総
「ストツプ」指令を処理するためのサブプログラ
ム５４は、遅延カウンタを０にリセツトし、それ
により、対応する各モータ１５への電力供給は即
時に中止される。同時に、対応するサブプログラ
ム５５に予じめ記憶された情報は消去される。

上述したプロセスは、幾つかのモータのみが同
一方向又はそれぞれ異なる方向に回転していた場
合に、操作者が同時にスイツチMG及びDGを押
圧した時にも依然成立する。

一の操作者が総制御装置の少なくとも１個のス
イツチを作動位置に切換え、他の操作者が一の個
別制御装置１１の少なくとも１個のスイツチを作
動位置に切換えることも起り得る。この方法で
は、その個別制御装置１１から指令が来ると同時
に総制御装置１７からも指令が来る。実行される
ものは、総制御装置１７により与えられた指令で
ある。

したがつて、第１の場合においては、第１操作
者が総制御装置１７のスイツチDGを押圧し、そ
の時、第２操作者が個別制御装置１１のスイツチ
Ｍを押圧する。これら２個の同時指令は、上述
の通りに、まず全てのマイクロカリキユレータ１
において同一のプログラム４１，４２及び４３の
実現を引起こす。その後、サブプログラム５０
は、総制御装置１７から指令が来ることを確認す
る。サブプログラム５３，５５，４５及び４６
は、その後あたかもスイツチDGのみが作動位置
に切換えられたかのように上述の通りに実現され
る。したがつて、全てのモータ１５は、第１操作
者がスイツチDGを作動位置に切換えた状態を持
続する限り、下降方向に制御される。第２操作者
がスイツチＭを作動位置に切換えた状態を持続
している時に、第１操作者がスイツチDGを解放
した場合には、上述の通り、このスイツチＭに
より制御されるモータ１５のみが上昇方向に回転
し、対応するマイクロカリキユレータ１は連続的
にプログラム４１，４２，４３，５０，５１，５
２，４５及び４６を実現する。第２操作者がスイ
ツチＭを解放した場合、上述の通り、対応する
モータ１５は、遅延期間の終了まで上昇方向に回
転し続け、対応するマイクロカリキユレータ１
は、連続的にプログラム４１，４２，４３，４７
及び４６を実現する。この場合、最終受入れ指令
処理プログラム４７は、予じめサブプログラム５
２に記憶された受入れ最終指令、すなわち、上昇
指令を処理する。この処理期間中、その他の全て
のモータ１５は、遅延期間の終了時まで、下降方
向に回転し続け、対応する各マイクロカリキユレ
ータ１は、連続的にプログラム４１，４２，４
３，４７及び４６を実現する。この場合、対応す
る各マイクロカリキユレータ１の最終受入れ指令
処理プログラム４７は、予じめサブプログラム５
５に記憶された最終受入れ指令、すなわち、下降
指令を処理する。

プログラムの実現は、スイツチMG及びDIが同
時に作動位置に切換えられた場合と同一である。

第２の場合においては、第２操作者が「ストツ
プ」機能を生じさせるために一の個別制御装置１
１のスイツチＭ及びDIを押圧する時に、第１
操作者がスイツチDGを押圧する。第１の場合に
おいて上述した通り、第１操作者がスイツチDG
を作動位置に切換えた状態を持続する限り、全て
のモータ１５は下降方向に制御される。スイツチ
DI及びMIが依然作動位置に切換えられている時
にスイツチDGが解放された場合には、スイツチ
Ｍにより制御されるモータ１５のみが即時に停
止する。対応するマイクロカリキユレータ１は、
上述の通りプログラム４１，４２，４３，５０，
５１及び５６を連続的に実現する。この間、その
他の全てのモータ１５は、第１の場合において述
べた通り遅延期間の終了時まで下降方向に回転し
続ける。

上記の二つの場合において、第１操作者がスイ
ツチDGを解放する前に、第２操作者がスイツチ
Ｍ、又はスイツチＭ及びDIを解放するとき
は、スイツチDGが既に解放された後であつて
も、全てのモータ１５は、下降指令に対応して同
一方向に回転し続ける。全てのマイクロカリキユ
レータ１は、スイツチDGの解放の後、連続して
プログラム４１，４２，４３，４７及び４６を実
現する。

第３の場合においては、第２操作者が例えば一
の個別制御装置１１のスイツチＭを押圧する時
に、第１操作者が２個のスイツチDG及びMGを
押圧する。これら２個のスイツチMG及びDGが
作動位置に切換えられる限り、全てのモータ１５
は停止される。全てのマイクロカリキユレータ１
は、プログラム４１，４２，４３，５０，５３及
び５４を連続して上述の通り実現する。この間、
各プログラム系列のサブプログラム５０は、総制
御装置１７から「ストツプ」指令が来たことを確
認している。したがつて、スイツチＭを押圧す
ることにより生み出された指令は、実現されな
い。スイツチMG及びDGが解放され、他方、ス
イツチＭが依然作動位置に切換えられている場
合には、このスイツチＭにより制御されるモー
タ１５のみが上昇方向に回転し、対応するマイク
ロカリキユレータ１がプログラム４１，４２，４
３，５０，５１及び５２を連続して実現する。こ
の間、その他の全てのモータ１５は依然停止して
いる。

この第３の場合において、第１操作者がスイツ
チMG及びDGを解放する前に第２操作者がスイ
ツチMIを解放するときは、スイツチMG及びDG
の解放後であつても全てのモータ１５は依然停止
している。

第２実施例において、第３図に線図的に示され
るように、各個別制御装置１１′のスイツチ手段
は、例えば、２個の定位置を有する付加スイツチ
Ｍ／Ａ（マニユアル／オートマチツク）を有して
いる。このスイツチＭ／Ａの第１端子は、対応す
るマイクロカリキユレータ１の出力端子Ｒ２に接
続され、スイツチＭ／Ａの第２端子は、そのマイ
クロカリキユレータ１の入力端子Ｋ１に接続され
ている。一方、第１実施例（第１図）の総制御装
置１７の手動スイツチMG及びDGは、自動的に
制御されるスイツチを有する自動総制御装置６、
例えば、日射ピツクアツプ７及び風力ピツクアツ
プ８により置換されている。この例では、自動的
に制御されるスイツチは、２個のリレー、すなわ
ち、「上昇」リレー及び「下降」リレーのそれぞ
れの接点MGR（上昇）及びDGR（下降）により構
成されている。また、上記総制御装置６は、ピツ
クアツプ７及び８により与えられる２以上の指令
間の優先順位を決するために設けられた優先論理
回路６９を有する。この場合は、優先順位は風力
ピツクアツプ８により与えられる指令に対して与
えられている。

この風力ピツクアツプ８の機能は、スイツチ
MGR（上昇）を閉じることであるとともに、必
要ならば、日射ピツクアツプ７によるスイツチ
DGR（下降）の閉動作を防止することである。こ
れに加えて優先論理回路６９の機能は、風力ピツ
クアツプ８がこの優先論理回路６９に予定された
しきい値よりも大きく、かつ、例えばブラインド
が損傷を受ける風速を指示する限り、スイツチ
MGRを閉じ続けるとともにスイツチDGRを開き
続けることである。

上記日射ピツクアツプ７の機能は、日射量が予
定値よりも小さいか又は大きいかにより、スイツ
チMGR（上昇）を閉じるか又はスイツチDGRを
閉じることである。これに加えて、優先論理回路
６９の機能は、全てのモータ１５を制御するため
に、各場合に応じて、短期間、例えば、1/2秒間、
何らの優先順位も付けないでスイツチMGR又は
DGRのいずれか一方の閉動作を持続することで
ある。

第４図においてフローチヤートとして示される
ように、マイクロカリキユレータ１の不揮発性メ
モリは、第１実施例（第２図）の場合と同一のプ
ログラム４１ないし４７を含んでいる。ただし、
受入れ指令制御プログラム４４は、プログラム４
４′により置換されている。このプログラム４
４′は、受入れ指令制御プログラム４４の全ての
サブプログラム５０ないし５６を内蔵するととも
に、さらに、以下のサブプログラムを内蔵してい
る。すなわち、付加スイツチＭ／Ａ（マニユア
ル／オートマチツク）の位置を確認するためのサ
ブプログラム５７、「待ち」サブプログラム５８、
その待ち期間経過後、総制御装置６に与えられた
指令の持続を確認するサブプログラム５９、対応
する個別制御装置１１′により与えられサブプロ
グラム５２に記憶された先行指令の存在を確認す
るためのサブプログラム６０を内蔵している。

プログラム４４′も第４図の示されている。サ
ブプログラム５０の最終指令は、サブプログラム
５１（第１実施例の場合と同一）の最初命令のア
ドレス、又はスイツチＭ／Ａの位置を確認するた
めのサブプログラム５７の最初命令のアドレスに
対する条件付き呼出し命令である。サブプログラ
ム５７の最終命令は、サブプログラム５３（第１
実施例において存在する）の最初命令のアドレ
ス、又は「待ち」サブプログラム５８の最初命令
のアドレスに対する条件付き呼出し命令である。
この「待ち」は、例えば、１秒間持続する。サブ
プログラム５８の最終命令は、総制御装置６によ
り与えられる指令が持続していることを待ち期間
経過後確認するためのサブプログラム５９の最初
命令に先行する。サブプログラム５９の最終命令
は、サブプログラム５３（第１実施例において存
在する）の最初命令のアドレス、又は対応する個
別制御装置１１′により与えられサブプログラム
５２に記憶された先行指令の存在を確認するたゆ
のサブプログラム６０の最初命令のアドレスに対
する条件付き呼出し命令である。サブプログラム
６０の最終命令は、走査プログラム４１の最初命
令のアドレス、又は受入れ指令処理プログラム４
５の最初命令のアドレスに対する条件付き呼出し
命令である。

Ｍ／Ａスイツチの開位置は、対応する個別制御
装置１１′の動作の「自動制御」モードに対応す
る。この開位置においては、総制御装置６により
与えられるいずれかの指令も対応する個別制御装
置１１′の動作の「自動制御」モードに対応する。
この開位置においては、総制御装置６により与え
られるいずれの指令も対応する個別制御装置１
１′により受入れられる。したがつて、この個別
制御装置１１′の動作は、付加スイツチＭ／Ａの
存在しない第１実施例（第１図及び第２図）にお
いて上述したものと同一である。実際は、サブプ
ログラム５７が付加スイツチＭ／Ａの開いている
こと、したがつて、「自動制御」位置にあること
を確認する。したがつて、上述の通り、サブプロ
グラム５３、その後サブプログラム５４又は５５
の連結が生じる。

日射レベルが予じめ定められた値よりも高くな
つた場合には、日射ピツクアツプ７は、優先論理
回路６９を制御し、それによりスイツチDGR（下
降）を1/2秒間作動位置に切換える。日射レベル
が予じめ定められた値よりも低くなつた場合に
は、スイツチMGR（上昇）が1/2秒間作動位置に
切換えられる。これらの操作は、全て、操作者が
あたかも第１実施例のスイツチDG及びMGをそ
れぞれの場合に1/2秒間手動で押圧したかのよう
にして行われる。スイツチMGR又はDGRにより
与えられる上記指令は、第１実施例の場合（第１
図及び第２図）と同様に、操作者がスイツチDI
及びMIを押圧することにより取消され又は留保
され得る。

上記風力ピツクアツプ８が予定しきい値よりも
大きい風速を検出した場合には、このピツクアツ
プ８が優先論理回路６９を制御し、それによりス
イツチMGR（上昇）を作動位置に切換える。し
たがつて、全てのモータ１５がブラインドの上昇
に対応する回転方向に切換えられる。風力ピツク
アツプ８が予定しきい値よりも大きい風速を検出
する限り、スイツチMGRは作動位置に切換えら
れた状態を持続し、かつ、スイツチＭ又はDI
の少なくとも一方を押圧しても、この押圧動作は
対応する個別制御装置１１′により考慮されない。
なぜなら、風力ピツクアツプ８により与えられる
指令が優先するからであり、このピツクアツプ８
の機能は設備、例えば、ブラインドの安全を保証
することにあるからである。上記の動作は、上述
した第１実施例（第１図及び第２図）の場合にお
いて、操作者がスイツチMGを押圧したときのも
のと同一である。

付加スイツチＭ／Ａの閉位置は、個別制御装置
１１′の動作の「手動制御」モードに対応する。
「手動制御」は本明細書を通じて「非自動制御」
を意味する。

各個別制御装置１１′の動作は、対応するスイ
ツチＭ及びDIにより与えられ得る指令に関し
て第１実施例（第１図及び第２図）において上述
したものと同一である。プログラム４１，４２，
４３，５０，５１，５２，４５及び４６、又はプ
ログラム４１，４２，４３，５０，５１及び５
６、又はプログラム４１，４２，４３，４７及び
４６は、第１実施例の場合において述べたように
連続して実現される。

また、付加スイツチＭ／Ａの閉位置において
は、総制御装置６に与えられる指令は、常に、受
入れられない。この指令は、スイツチMGR又は
DGRの少なくとも一方がサブプログラム５８に
より定められた「待ち」期間よりも長い期間作動
位置に切換えられた状態を持続する場合には、受
入れられる。逆の場合には、この指令は受入れら
れない。

動作の一例として、日射レベルが予定値よりも
高くなる場合は、日射ピツクアツプ７が優先論理
回路６９を制御し、それによりスイツチDGR（下
降）を1/2秒間作動位置に切換える。日射ピツク
アツプ７により与えられるこの指令は、その持続
期間が「待ち」期間（１秒間）よりも短いので、
実現されない。実際は、プログラム４１，４２、
及び４３が第１実施例の場合と同じく実現された
後で、受入れ指令制御プログラム４４′がサブプ
ログラム５０により付加スイツチＭ／Ａが「手動
制御」位置にあることを確認する。総制御装置６
から指令が来る場合には、その後サブプログラム
５７により上記事実を確認する。サブプログラム
５８は、１秒間の「待ち」を生じさせる。その後
サブプログラム５９は、上記指令が1/2秒間しか
持続しなかつたので、総制御装置６により先に与
えられた指令がもはや存在しないことを確認す
る。サブプログラム６０は、対応する個別制御装
置１１′により先に与えられた指令が何もなかつ
たことを確認する。その後、走査プログラム４１
は、再度、実現される。

逆に、日射レベルが予じめ定められた値よりも
低い場合は、スイツチMGR（上昇）が1/2秒間作
動位置に切換えられる。この指令は、その持続時
間も「待ち」期間よりも短いので、実現されな
い。プログラム４１，４２，４３，５０，５７，
５８，５９及び６０は、連続して実現される。

スイツチDGR又はMGRにより与えられる指令
に先行して又は後続して、スイツチＭ又はDI
が押圧される場合、この押圧動作は、対応する個
別制御装置１１′により判断される。したがつて、
スイツチＤ（下降）の押圧動作は、第１実施例
（第１図及び第２図）の場合において上述したよ
うに、プログラム４１，４２及び４３、その後プ
ログラム５０，５１，５２及び４５の連続した実
現を生じさせる。このとき、風力ピツクアツプ８
が優先論理回路６９を制御すれば、この優先論理
回路６９は、風力ピツクアツプ８が予定しきい値
よりも大きい風速を表示する限り、スイツチ
MGR（上昇）を作動位置に切換える。スイツチ
MGRにより与えられる指令は、全ての個別制御
装置１１′により実現される。なぜなら、その指
令の持続時間は、「待ち」期間（１秒間）よりも
長いからである。

同時に、全てのスイツチＭ又はDIから来る
指令は判断されない。実際は、プログラム４１，
４２及び４３が実行された後、受入れ指令制御プ
ログラム４４′がサブプログラム５０により総制
御装置６から指令が来ることを確認し、その後、
サブプログラム５７によりスイツチＭ／Ａが「手
動制御」位置にあることを確認する。サブプログ
ラム５８は１秒間の「待ち」を生じさせ、その
後、サブプログラム５９は総制御装置６により与
えられた指令が依然存在していることを確認す
る。なぜなら、風速が閾値を超えている限り、そ
の指令は持続されるからである。サブプログラム
５３は、総「ストツプ」指令が全く無いことを確
認する。サブプログラム５５は、総制御装置６に
より与えられた上昇指令を記憶する。受入れ指令
処理プログラム４５は、このようにして記憶され
た上昇指令を読取り、各個別制御装置１１′の出
力端子Ｒ７に電力を供給する。全てのモータ１５
は、遅延期間の終了時まで上昇方向に回転する。

この遅延期間（この例では３分間）の終了後で
あつても、スイツチDI（下降）により与えられる
指令は、スイツチMGR（上昇）が閉じられてい
る限り、有効でない。

風力ピツクアツプ８が予定しきい値よりも小さ
い風速を表示した時点で、優先論理回路６９はス
イツチMGRを解放操作する。全てのスイツチDI
により与えられる指令は、再度、判断され得る。
実際は、プログラムは、総制御装置６により与え
られる指令が全く無い場合と同様に実行され得
る。

本発明の適用範囲から外れることなく、スイツ
チＭ／Ａは、総制御装置１７を有し、単に２個の
スイツチMG及びDGにより構成された第１実施
例（第１図及び第２図）に使用され得る。この場
合において、これらのスイツチMG及びDGが瞬
時位置を取る押ボタンスイツチであり、かつ、各
個別制御装置１１のそれぞれのスイツチＭ／Ａが
「手動制御」（閉）位置にあるときは、各個別制御
装置１１は、総制御装置１７により与えられる短
い指令（この例では１秒未満）を受入れない。ス
イツチMG及びDGが保持位置を有するスイツチ
である場合には、これらの保持位置が与える指令
は持続され、したがつて、対応する付加スイツチ
Ｍ／Ａの位置にかかわらず、全ての個別制御装置
１１により受入れられる。

第５図に線図として示された本発明の第３実施
例においては、第１実施例及び第２実施例におい
て論理処理ユニツトを構成するマイクロカリキユ
レータ１は、論理回路７０により置換されてい
る。この論理回路７０は、スイツチＭ及びDI
がそれぞれ接続された２個の入力端子Ｉ０及びＩ
１の第１グループを有している。さらに、この論
理回路７０は、上記２個の実施例の入力インター
フエイス４と同様の入力インターフエイス４′を
介して総制御装置１７のスイツチMG及びDGに
それぞれ接続された２個の入力端子Ｉ３及びＩ４
の第２グループを有している。さらに、上記論理
回路７０は、各個別制御装置１１′において、上
述した出力インターフエイス２及び３（第１図及
び第２図）を介して受電装置１５に接続された２
個の出力端子Ｒ７及びＲ６を有している。さら
に、上記論理回路７０は、入力端子Ｉ５において
電圧降下を引起すための抵抗器３１及び３２の組
合せを介して、リード１４に接続された入力端子
Ｉ５を有している。この結合関係により、例え
ば、交流電源を、モータ１５の運転における遅延
をカウントするためのタイムベースとして利用す
ることが可能となる。また、上記論理回路７０
は、２個の電源端子V_ss及びV_ddを有している。
スイツチＭ及びDIの第２端子は、電源端子V_ss
に接続されている。

真正の論理回路７０は、入力端子Ｉ０，Ｉ１，
Ｉ３及びＩ４と電源端子V_ddとの間にそれぞれ存
在する電圧により与えられる、スイツチＭ，
DI，MG及びDGの位置を読取るための読取論理
回路７１を有している。入力端子Ｉ０，Ｉ１，Ｉ
３及びＩ４を有するのはこの読取論理回路７１で
ある。この読取論理回路７１は、例えば、シユミ
ツトトリガ回路８０，８１，８２及び８３により
構成される。最初の２個のシユミツトトリガ回路
８０及び８１は、反転出力端子を有している。こ
れらシユミツトトリガ回路８０及び８１の入力端
子は、それぞれ入力端子Ｉ０及びＩ１に接続され
ている。

この読取論理回路７１は、優先論理回路７２に
接続されている。この優先論理回路７２は、２個
以上の指令が同時に与えられた場合において、ス
イツチＭ，DI，MG、及びDGにより与えられ
る指令の中から受入れられるべき１個の指令を決
定するために設けられている。

上記優先論理回路７２は２個の反転ゲート８４
及び８５を有している。これらの反転ゲート８４
及び８５の入力端子は、それぞれシユミツトトリ
ガ回路８０及び８１の出力端子に接続され、反転
ゲート８４及び８５の出力端子はNORゲート８
６の２個の入力端子に接続されている。さらに、
優先論理回路７２は、それぞれ２個の入力端子を
具えた２個のNANDゲート８７及び８８を有し
ている。各NANDゲート８７及び８８の一方の
入力端子は、NORゲート８６の出力端子に接続
されている。NANDゲート８７の他方の入力端
子は、シユミツトトリガ回路８２の出力端子に接
続されている。NANDゲート８８の他方の入力
端子は、シユミツトトリガ回路８３の出力端子に
接続されている。NANDゲート８７及び８８の
出力端子は、それぞれ２個の入力端子を具えた
NANDゲート８９及び９０の一方の入力端子に
それぞれ接続されている。これらのNANDゲー
ト８９及び９０の他方の入力端子は、それぞれシ
ユミツトトリガ回路８０及び８１の出力端子に接
続されている。

上記優先論理回路７２は、受入れ指令を記憶
し、それにより論理回路７０の出力端子Ｒ６はＲ
７の一方を制御し又は制御しないために具えられ
た記憶論理回路７３に接続されている。

この記憶論理回路７３は、フリツプ・フロツプ
RSとして動作する２個のNORゲート９１及び９
２を有している。これらNORゲート９１及び９
２のそれぞれの一方の入力端子は、他方のNOR
ゲート９１及び９２の出力端子に接続されてい
る。NORゲート９１の他方の入力端子は、
NANDゲート８９の出力端子に接続されている。
NORゲート９２の他方の入力端子は、NANDゲ
ート９０の出力端子に接続されている。

論理回路７２及び７３は、遅延論理回路７４に
接続されている。

この遅延論理回路７４は、単安定論理回路９５
を有し、この回路９５の入力端子Ｔは、NORゲ
ート８６の出力端子８６に接続されている。上記
単安定論理回路９５は、その入力端子Ｔにおける
状態０により能動状態となることができるととも
に出力端子Ｓにおいて単安定状態の全期間中状態
０となるように構成されている。この単安定論理
回路９５は、例えば、シグネテイツク社の、称呼
NE555を有する集積回路、又は、テキサス イ
ンストルメント社の、称呼SN74121を有する集積
回路又はその類似物により製作することができ
る。さらに、遅延回路７４は、２個の入力端子を
有するNANDゲート９６及び９７を有している。
各NANDゲート９６又は９７の一方の入力端子
は、単安定論理回路９５の出力端子Ｓに接続され
ている。各NANDゲート９６又は９７の他方の
入力端子は、それぞれNANDゲート９０及び８
９の出力端子並びにNANDゲート９８の２個の
入力端子に接続されている。NANDゲート９８
の出力端子は、遅延論理回路１００を０にリセツ
トするための入力端子Ｒに接続されている。
NANDゲート９６及び９７の出力端子は、
NANDゲート９９の２個の入力端子にそれぞれ
接続されている。NANDゲート９９の出力端子
は、遅延論理回路１００の能動（thipping）入力
端子Ｄに接続されている。遅延論理回路１００
は、さらに、入力端子Ｉ５に接続されたクロツク
入力端子Ｈ、及び２個のNORゲート９３及び９
４の２個の入力端子の一方に接続された出力端子
Ｓを有している。NORゲート９３及び９４の他
方の入力端子は、それぞれNORゲート９１及び
９２の出力端子に接続されている。NORゲート
９３及び９４の出力端子は、それぞれ出力端子Ｒ
７及びＲ６に接続されている。遅延論理回路１０
０は、その入力端子Ｄにおける状態１により能動
状態となり得るように０へリセツトするための入
力端子Ｒにおける状態０により０へリセツトされ
得るように、及びクロツク入力端子Ｈから来るパ
ルスの予じめ定められた数をカウントするように
構成されている。上記遅延論理回路１００の出力
端子Ｓは、この回路１００が能動状態となつた時
に状態０へ移行し、遅延期間が終了した時に状態
１へ移行するように調整されている。上記遅延論
理回路１００は、例えば、モートローラ社の、称
呼MC14541を有する集積回路により製作するこ
とができる。

各入力インターフエイス４′は、この入力イン
ターフエイス４′がスイツチMG及びDGの接点の
機械的リバウンドによる効果を除去するのに役立
つ、各抵抗器３３と並列に接続されたキヤパシタ
１０５を有していることによつて、インターフエ
イス４（第１図及び第３図）と異なる。

各スイツチＭは抵抗器１０２を介して入力端
子Ｉ０に接続され、この入力端子Ｉ０はキヤパシ
タ１０３を介して電源端子V_ddに接続されてい
る。上記スイツチＭは、また、抵抗器１０１を
介して電源端子V_ddに接続されている。抵抗器１
０１及び１０２並びにキヤパシタ１０３は、スイ
ツチＭの接点のためのリバウンド消去フイルタ
を構成する。

その他の全ての構成部品は、第１実施例（第１
図）の構成部品と同一である。

操作者がスイツチＭのみを作動位置に切換え
た時、入力端子Ｉ０の電位は電源端子V_ssの電位
に移行し、シユミツトトリガ回路８２の出力は状
態１へ移行する。入力端子Ｉ３及びＩ４の電位は
０であるから（総制御装置１７から何らの指令も
ない）、NORゲート８６の出力は状態１であり、
したがつて、NANDゲート８７の出力は状態０
へ移行する。NANDゲート８９の出力は、状態
０へ移行し、それにより、NORゲート９１の出
力は状態０に変化する。NORゲート８６の出力
は状態１であるから、単安定論理回路９５は能動
状態とならず、したがつて、この回路９５の出力
端子Ｓは、依然、状態１を出力している。
NANDゲート８９の出力が状態１である時、
NANDゲート９７の出力は状態０に移行し、
NANDゲート９９の出力は状態１に移行する。
この結果、遅延論理回路１００の能動入力端子Ｄ
を介して遅延期間（この例では３分間）が開始さ
れる。同時に、シユミツトトリガ回路８０，８１
及び８３の出力は状態０であるから、NANDゲ
ート９０の出力は状態０である。それにより、
NANDゲート９８は状態１に移行し、遅延論理
回路１００のリセツト端子Ｒは状態０の入力に移
行する。それにより、遅延期間は既に開始されて
いたので、遅延論理回路１００の出力端子Ｓは状
態０の出力に移行し、NORゲート９３の出力は
状態１に移行する。したがつて、モータ１５は、
出力端子Ｒ７を介して電力を供給され、上昇方向
に回転する。

上記スイツチＭが解放操作された時は、
NANDゲート８９の出力は状態０に復帰する。
しかし、NORゲート９１の出力は、依然、状態
０であるから、遅延期間が終了していない限り、
出力端子Ｒ７には、依然、電力が供給され続け
る。

上記遅延期間の終了時には、遅延論理回路１０
０の出力端子Ｓは状態０から状態１の出力に移行
し、それにより、NORゲート９３の出力は状態
０に移行する。したがつて、出力端子Ｒ７にはも
はや電力が供給されない。

遅延期間の終了前に、操作者が「停止」指令を
与えるためにスイツチＭ及びDIを同時に作動
位置に切換えた場合には、NANDゲート８９及
び９０の出力は、ともに、状態１へ移行し、それ
により、NANDゲート９８の出力は、状態０に
移行する。この移行は、遅延論理回路１００のリ
セツト端子Ｒが状態０の出力になるから、遅延期
間を０にリセツトする効果を有する。遅延期間が
０にリセツトされている時は、遅延論理回路１０
０の出力端子Ｓは状態１の出力に移行し、それに
より、NORゲート９３及び９４の出力は、再度
状態０となる。出力端子Ｒ６及びＲ７には、もは
や、電力が供給されないから、モータ１５は停止
する。

一の操作者がスイツチＭ（個別上昇）を押圧
する一方で、他の一の操作者が総制御装置１７の
スイツチDG（下降）を押圧した場合には、シユ
ミツトトリガ回路８１及び８２の出力は、それぞ
れ状態０及び状態１に移行する。単安定論理回路
９５の入力端子Ｔは状態０に移行するから、この
回路９５の出力端子Ｓは、単安定論理回路９５の
安定期間（例えば、10ms）中に、状態０に移行
する。この結果、遅延論理回路１００の能動入力
端子Ｄは状態０の出力に移行する。これにより、
遅延論理回路１００は、再度、能動状態となるこ
とができる。実際は、単安定論理回路９５の出力
端子Ｓが状態１の出力に復帰した時に、NAND
ゲート９０の出力が状態１であるから、NAND
ゲート９９の出力は状態１に移行する。NAND
ゲート９８の出力も状態１であり、かつ、
NANDゲート８９の出力は状態０であるから、
NANDゲート９９の出力の変化は、遅延サイク
ルを再開始する効果を有する。

NANDゲート９０の出力が状態１の時、NOR
ゲート９２の出力は状態０であり、また、遅延論
理回路１００の出力端子Ｓが状態０の出力である
から、NORゲート９４の出力は状態１に移行す
る。出力端子Ｒ６には、電力が供給され、それに
よりモータ１５は下降方向に回転する。

操作者が持続してスイツチDGが押圧する限
り、モータ１５には、３分間の遅延期間の終了ま
で、すなわち、遅延論理回路１００の出力端子Ｓ
が状態１に復帰するまで、出力端子Ｒ６により、
依然、電力が供給される。装置１１の全体は、２
人の操作者が同時にスイツチＭ及びDGを押圧
する限り、上述の状態を、依然、持続する。

操作者がスイツチDGを解放し、スイツチＭ
を、依然、作動位置に切換えたままにした時に
は、シユミツトトリガ回路８２は状態１であり、
かつ、NORゲート８６の出力が状態１であるか
ら、NANDゲート８７の出力は状態０に移行し、
それによりNANDゲート８９は状態１に移行す
る。NANDゲート９７及び９９並びにNORゲー
ト９１の出力は、それぞれ状態１及び状態０に移
行する。したがつて、遅延論理回路１００は、そ
の能動入力端子Ｄに現われる状態１により能動状
態となる。これにより、回路１００の入力端子Ｓ
は状態０に移行し、NORゲート９３の出力は状
態１に移行する。したがつて、出力端子Ｒ７には
遅延期間の終了時まで電力が供給される。モータ
１５は、電力が供給され、上昇方向に回転する。

本発明は、特にスライドシヤツタ、ブラインド
又はその他の類似物を駆動する電動モータを制御
するために利用することができる。

【図面の簡単な説明】

添付図面は、本発明による実施例を代表例とし
て示すものである。第１図は、本発明の第１実施
例の回路線図である。第２図は、論理的漸進ユニ
ツトを構成する。マイクロカリキユレータの不揮
発性メモリ中に含まれた第１実施例中のプログラ
ム線図である。第３図は、本発明の第２実施例の
回路線図である。第４図は、論理的漸進ユニツト
を構成する、マイクロカリキユレータの不揮発性
メモリ中に含まれた第２実施例中のプログラム線
図である。第５図は、本発明の第３実施例の回路
線図である。第６図は、論理的漸進ユニツトを構
成する、第３実施例中の論理回路である。 １……マイクロカリキユレータ、２及び３……
出力インターフエイス、４及び４′……入力イン
ターフエイス、７……日射ピツクアツプ、８……
風力ピツクアツプ、１１，１１′及び１１″……個
別制御装置、１２……交流電源、１５……受電
器、１６……共通制御ライン、１７……総制御装
置、４１……走査プログラム、４２……記憶プロ
グラム、４４，４４′……受入れ指令制御プログ
ラム、４６……遅延プログラム、６９……優先論
理回路、７０……論理回路、７１……スイツチ位
置読取論理回路、７２……優先論理回路、７３…
…記憶論理回路、７４……遅延論理回路、Ｍ…
…スイツチ（上昇１、DI……スイツチ（下降）、
MG……スイツチ（上昇）、DG……スイツチ（下
降）、Ｍ／Ａ……付加的スイツチ、Ｒ０，Ｒ１，
Ｒ２及びＫ１……第１群の入力端子、Ｋ２，Ｋ４
及びＲ８……第２群の入力端子、Ｒ６及びＲ７…
…出力端子、Ｉ０及びＩ１……第１群の入力端
子、Ｉ３及びＩ４……第２群の入力端子。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも２個の状態をとり得る複数個の受
   電器を制御するための装置であつて、電源に接続
   された個別制御装置を有し、この個別制御装置は
   それぞれ受電器又は受電器群に結合され、各個別
   制御装置は、対応する受電器をその状態のいずれ
   か１個に望み通り定めるためのスイツチ手段を有
   するとともに、電源に接続された総制御装置によ
   り共通制御ラインを介して制御され、この総制御
   装置は全ての受電器をその状態のいずれか１個に
   望み通り定めるためのスイツチ手段を有する装置
   において、各個別制御装置は、常時電源に接続さ
   れた論理処理ユニツトを有し、この論理処理ユニ
   ツトは、一方で、少なくとも１個の入力端子が上
   記個別制御装置のスイツチ手段に接続された第１
   群の入力端子を有するとともに、他方で、少なく
   とも１個の出力インタフエースを介して、対応す
   る受電器に接続された出力端子を有し、総制御装
   置のスイツチ手段は、各個別制御装置に内蔵され
   た入力インタフエースを介して、各論理処理ユニ
   ツトに具えられた第２群の入力端子に接続され、
   各論理処理ユニツトは、一方で、対応する個別制
   御装置又は総制御装置により非同時的に与えられ
   た指令を連続して受入れるために設けられるとと
   もに、他方で、総制御装置により与えられた指令
   が対応する個別制御装置からの指令と同時である
   限り、その総制御装置からの指令のみを受入れる
   ために設けられていることを特徴とする受電器制
   御装置。 ２ 特許請求の範囲第１項に記載する装置におい
   て、各論理処理ユニツトは、不揮発性メモリに、
   走査プログラム、記憶プログラム、及び制御装置
   により与えられた指令を制御し逐次的に動作する
   プログラムを内蔵するマイクロカリキユレータに
   より構成され、走査プログラムは、第１群の入力
   端子において、対応する個別制御装置のスイツチ
   手段の位置に関する情報を収集し、第２群の入力
   端子において、総制御装置のスイツチ手段の位置
   に関する情報を収集するために設けられ、記憶プ
   ログラムは、上記スイツチ手段のこれらの位置を
   記憶するために設けられ、受入れ指令制御プログ
   ラムは、総制御装置から命令が来る事実又は命令
   が来ない事実を確認するために設けられ、応答が
   肯定である場合には、その総制御装置からの命令
   を、個別制御装置からの指令が、また、存在した
   か否かを確認することなしに、直ちに実行し、応
   答が否定である場合には、対応する個別制御装置
   により与えられた指令を実現するために設けられ
   たことを特徴とする受電器制御装置。 ３ 特許請求の範囲第１項に記載する装置におい
   て、各論理処理ユニツトは、スイツチ手段位置読
   取論理回路を有する論理回路により構成され、こ
   の論理回路は、スイツチ手段により与えられた多
   数の指令の中で、幾つかの指令が同時に与えられ
   たときに受け入れるべき１個を決定するために設
   けられた優先論理回路に接続され、この優先論理
   回路は、受入れられた指令を記憶し、上記論理回
   路の出力端子の１個を制御し又は制御しないため
   に設けられた記憶論理回路に接続されていること
   を特徴とする受電器制御装置。 ４ 幾つかのピツクアツプにより与えられた幾つ
   かの指令を比較して優先順位を確定するために設
   けられた優先論理回路を総制御装置が有する、特
   許請求の範囲第１項ないし第３項のいずれか１項
   に記載する装置において、上記優先論理回路は、
   優先順位により又はピツクアツプに与えられた他
   の要因により、予定値よりも長いか又は短い期間
   中それぞれ総制御装置のスイツチ手段を自動的に
   作動位置に切換えるために設けられたことを特徴
   とする受電器制御装置。 ５ 特許請求の範囲第１項ないし第４項のうちい
   ずれか１項に記載する装置において、個別制御装
   置は、少なくとも１個の付加的スイツチ手段を有
   し、このスイツチ手段は、総制御装置により与え
   られた指令の持続期間が予定値よりも短いときに
   は、一定位置にある対応する論理処理ユニツトを
   して上記指令を拒絶せしめるために設けられたこ
   とを特徴とする受電器制御装置。 ６ 受電器は、ブラインド、スライドシヤツタ又
   はその他類似物を制御する電動モータにより構成
   され、このモータは、自動停止装置を有するとと
   もに、この自動停止装置の動作が不十分な場合
   に、モータを停止させるために設けられた遅延手
   段を有する、特許請求の範囲第１項ないし第５項
   記載のいずれか１項に記載する装置において、各
   個別制御装置は、対応するモータの回転がこの個
   別制御装置により又は総制御装置により制御され
   るかの各場合において、作動位置に切換えられる
   ために設けられた個別遅延手段を有することを特
   徴とする受電器制御装置。