JPH0522421B2 - - Google Patents

Info

Publication number
JPH0522421B2
JPH0522421B2 JP58117366A JP11736683A JPH0522421B2 JP H0522421 B2 JPH0522421 B2 JP H0522421B2 JP 58117366 A JP58117366 A JP 58117366A JP 11736683 A JP11736683 A JP 11736683A JP H0522421 B2 JPH0522421 B2 JP H0522421B2
Authority
JP
Japan
Prior art keywords
reception
synchronization code
transmission
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58117366A
Other languages
English (en)
Other versions
JPS6010832A (ja
Inventor
Shigeo Kodaira
Eiji Minamitani
Takao Makyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58117366A priority Critical patent/JPS6010832A/ja
Publication of JPS6010832A publication Critical patent/JPS6010832A/ja
Publication of JPH0522421B2 publication Critical patent/JPH0522421B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は上り下り時分割伝送方式(所謂ピンポ
ン伝送方式)を用いた二線式回線を経由して自動
交換機に収容される端末装置に係り、特に通信開
始時の同期確定時間を短縮する同期検出回路に関
す。
(b) 技術の背景 自動交換機に電話系端末装置のみならずデータ
通信等をサービスする非電話系端末装置を収容す
る試みがなされている。
かかる端末装置を二線式回線を経由して自動交
換機に収容する為に、第4図の上り下り時分割伝
送方式の概念図に示したように、該二線式回線を
所定周期(例えば8キロヘルツ)毎に自動交換機
からの送信期間と端末装置からの送信期間とに区
分し、それぞれの送信期間に信号の始まりを認識
する為の同期符号Fと、制御信号を伝送する制御
チヤネルDと、音声/データを伝送するデータチ
ヤネルB1〜Biとで構成されるバースト信号を
送信することにより相互通信を行う上り下り時分
割伝送方式(所謂ピンポン伝送方式)が使用され
る。
この種、上り下り時分割伝送方式により通信を
行う場合には、送信側装置が送信期間の最初に送
出する同期符号Fを受信側装置が検出することに
より、自動交換機および端末装置間の送受切替時
期を一致(同期確定)させておく必要がある。
(c) 従来技術と問題点 第1図はこの種端末装置における従来の同期検
出回路の一例を示す図である。
第1図において、当該端末装置の受信期間に、
図示されていない自動交換機から二線式回線1を
経由して伝達される受信信号は、二線四線変換回
路2を介して受信回路3により受信され、分離回
路4に伝達される。
分離回路4は送受切替計数回路9から出力され
る送受切替信号eから受信信号の開始を知り、該
受信信号に同期したクロツク信号(図示せず、以
下同じ)を所定数計数して、該クロツク数と同じ
数のビツト信号を抽出することにより、受信回路
3から伝達される受信信号から受信同期符号Fに
相当する部分を分離し、その他を固定データ(例
えば、全“0”)とした全体を同期符号信号rcと
して同期符号認識回路5に伝達する。
同期符号認識回路5は、上記分離された受信同
期符号F部分を、予め、定められた同期パターン
と比較し、一致すれば検出信号dを出力する。
一方、端末装置の送信時には、合成回路6が同
期符号発生回路7から伝達される送信同期符号F
信号scを送信データsdと合成して送信信号を作成
し、送信回路8に伝達する。該送信回路8は、伝
達された送信信号を二線四線変換回路2を介して
二線式回線1に送出する。
当該端末装置の送信時期と受信時期とは、送受
切替計数回路9の送出する送受切替信号eにより
識別される。送受切替計数回路9は、同期符号認
識回路5が上記受信同期符号Fを検出した時に出
力する検出信号dを基準にして、受信信号に同期
したクロツク信号を所定数計数することにより送
信期間および受信期間を決定し、送信期間には論
理値‘1'の送受信切替信号eを、受信期間には論
理値‘0'の送受信切替信号eを出力する。
この結果、送信期間には合成回路6および送信
回路8が付勢され、受信期間には受信回路3およ
び分離回路4が付勢される。
第5図は従来の同期確立シーケンスを示した図
であり、第6図は従来の同期符号検出中の動作シ
ーケンスを示した図である。
第5図に示したように、通信開始当初は、端末
装置と自動交換機とは、それぞれ、独自に送信期
間および受信期間を設定し、自動交換機は送信期
間に送信信号の制御チヤネルD、データチヤネル
B1〜Biを固定パターン(例えば、全‘0')に設
定して送出し、端末装置は受信期間中に、上記
自動交換機からの受信同期符号Fの検出を試み
る。
その従来の受信同期符号Fの検出動作を第6図
によつて、更に、詳細に説明する。
上記分離回路4は、第6図に示した如くに、先
ず、該受信期間の開始タイミングt1から所定の
クロツク数の間のビツトを同期符号Fとみなして
分離し、その他を固定データ(全‘0')とした全
体を、前述のように、受信同期符号F信号rcとし
て、同期符号認識回路5に送出し、該同期符号認
識回路5内で、前述のように、予め、定められて
いる同期パターンと比較する。
このとき、自動交換機と端末装置とは、未だ、
信号の送受切替えタイミングが合つていない。こ
のため、同期符号認識回路5は受信同期符号Fを
見つけることができず検出信号dを出力しない。
そこで、送受切替計数回路9は、該一定期間
(最低一送受信周期)中に、該検出信号dが出力
されないと、送受切替えタイミングが合つていな
いと判断し、次の周期では、上記設定した送信期
間および受信期間の1送受信期間を1クロツク分
だけ、一定方向に変位(シフト)させる。(第6
図では、左方向に変位させた例を示している) つまり、上記のように、自動交換機と端末装置
とにおいて、未だ、信号の送受切替えタイミング
が合つていない状態では、上記受信同期符号F信
号rcには、自動交換機からの送信信号と端末装置
からの送信信号とが重なつていて、該検出すべき
受信同期符号Fが、例えば、1送受信周期中に必
ず検出できるとは予測できない。
従つて、先ず、該受信同期符号Fの検出タイミ
ングを、該端末装置で生成した送受切替信号eの
受信期間の開始タイミングt1から、受信同期符
号Fに相当する期間に固定する。
然し、常に、同じ期間を見ていたのでは、永久
に、該受信同期符号Fを検出することができない
ことになるので、1周期毎に1クロツク分だけ、
変位(シフト)させたタイミング(第6図では、
前述のように、左側に変位、即ち、1クロツク分
早くしたタイミング)から所定のクロツク数の間
のビツトを同期符号Fとみなして分離したもの
を、予め、定められている同期パターンと比較す
ることを繰り返すことで、少なくとも、該変位
(シフト)回数が、1送受信周期内のクロツク数
と同じになる迄には、該受信同期符号Fを検出す
ることができることに由来する。
この受信同期符号Fの検出方式は、例えば、伝
送技術の分野では公知の「フレーム同期方法」と
類似の技術である。
従つて、従来方式においては、最低、1送受信
同期の後でないと、次の受信同期符号Fの検出を
試みることができない。
以上の過程を、該検出信号dが出力される迄繰
り返す。そして、該同期符号認識回路5が該受信
同期信号Fの検出に成功して上記検出信号dを出
力すると、該送受切替計数回路9は、上記変位
(シフト)動作を停止して、そのときの、送信期
間および受信期間の切替えタイミングを保持し、
同時計数回路12は、該検出信号dの計数を開始
し、m回(mは‘1'以上の整数)連続して同期符
号Fが検出されると自動交換機から端末装置方向
への同期が確立する。(第5図参照) 一方、自動交換機側は端末装置のように送受切
替信号の切替え時期を変位させず、最初に定めた
受信期間に端末装置からの同期符号Fが検出され
るのを待つている。端末装置側が送受切替時期を
変位させ、自動交換機側からの同期符号Fを検出
し、送受切替時期を保持すると、必然的に、該自
動交換機側でも端末送受信からの同期符号Fを検
出できるようになり、これをl回(lは‘1'以上
の整数で、l>m)連続して該同期符号Fを検出
すると、同期確立となり、送信信号の制御チヤネ
ルD、データチヤネルB1〜Biに有意なデータ
を乗せて端末装置に送出することにより通信が開
始される。(第5図参照) 以上の説明から明らかな如く、従来の同期検出
回路においては、通信開始の際に端末装置は自動
交換機とは独立に送信期間および受信期間を設定
し、一定周期(最低一送受信周期)毎に受信期間
を1クロツク分ずつ変位(シフト)させながら、
該受信期間に自動交換機からの受信同期符号Fの
検出を試みる。従つて、自動交換機と端末装置と
の間の同期が確定するための同期符号Fの検出の
計数(上記、m,lの計数)に入る迄に、一送受
信周期の変位(シフト)回数倍の長時間を要する
欠点があつた。
(d) 発明の目的 本発明の目的は、前述の如き従来の同期検出回
路の欠点を除去し、通信開始時における同期確定
時間を極力短縮させる手段を実現することにあ
る。
(e) 発明の構成 この目的は、上り下り時分割伝送方式を用いた
二線式回線を経由して自動交換機に収容される端
末装置において、前記自動交換機から伝達される
送信信号から同期符号を検出し、検出信号を出力
する同期符号検出手段と、前記検出信号の受信迄
は前記受信信号から1クロツクずつ抽出タイミン
グを変位させて前記同期符号検出手段へ出力し、
前記検出信号の受信後は前記受信信号から同期符
号の分離を前記検出信号を基準に定めた抽出タイ
ミングで行い前記同期符号検出手段へ出力する分
離手段と、前記検出信号に基づき送受信時期の切
替えを行う送受信切替手段と、前記検出信号が所
定回数に達する迄前記送受信切替手段からの送信
状態への切替えを抑止し、前記端末装置を前記受
信状態に保持する保持手段とを設けることにより
達成される。
(f) 発明の実施例 以下、本発明の一実施例を図面により説明す
る。第2図は本発明の一実施例による同期検出回
路を示す図であり、第3図は本発明の同期確立シ
ーケンスを示した図であり、第7図は本発明の同
期符号検出中、及び、n回連続検出中の動作シー
ケンスを示した図である。なお、全図を通じて同
一符号は同一対象物を示す。
先ず、第2図に示したように、本発明において
は、計数回路10とゲート11とが、新たに設け
られている。該ゲート11は端末装置からの送信
データを抑止し、該端末装置を受信状態に維持す
ることにより、同期未確定時の送信データと、受
信データとの衝突を防止する。
計数回路10は、疑似同期を防止する為の計数
回路であり、同期符号認識回路5′が受信同期符
号F信号rcを検出した場合に出力する検出信号d
を計数し、連続して、予め定められた基準数n
(但し、nは‘1'以上の整数)に達すると計数出
力gを出力し、ゲート11を導通状態とする。
通信休止状態においては、該計数回路10は計
数出力gを出力していない為、該ゲート11は阻
止状態にあり、送受切替計数回路9から出力され
る送受切替信号eが該ゲート11により論理値‘
0'に維持される。
その結果、受信回路3および分離回路4′が付
勢され、合成回路6および送信回路8は付勢され
ず、当該端末装置は受信状態となる。
分離回路4′は、従来方式の分離回路4(第1
図参照)とは多少異なり、受信信号から同期符号
Fと、制御チヤネルD、データチヤネルB1〜
Biとに分離する際、ゲート11が導通状態の時
は送受切替信号eにより、ゲート11が阻止状態
にある時は検出信号dにより受信信号の先頭を知
つて、該受信信号に同期したクロツク信号を所定
数{送受切替信号eと、検出信号dとでは、第7
図イ,ロで示した如くに、その所定数は異なる}
を計数することにより、同期符号Fの抽出時期を
定め、該同期符号F部分を分離し、該分離した同
期符号F部分以外は固定データ(例えば、全‘
0')とした全体を同期符号F信号rcとして同期符
号認識回路5′へ出力する。然し、上記送受切替
信号e、及び検出信号dの出力が一定期間無い場
合は、受信信号をその侭同期符号認識回路5′に
出力する。
従つて、同期符号認識回路5′は、先ず、該受
信状態のままで、分離回路4′より入力される同
期符号F信号rc(上記受信状態のままでは、上記
の如く、受信信号と同じである)を、これに同期
したクロツクで、第7図(同期符号比較)に示し
た如くに、1クロツクずつ変位(シフト)させな
がら、予め、定められた同期パターンと比較し、
一致すると、同期信号dを出力する。
該受信信号には、1送受信同期中に1回、必
ず、受信同期符号Fを含んでおり、上記ゲート1
1により、送信データとの衝突がない為、第7図
で二重斜線で示した如くに、最大、1送受信周期
の間には、該受信同期符号F検出することができ
る。
従来方式においては、前述のように、1送受信
周期毎に、受信期間を1クロツク分ずつ変位(シ
フト)させながら、該受信同期符号Fの検出を行
つているので、該1送受信周期の変位(シフト)
回数倍の長時間を必要としたが、上記のように、
本発明の場合には、最大、1送受信周期の間に
は、必ず、該受信同期符号F検出することができ
る。
本発明においては、このように、該ゲート11
により、正規に同期信号Fを検出したと認識する
迄、受信状態のままで、交換機側からの送信信号
を受信して、1クロツクずつ、検出タイミングを
シフトして、該受信同期符号Fの検出を試みるよ
うにした所に特徴がある。
本発明の同期検出回路の各回路は、上記のよう
に機能するので、通信が開始されると、自動交換
機は、第1図におけると同様に、独自に送信期間
と受信期間を設定し、送信期間に送信信号の制御
チヤネルD、データチヤネルB1〜Biを固定パ
ターン(例えば、全‘0')に設定して送信する。
一方、端末装置は上記のように合成回路6、お
よび送信回路8が付勢されない為、前述のよう
に、専ら受信状態を維持し、分離回路4′は、送
受切替信号e、及び検出信号dの入力が無いた
め、受信回路3から伝達される受信信号をその
侭、同期符号認識回路5′に伝達する。
ここで、該同期符号認識回路5′は、分離回路
4′から伝達される同期符号F信号rcを、該同期
符号F信号rcに同期したクロツクで1クロツクず
つ変位(シフト)させながら、予め、定められた
同期パターンと比較し、受信同期符号Fの検出を
試みる。この時、該同期符号F信号rcは受信回路
3からの受信信号そのものであり、該受信信号は
1送受信周期中に1回、必ず、受信同期符号Fを
含んでいる為、最大、1送受信周期間内で、該受
信同期符号Fを検出する。(第7図の同期符号検
出中のシーケンス参照) このようにして、該同期符号認識回路5′は、
受信同期符号Fを検出すると、分離回路4′に検
出信号dを伝達して受信同期符号Fの抽出時期を
保持させ、又、送受切替計数回路9および計数回
路10にも該計数信号dを伝達する。
送受切替計数回路9は第1図におけると同様
に、送受切替信号eの送信期間および受信期間の
切替えタイミングを決定、保持して送出するが、
ゲート11は依然阻止状態にある為、端末装置は
受信状態を維持する。
上記受信状態では、上記ゲート11が導通状態
となる迄、分離回路4′は、前述のように、該同
期符号認識回路5′から送られてきた検出信号d
を基準にして定めた同期符号F抽出期間から、該
受信同期符号Fを分離し、該分離した同期符号F
以外は固定データとした全体を同期符号F信号rc
として同期符号認識回路5′に出力する。
該計数回路10は、同期符号認識回路5′から
伝達される該検出信号dを計数し、連続検出回数
が前述の基準数nに達すると計数出力gを出力
し、ゲート11を導通状態とする。
この結果、送受切替計数回路9において、上記
同期符号Fの検出信号dを受信した時点から、所
定のクロツク数を計数して生成している、一送受
信周期毎に論理値‘1'、及び、‘0'に切り替えら
れる上記送受切替信号eがゲート11を介して出
力されると、その送信期間(論理‘1'の期間)の
最初に同期符号発生回路7の発生する送信同期符
号F信号scが合成回路6を介して送信回路8に伝
達され、二線四線変換回路2を介して二線式回線
1に送出される。
又、このとき、同期計数回路12への検出信号
dの出力を阻止していたゲート13も導通状態と
なり、該同期計数回路12は検出信号dの計数を
開始する。以後の同期確立から通信開始迄の動作
は従来方式と同様である。
上記の動作シーケンスを示したものが第7図、
第3図である。本発明の場合、端末装置は、自動
交換機から送られてくる受信信号を、分離回路
4′で、専ら受信状態の侭で受信し、分離した同
期符号Fを同期符号認識回路5′に送出し、該同
期符号Fを同期符号認識回路5′で比較一致を検
出すると、上記検出信号dが計数回路10に送
出され、そこで、該検出信号dをn回連続して検
出すると、分離回路4′において、上記のタ
イミングで分離した受信同期符号Fを正規の受信
同期符号Fと認識して、ゲート11を導通状態
(のタイミング)とする。この時点で、既に、
該送受信切替計数回路9で決定、保持されていた
タイミングの送受切替信号eが送出され、以降、
従来方式と同じ動作で、該端末装置、及び、自動
交換機のそれぞれの同期計数回路12等におい
て、m,l回の同期符号Fを検出することで同期
を確立する。
以上の説明から明らかな如く、本実施例によれ
ば、通信開始当初は、端末装置は専ら受信状態を
維持し、受信信号を1クロツクずつ変位(シフ
ト)しながら、受信同期符号Fの検出を試みるこ
とにより、1送受信周期以内に、該受信同期符号
Fを検出する。その後、疑似同期防止のために、
該受信同期符号F検出時に出力される検出信号d
により、該受信同期符号Fの抽出時期を、前述の
ように、所定のクロツク数を計数して定め、その
抽出タイミングにおいて、予め、定められた基準
数nだけ、連続して該受信同期符号Fを検出した
後に、送信を開始し、送受信の同期を確定する為
の同期符号検出の計数動作(従来と同じ、m,l
の計数)に入る。
従つて、端末装置側での、上記同期符号検出の
計数動作(m,lの計数)に入る迄に要する時間
は、第7図に示した如く、従来の1送受信周期の
変位(シフト)回数倍ではなく、同期符号検出中
の受信信号ビツトに同期した1クロツク分ずつの
変位(シフト)回数倍に、上記疑似同期防止の為
の同期符号検出に必要な、1送受信周期のn倍を
加えた値となり、nの値を小さく設定する程、第
1図、第6図に示した従来方式に比較して大幅に
短縮されることが分かる。
(g) 発明の効果 以上、本発明によれば、前記端末装置におい
て、通信開始の際の同期確定に要する時間が大幅
に短縮され、通信が早急に開始される。
【図面の簡単な説明】
第1図は従来の同期検出回路の一例を示す図、
第2図は本発明の一実施例による同期検出回路を
示す図、第3図は本発明の同期確立シーケンスを
示した図、第4図は上り下り時分割伝送方式の概
念図、第5図は従来の同期確立シーケンスを示し
た図、第6図は従来の同期符号検出中の動作シー
ケンスを示した図、第7図は本発明の同期符号検
出中、及び、n回連続検出中の動作シーケンスを
示した図である。 図において、1は二線式回線、2は二線四線変
換回路、3は受信回路、4及び4′は分離回路、
5及び5′は同期符号認識回路、6は合成回路、
7は同期符号発生回路、8は送信回路、9は送受
切替計数回路、10は計数回路、11及び13は
ゲート、12は同期計数回路、dは検出信号、e
は送受切替信号、gは計数出力、rcは受信同期符
号F信号、rdは受信データ、scは送信同期符号F
信号、sdは送信データ、を示す。

Claims (1)

  1. 【特許請求の範囲】 1 上り下り時分割伝送方式を用いた二線式回線
    を経由して自動交換機に収容される端末装置にお
    いて、 前記自動交換機から伝達される受信信号から同
    期符号Fを検出し、検出信号dを出力する同期符
    号検出手段5′と、 前記検出信号dの受信迄は前記受信信号から1
    クロツクずつ抽出タイミングを変位させて前記同
    期符号検出手段5′へ出力し、前記検出信号dの
    受信後は前記受信信号から同期符号Fの分離を前
    記検出信号dを基準に定めた抽出タイミングで行
    い前記同期符号検出手段5′へ出力する分離手段
    4′と、 前記検出信号dに基づき送受信時期の切替えを
    行う送受信切替手段9と、 前記検出信号dが所定回数nに達する迄前記送
    受信切替手段9からの送信状態への切替えを抑止
    し、前記端末装置を前記受信状態に保持する保持
    手段10,11とを設けることを特徴とする同期
    検出回路。
JP58117366A 1983-06-29 1983-06-29 同期検出回路 Granted JPS6010832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58117366A JPS6010832A (ja) 1983-06-29 1983-06-29 同期検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58117366A JPS6010832A (ja) 1983-06-29 1983-06-29 同期検出回路

Publications (2)

Publication Number Publication Date
JPS6010832A JPS6010832A (ja) 1985-01-21
JPH0522421B2 true JPH0522421B2 (ja) 1993-03-29

Family

ID=14709881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58117366A Granted JPS6010832A (ja) 1983-06-29 1983-06-29 同期検出回路

Country Status (1)

Country Link
JP (1) JPS6010832A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0534688A3 (en) * 1991-09-21 1993-08-04 Sekisui Kagaku Kogyo Kabushiki Kaisha Formed piece continuous manufacturing apparatus and manufacturing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2567715B2 (ja) * 1990-03-14 1996-12-25 富士通株式会社 加入者伝送装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0534688A3 (en) * 1991-09-21 1993-08-04 Sekisui Kagaku Kogyo Kabushiki Kaisha Formed piece continuous manufacturing apparatus and manufacturing method

Also Published As

Publication number Publication date
JPS6010832A (ja) 1985-01-21

Similar Documents

Publication Publication Date Title
CA1298420C (en) Demultiplexer system
US4004100A (en) Group frame synchronization system
US4631721A (en) Bidirectional communication system of a two-wire bus comprising an active terminator
US3963869A (en) Parity framing of pulse systems
US3887769A (en) Frame syncrhonization of elastic data bit stores
US3809820A (en) Multi-channel asynchronous to synchronous converter
EP0212327B1 (en) Digital signal transmission system having frame synchronization operation
US4105869A (en) Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels
US5046074A (en) Synchronization method and synchronization recovery devices for half-duplex communication
US3592970A (en) Time division self-correcting switching system
US5144624A (en) Direct digital access telecommunication system with signaling bit detection
JP2924060B2 (ja) デジタル移動通信システム
US4010325A (en) Framing circuit for digital signals using evenly spaced alternating framing bits
JPS6010832A (ja) 同期検出回路
JP2948894B2 (ja) フレーム同期回路
JPS648941B2 (ja)
JPH09162853A (ja) バースト同期回路
JPS588782B2 (ja) マルチフレ−ム同期装置
JPS5911222B2 (ja) マルチフレ−ム同期方式
JP3014120B2 (ja) フレーム同期検出装置
JPS59190753A (ja) 双方向通信方式
JP3411197B2 (ja) 回線終端装置
JPH0530067A (ja) チヤネル検出装置
JPS5912059B2 (ja) デジタル通信方式の同期方法
JPH0221183B2 (ja)