JPH05226506A - 表面実装型複合部品及びその製造方法 - Google Patents
表面実装型複合部品及びその製造方法Info
- Publication number
- JPH05226506A JPH05226506A JP4031016A JP3101692A JPH05226506A JP H05226506 A JPH05226506 A JP H05226506A JP 4031016 A JP4031016 A JP 4031016A JP 3101692 A JP3101692 A JP 3101692A JP H05226506 A JPH05226506 A JP H05226506A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ceramic substrates
- component
- laminated
- surface mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/501—Inductive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】本発明は、回路を内蔵したセラミック製表面実
装型複合部品に関し、半導体チップや互いに性質の異な
る各種部品の混在を許容し、かつ設計の自由度の高い複
合部品を提供する。 【構成】焼成済みのセラミック基板に回路部品を実装
し、このセラミック基板を複数枚積層し、これら積層さ
れた複数枚のセラミック基板の側面に沿って外部回路と
の接続用の外部電極を形成する。
装型複合部品に関し、半導体チップや互いに性質の異な
る各種部品の混在を許容し、かつ設計の自由度の高い複
合部品を提供する。 【構成】焼成済みのセラミック基板に回路部品を実装
し、このセラミック基板を複数枚積層し、これら積層さ
れた複数枚のセラミック基板の側面に沿って外部回路と
の接続用の外部電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、回路を内蔵したセラミ
ック製表面実装型複合部品に関する。
ック製表面実装型複合部品に関する。
【０００２】
【従来の技術】従来、回路を内蔵した小型のセラミック
製表面実装型複合部品としては、ＴＤＫ株式会社のＭＨ
Ｄ（積層混成集積回路素子）（「マルチレイヤハイブリ
ッドＩＣ」高谷稔著 電子材料’８９、５工業調査会
参照。但しこの文中ではＭＨＣ（Ｍｕｌｔｉｌａｙｅｒ
Ｈｙｂｒｉｄ Ｃｉｒｃｕｉｔ）と記載されてい
る。）に代表される、一体焼成型のものが一般的であ
る。
製表面実装型複合部品としては、ＴＤＫ株式会社のＭＨ
Ｄ（積層混成集積回路素子）（「マルチレイヤハイブリ
ッドＩＣ」高谷稔著 電子材料’８９、５工業調査会
参照。但しこの文中ではＭＨＣ（Ｍｕｌｔｉｌａｙｅｒ
Ｈｙｂｒｉｄ Ｃｉｒｃｕｉｔ）と記載されてい
る。）に代表される、一体焼成型のものが一般的であ
る。
【０００３】
【発明が解決しようとする課題】上記一体焼成型の表面
実装型の複合部品には、 （１）セラミックスを、最低でも８００℃以上の高温で
焼成する必要があるため、半導体ＩＣを内蔵することは
不可能である。 （２）性質の異なる誘電体セラミックス，磁性体セラミ
ックス，導体などを同時に焼成する必要があり、材料，
プロセスなどに困難が伴う。 （３）焼成完了まで検査は不可能であり、一部に動作不
良があった場合、その部分だけを交換することは不可能
である。 という各種の問題点が存在する。
実装型の複合部品には、 （１）セラミックスを、最低でも８００℃以上の高温で
焼成する必要があるため、半導体ＩＣを内蔵することは
不可能である。 （２）性質の異なる誘電体セラミックス，磁性体セラミ
ックス，導体などを同時に焼成する必要があり、材料，
プロセスなどに困難が伴う。 （３）焼成完了まで検査は不可能であり、一部に動作不
良があった場合、その部分だけを交換することは不可能
である。 という各種の問題点が存在する。
【０００４】本発明は、上記事情に鑑み、半導体チップ
や互いに性質の異なる各種部品の混在を許容し、かつ設
計の自由度の高い表面実装型複合部品及びその製造方法
を提供することを目的とする。
や互いに性質の異なる各種部品の混在を許容し、かつ設
計の自由度の高い表面実装型複合部品及びその製造方法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成する本発
明の表面実装型複合部品は、積層された複数枚のセラミ
ック基板と、これらセラミック基板に実装された回路部
品と、積層された複数枚のセラミック基板の側面に沿っ
て形成された、外部回路との接続用の外部電極とを備え
たことを特徴とするものである。
明の表面実装型複合部品は、積層された複数枚のセラミ
ック基板と、これらセラミック基板に実装された回路部
品と、積層された複数枚のセラミック基板の側面に沿っ
て形成された、外部回路との接続用の外部電極とを備え
たことを特徴とするものである。
【０００６】ここで上記複数枚のセラミック基板のうち
の少なくとも１枚に、回路部品実装用の空間を形成する
ための穴が形成されていてもよい。また、本発明の表面
実装型複合部品の製造方法は、焼成済みのセラミック基
板に回路部品を実装し、このセラミック基板を複数枚積
層し、これら積層された複数枚のセラミック基板の側面
に沿って外部回路との接続用の外部電極を形成すること
を特徴とするものである。
の少なくとも１枚に、回路部品実装用の空間を形成する
ための穴が形成されていてもよい。また、本発明の表面
実装型複合部品の製造方法は、焼成済みのセラミック基
板に回路部品を実装し、このセラミック基板を複数枚積
層し、これら積層された複数枚のセラミック基板の側面
に沿って外部回路との接続用の外部電極を形成すること
を特徴とするものである。
【０００７】
【作用】本発明は、上記のように焼成済みのセラミック
基板を用いるものであるため、半導体ＩＣや性質の互い
に異なる誘電体セラミックス，磁性体セラミックス，導
体等の混在が許容される。また導体や抵抗体は市販のも
のが使用可能であり、コンデンサやインダクタの大き
さ，特性等の設計自由度が高く、また半導体の発熱を考
慮した配置等レイアウト設計の自由度も高い表面実装型
複合部品が構成される。
基板を用いるものであるため、半導体ＩＣや性質の互い
に異なる誘電体セラミックス，磁性体セラミックス，導
体等の混在が許容される。また導体や抵抗体は市販のも
のが使用可能であり、コンデンサやインダクタの大き
さ，特性等の設計自由度が高く、また半導体の発熱を考
慮した配置等レイアウト設計の自由度も高い表面実装型
複合部品が構成される。
【０００８】
【実施例】以下、本発明の実施例について説明する。図
１は本発明の表面実装型複合部品の一実施例の、一部を
断面して示した斜視図、図２は、その分解斜視図であ
る。ただし煩雑さを避けるため、図２においては外部電
極は図示が省略されており、基板の枚数も少なく示され
ている。
１は本発明の表面実装型複合部品の一実施例の、一部を
断面して示した斜視図、図２は、その分解斜視図であ
る。ただし煩雑さを避けるため、図２においては外部電
極は図示が省略されており、基板の枚数も少なく示され
ている。
【０００９】この表面実装型複合部品１０は、焼成済み
のセラミック基板の上に、所望の大きさの穴をあけた焼
成済みの基板を必要枚数積み重ね、これによってできた
窪みの部分に半導体チップや表面実装部品を搭載し、さ
らに焼成済みのセラミック基板を積み重ねて、最後に外
部電極を形成して一個の表面実装部品としたものであ
る。なお、各々のセラミック基板には必要に応じて導体
パターンや抵抗が形成されている。また、各層は必要に
応じてビアホールや外部電極により他層と接続されてい
る。また、半導体チップや表面実装部品を実装した基板
は、その部品実装面を下に向けることも可能である（図
６参照）。
のセラミック基板の上に、所望の大きさの穴をあけた焼
成済みの基板を必要枚数積み重ね、これによってできた
窪みの部分に半導体チップや表面実装部品を搭載し、さ
らに焼成済みのセラミック基板を積み重ねて、最後に外
部電極を形成して一個の表面実装部品としたものであ
る。なお、各々のセラミック基板には必要に応じて導体
パターンや抵抗が形成されている。また、各層は必要に
応じてビアホールや外部電極により他層と接続されてい
る。また、半導体チップや表面実装部品を実装した基板
は、その部品実装面を下に向けることも可能である（図
６参照）。
【００１０】以下、この表面実装型複合部品の製造方法
の例について説明する。 （１）図２に示すように必要に応じて穴が形成された複
数の絶縁性セラミック基板を焼成し、この焼成後の絶縁
性セラミック基板１２に導体パターン６３（図１参照）
や抵抗を、厚膜または薄膜プロセスを用いて形成する。 （２）小さいインダクタは、絶縁性セラミック基板１２
上に導体でスパイラルなどを形成することにより得られ
る。大きなインダクタは、図３に示すように磁性体セラ
ミック基板１４上に導体６３パターンでスパイラルを形
成することにより得られる。この層を複数重ね、ビアホ
ール６４や外部電極６５（図１参照）で直列に接続する
ことにより、さらに大きなインダクタを得ることもでき
る。 （３）コンデンサは、誘電体セラミック基板１６の両面
に電極６６を形成することにより得られる（図２参
照）。また、図４に示すように、この層を複数枚重ねて
接着剤３０で接着し、ビアホール６４や外部電極６５で
並列に接続することにより、大容量コンデンサを得るこ
ともできる。また、異なる性質の誘電体層を重ねること
も可能であり、例えば、温度補償用コンデンサと高誘電
率系コンデンサとを同時に内蔵することも可能である。 （４）半導体チップ６１の実装方法は、まずベースとな
る基板に、所定の大きさの穴をあけた基板を所定の枚数
重ねる。こうしてできた窪みに半導体チップ６１を埋め
込む。このとき、半導体チップ６１は、ベース基板に、
はんだ、または接着剤で固定される。半導体チップ６１
と基板に形成された回路とはワイヤボンディング、また
はフリップチップなどの手法を用いて接続される。 （５）表面実装部品６２は、ベースとなる基板上に形成
された回路に、はんだ、または導電性接着剤で実装され
る。その後、これらの部品が納まる空間が形成されるよ
うに、穴を開けた基板が必要枚数重ねられる。 （６）上記（１）〜（５）で製造された各層を、接着剤
で接合する（図２参照）。 （７）はんだ付け可能な導電性樹脂を塗布する、または
導電性接着剤で銅などの金属板を接着することにより、
外部電極６５を形成する。
の例について説明する。 （１）図２に示すように必要に応じて穴が形成された複
数の絶縁性セラミック基板を焼成し、この焼成後の絶縁
性セラミック基板１２に導体パターン６３（図１参照）
や抵抗を、厚膜または薄膜プロセスを用いて形成する。 （２）小さいインダクタは、絶縁性セラミック基板１２
上に導体でスパイラルなどを形成することにより得られ
る。大きなインダクタは、図３に示すように磁性体セラ
ミック基板１４上に導体６３パターンでスパイラルを形
成することにより得られる。この層を複数重ね、ビアホ
ール６４や外部電極６５（図１参照）で直列に接続する
ことにより、さらに大きなインダクタを得ることもでき
る。 （３）コンデンサは、誘電体セラミック基板１６の両面
に電極６６を形成することにより得られる（図２参
照）。また、図４に示すように、この層を複数枚重ねて
接着剤３０で接着し、ビアホール６４や外部電極６５で
並列に接続することにより、大容量コンデンサを得るこ
ともできる。また、異なる性質の誘電体層を重ねること
も可能であり、例えば、温度補償用コンデンサと高誘電
率系コンデンサとを同時に内蔵することも可能である。 （４）半導体チップ６１の実装方法は、まずベースとな
る基板に、所定の大きさの穴をあけた基板を所定の枚数
重ねる。こうしてできた窪みに半導体チップ６１を埋め
込む。このとき、半導体チップ６１は、ベース基板に、
はんだ、または接着剤で固定される。半導体チップ６１
と基板に形成された回路とはワイヤボンディング、また
はフリップチップなどの手法を用いて接続される。 （５）表面実装部品６２は、ベースとなる基板上に形成
された回路に、はんだ、または導電性接着剤で実装され
る。その後、これらの部品が納まる空間が形成されるよ
うに、穴を開けた基板が必要枚数重ねられる。 （６）上記（１）〜（５）で製造された各層を、接着剤
で接合する（図２参照）。 （７）はんだ付け可能な導電性樹脂を塗布する、または
導電性接着剤で銅などの金属板を接着することにより、
外部電極６５を形成する。
【００１１】なお、図５に示すように、最上部の基板１
８の上面（外側の面）にも回路が形成できる。製品内部
に納まらない大型のコイル３１、コンデンサ３２、図示
しないトランス等は、この面に実装可能である。また半
導体チップ６１や表面実装部品６２の実装面は下向きに
もできるので、例えば図６に示すように、最上層と最下
層の内側に半導体チップ６１など発熱性の部品を実装
し、製品の下部ははんだ３２など熱伝導性の良いもので
マザーボード３３に接着し、製品の上部には放熱フィン
３４を取りつけることにより、良好な放熱性を得ること
ができる。
８の上面（外側の面）にも回路が形成できる。製品内部
に納まらない大型のコイル３１、コンデンサ３２、図示
しないトランス等は、この面に実装可能である。また半
導体チップ６１や表面実装部品６２の実装面は下向きに
もできるので、例えば図６に示すように、最上層と最下
層の内側に半導体チップ６１など発熱性の部品を実装
し、製品の下部ははんだ３２など熱伝導性の良いもので
マザーボード３３に接着し、製品の上部には放熱フィン
３４を取りつけることにより、良好な放熱性を得ること
ができる。
【００１２】
【発明の効果】以上説明したように、本発明では、 （１）焼成済みのセラミック基板を用いるため、半導体
チップを内蔵することが可能である。 （２）表面実装部品も内蔵可能である。 （３）導体や抵抗体は市販のものが使用可能である。 （４）コンデンサやインダクタの大きさ，特性の設計自
由度が高い。 （５）半導体の発熱を考慮した配置など、レイアウト設
計の自由度が高い。 等の優れた効果を奏する。
チップを内蔵することが可能である。 （２）表面実装部品も内蔵可能である。 （３）導体や抵抗体は市販のものが使用可能である。 （４）コンデンサやインダクタの大きさ，特性の設計自
由度が高い。 （５）半導体の発熱を考慮した配置など、レイアウト設
計の自由度が高い。 等の優れた効果を奏する。
【００１３】この手法を用いることにより、例えば、レ
ギュレータ制御用の半導体と、これに必要な大型のイン
ダクタ、コンデンサとを内蔵し、外付け回路不要の表面
実装型のレギュレータの製造も可能である。
ギュレータ制御用の半導体と、これに必要な大型のイン
ダクタ、コンデンサとを内蔵し、外付け回路不要の表面
実装型のレギュレータの製造も可能である。
【図１】本発明の表面実装型複合部品の一実施例の、一
部を断面して示した斜視図である。
部を断面して示した斜視図である。
【図２】本発明の一実施例の分解斜視図である。
【図３】インダクタの部分の斜視図である。
【図４】コンデンサの部分の断面図である。
【図５】表面実装型複合部品上にさらに回路部品を配置
した状態を示した斜視図である。
した状態を示した斜視図である。
【図６】最上層の基板と最下層の基板の内側に半導体チ
ップを配置した状態を示した断面模式図である。
ップを配置した状態を示した断面模式図である。
１０ 表面実装型複合部品 １２、１８ 絶縁製セラミック基板 １４ 磁性体セラミック基板 １６ 誘電体セラミック基板 ６１ 半導体チップ ６２ 表面実装部品 ６３ 導体パターン ６４ ビアホール ６５ 外部電極 ６６ 電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/13 7210−4Ｍ 8617−4Ｍ Ｈ０１Ｌ 23/12 Ｂ 8617−4Ｍ Ｑ (72)発明者 豊田 明和 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 内 (72)発明者 古屋田 栄 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス工場内
Claims (3)
- 【請求項１】 積層された複数枚のセラミック基板と、 これらセラミック基板に実装された回路部品と、 積層された前記複数枚のセラミック基板の側面に沿って
形成された、外部回路との接続用の外部電極とを備えた
ことを特徴とする表面実装型複合部品。 - 【請求項２】 前記複数枚のセラミック基板のうちの少
なくとも１枚に、回路部品実装用の空間を形成するため
の穴が形成されてなることを特徴とする請求項１記載の
表面実装型複合部品。 - 【請求項３】 焼成済みのセラミックス基板に回路部品
を実装し、前記セラミック基板を複数枚積層し、これら
積層された複数枚のセラミック基板の側面に沿って外部
回路との接続用の外部電極を形成することを特徴とする
表面実装型複合部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4031016A JPH05226506A (ja) | 1992-02-18 | 1992-02-18 | 表面実装型複合部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4031016A JPH05226506A (ja) | 1992-02-18 | 1992-02-18 | 表面実装型複合部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226506A true JPH05226506A (ja) | 1993-09-03 |
Family
ID=12319743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4031016A Withdrawn JPH05226506A (ja) | 1992-02-18 | 1992-02-18 | 表面実装型複合部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226506A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2780551A1 (fr) * | 1998-06-29 | 1999-12-31 | Inside Technologies | Micromodule electronique integre et procede de fabrication d'un tel micromodule |
| WO2001006535A1 (en) * | 1999-07-16 | 2001-01-25 | Sarnoff Corporation | Electron gun with laminated ceramic resistor and capacitor |
| WO2003034494A1 (en) * | 2001-10-15 | 2003-04-24 | Matsushita Electric Industrial Co., Ltd. | Module component |
| CN100343965C (zh) * | 2004-01-27 | 2007-10-17 | 卡西欧计算机株式会社 | 具有上下导电层的导通部的半导体装置及其制造方法 |
| JP2024044301A (ja) * | 2022-09-21 | 2024-04-02 | 株式会社村田製作所 | 回路モジュール |
-
1992
- 1992-02-18 JP JP4031016A patent/JPH05226506A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2780551A1 (fr) * | 1998-06-29 | 1999-12-31 | Inside Technologies | Micromodule electronique integre et procede de fabrication d'un tel micromodule |
| WO2000001013A1 (fr) * | 1998-06-29 | 2000-01-06 | Inside Technologies | Micromodule electronique integre et procede de fabrication d'un tel micromodule |
| US6319827B1 (en) | 1998-06-29 | 2001-11-20 | Inside Technologies | Integrated electronic micromodule and method for making same |
| CN100342536C (zh) * | 1998-06-29 | 2007-10-10 | 内部技术公司 | 集成电子微组件及制造该微组件的方法 |
| WO2001006535A1 (en) * | 1999-07-16 | 2001-01-25 | Sarnoff Corporation | Electron gun with laminated ceramic resistor and capacitor |
| WO2003034494A1 (en) * | 2001-10-15 | 2003-04-24 | Matsushita Electric Industrial Co., Ltd. | Module component |
| US6828670B2 (en) | 2001-10-15 | 2004-12-07 | Matsushita Electric Industrial Co., Ltd. | Module component |
| CN100343965C (zh) * | 2004-01-27 | 2007-10-17 | 卡西欧计算机株式会社 | 具有上下导电层的导通部的半导体装置及其制造方法 |
| JP2024044301A (ja) * | 2022-09-21 | 2024-04-02 | 株式会社村田製作所 | 回路モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010076B1 (ko) | 다층혼성집적회로 | |
| US7649252B2 (en) | Ceramic multilayer substrate | |
| US5861670A (en) | Semiconductor device package | |
| US20040184219A1 (en) | Assembly of semiconductor device, interposer and substrate | |
| CA1037615A (en) | Functional package for complex electronic systems and method of fabrication | |
| JPH06291216A (ja) | 基板及びセラミックパッケージ | |
| WO2000063970A1 (en) | Module component and method of manufacturing the same | |
| CN1973587A (zh) | 混合型电子部件及其制造方法 | |
| JPS6266506A (ja) | 多層セラミツクコンデンサ−を含む高静電容量ブスバ− | |
| JP2003188538A (ja) | 多層基板、および多層モジュール | |
| JPH05226506A (ja) | 表面実装型複合部品及びその製造方法 | |
| US5669136A (en) | Method of making high input/output density MLC flat pack | |
| US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
| CN110323061A (zh) | 具有多种烧制模式的三维模组 | |
| US4568999A (en) | Multilayer ceramic capacitor on printed circuit | |
| JP2001077290A (ja) | 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法 | |
| JP2004247699A (ja) | 配線基板 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JP3909285B2 (ja) | 配線基板 | |
| JP2817553B2 (ja) | 半導体パッケージ構造及びその製造方法 | |
| JP2003318065A (ja) | 積層電子部品およびその製造方法 | |
| JP2023160030A (ja) | 多層基板、モジュールおよび通信装置 | |
| JPS5994856A (ja) | 複合回路装置とその実装方法 | |
| JP3250166B2 (ja) | 積層複合電子部品 | |
| JP2001156422A (ja) | モジュール部品および電子部品搭載基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |