JPH0522664A - Matrix switcher device - Google Patents

Matrix switcher device

Info

Publication number
JPH0522664A
JPH0522664A JP3199886A JP19988691A JPH0522664A JP H0522664 A JPH0522664 A JP H0522664A JP 3199886 A JP3199886 A JP 3199886A JP 19988691 A JP19988691 A JP 19988691A JP H0522664 A JPH0522664 A JP H0522664A
Authority
JP
Japan
Prior art keywords
matrix switcher
mpx
mxsw
matrix
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3199886A
Other languages
Japanese (ja)
Inventor
Hideaki Goto
秀昭 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3199886A priority Critical patent/JPH0522664A/en
Publication of JPH0522664A publication Critical patent/JPH0522664A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Studio Circuits (AREA)

Abstract

(57)【要約】 【目的】 マトリクススイッチャユニットの増設により
入出力数を簡単に増やすことのできるマトリクススイッ
チャ装置を提供する。 【構成】 それぞれL個の入力端子TI(L) の任意の1
個をN個の出力端子TO(N) の任意の1個に接続するK
個のマトリクススイッチャユニットMPX1 ,MPX2
〜MPXK の各入力端子TI(L)1,TI(L)2〜TI(L)K
を共通バスで接続してなるマトリクススイッチャブロッ
クMXSWをM個備え、各マトリクススイッチャブロッ
クMXSW1 ,MXSW2 〜MXSWM の各出力端子T
(N)1,TO(N)2〜TO(N)Kを並列接続してなる。
(57) [Summary] [Object] To provide a matrix switcher device capable of easily increasing the number of inputs and outputs by adding a matrix switcher unit. [Configuration] Arbitrary 1 of L input terminals TI (L)
K to connect any one of N output terminals TO (N)
Matrix switcher units MPX 1 , MPX 2
To MPX K input terminals TI (L) 1 , TI (L) 2 to TI (L) K
M switch switch blocks MXSW which are connected to each other through a common bus, and each output terminal T of each of the switch matrix blocks MXSW 1 , MXSW 2 to MXSW M.
O (N) 1 , TO (N) 2 to TO (N) K are connected in parallel.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、映像信号切換用のマト
リクススイッチャ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix switcher device for switching video signals.

【0002】[0002]

【従来の技術】一般に、テレビジョンスタジオや放送局
などにおいて、映像信号や音声信号などを切り換えるた
めに、マトリクススイッチャ装置が使用されている。従
来、M個の入力映像信号からN個の映像信号を切り換え
選択して出力するM×Nのマトリクススイッチャ装置
は、例えば図4に示すように構成されている。
2. Description of the Related Art Generally, a matrix switcher device is used in a television studio or a broadcasting station to switch a video signal and an audio signal. Conventionally, an M × N matrix switcher device that switches and selects and outputs N video signals from M input video signals is configured as shown in FIG. 4, for example.

【0003】この図4に示すマトリクススイッチャ装置
は、M=N=4としたもので、4つの映像信号I1 〜I
4 が入力端子TI1 〜TI4 をそれぞれ介して映像分配
増幅器(DSA:Distributor Amp.) DSA1 〜DSA
4 に供給される。これらの映像分配増幅器DSA1 〜D
SA4 は映像信号を2分配する増幅器であり、映像分配
増幅器DSA1 ,DSA2 からの映像信号I1 ,I2
マトリックススイッチャユニットMPX1 及びマトリッ
クススイッチャユニットMPX2 に供給される。映像分
配増幅器DSA3 ,DSA4 からの映像信号I3 ,I4
はマトリックススイッチャユニットMPX3 及びマトリ
ックススイッチャユニットMPX4 に供給される。
The matrix switcher device shown in FIG. 4 has M = N = 4 and four video signals I 1 to I.
4 is a video distribution amplifier (DSA: Distributor Amp.) DSA 1 to DSA via input terminals TI 1 to TI 4 , respectively.
Supplied to 4 . These video distribution amplifiers DSA 1- D
SA 4 is an amplifier that 2 distributes the video signal, the video signal I 1, I 2 from the video distribution amplifier DSA 1, DSA 2 is supplied to the matrix switcher unit MPX 1 and the matrix switcher unit MPX 2. Video signal I 3 from the video distribution amplifier DSA 3, DSA 4, I 4
Are supplied to the matrix switcher unit MPX 3 and the matrix switcher unit MPX 4 .

【0004】上記マトリックススイッチャユニットMP
1 〜MPX4 は、それぞれ例えば2×2のマトリック
ススイッチャユニットである。マトリックススイッチャ
ユニットMPX1 は映像分配増幅器DSA1 ,DSA2
からの映像信号I1 、I2 を切り換えて切換スイッチS
1 ,SW2 に供給する。マトリックススイッチャユニ
ットMPX2 は映像分配増幅器DSA1 ,DSA2 から
の映像信号I1 ,I2 を切り換えて切換スイッチS
3 ,SW4 に供給する。マトリックススイッチャユニ
ットMPX3 は映像分配増幅器DSA3 ,DSA4 から
の映像信号I3 ,I4 を切り換えて切換スイッチS
1 ,SW2 に供給する。マトリックススイッチャユニ
ットMPX4 は映像分配増幅器DSA3 ,DSA4 から
の映像信号I3 ,I4 を切り換えて切換スイッチS
3 ,SW4 に供給する。
The matrix switcher unit MP
Each of X 1 to MPX 4 is, for example, a 2 × 2 matrix switcher unit. The matrix switcher unit MPX 1 is a video distribution amplifier DSA 1 , DSA 2
Changeover switch S by switching the video signals I 1 and I 2 from
Supply to W 1 and SW 2 . The matrix switcher unit MPX 2 switches the video signals I 1 and I 2 from the video distribution amplifiers DSA 1 and DSA 2 to change the switch S.
Supply to W 3 and SW 4 . The matrix switcher unit MPX 3 switches the video signals I 3 and I 4 from the video distribution amplifiers DSA 3 and DSA 4 to change the switch S.
Supply to W 1 and SW 2 . The matrix switcher unit MPX 4 switches the video signals I 3 and I 4 from the video distribution amplifiers DSA 3 and DSA 4 to change the switch S.
Supply to W 3 and SW 4 .

【0005】上記切換スイッチSW1 は上記マトリック
ススイッチャユニットMPX1 ,MPX3 からの映像信
号I1 〜I4 の1つを選択し、映像信号O1 として出力
端子TO1 に出力する。切換スイッチSW2 は上記マト
リックススイッチャユニットMPX1 ,MPX3 からの
映像信号I1 〜I4 の1つを選択し、映像信号O2 とし
て出力端子TO2 に出力する。切換スイッチSW3 は上
記マトリックススイッチャユニットMPX2 ,MPX4
の映像信号I1 〜I4 の1つを選択し、映像信号O3
して出力端子TO3 に出力する。切換スイッチSW4
上記マトリックススイッチャユニットMPX2 ,MPX
4 からの映像信号の1つを選択し、映像信号O4 として
出力端子TO4 に出力する。
The changeover switch SW 1 selects one of the video signals I 1 to I 4 from the matrix switcher units MPX 1 and MPX 3 and outputs it to the output terminal TO 1 as a video signal O 1 . The changeover switch SW 2 selects one of the video signals I 1 to I 4 from the matrix switcher units MPX 1 and MPX 3 and outputs it as the video signal O 2 to the output terminal TO 2 . The changeover switch SW 3 is the matrix switcher unit MPX 2 , MPX 4 described above.
One of the video signals I 1 to I 4 is selected and output as the video signal O 3 to the output terminal TO 3 . The changeover switch SW 4 is the matrix switcher unit MPX 2 , MPX.
One of the video signals from 4 is selected and output to the output terminal TO 4 as a video signal O 4 .

【0006】以上のように、出力端子TO1 〜TO4
は入力端子TI1 〜TI4 をそれぞれ介して供給される
4つの映像信号I1 〜I4 から任意に選択された映像信
号が出力される。また、これらの出力端子TO1 〜TO
4 から取り出される各映像信号O1 〜O4 はそれぞれ同
じ遅延特性を有する映像分配増幅器DSA、それぞれ同
じ遅延特性を有するマトリックススイッチャユニットM
PX及びそれぞれ同じ遅延特性を有する切換スイッチS
Wを経由するので、各映像信号O1 〜O4 の遅延時間は
何れの経路を通過しても同じになり、各出力映像信号O
1 〜O4 の位相は同一となるようになされている。
[0006] As described above, the output terminal TO 1 ~TO 4 to the input terminal TI 1 ~TI 4 four video signals I 1 ~I 4 arbitrarily selected video signal output from the supplied via each To be done. In addition, these output terminals TO 1 to TO
Video distribution amplifier DSA having the same delay characteristics Each video signals O 1 ~ O 4 is taken out from the 4, the matrix switcher unit M respectively have the same delay characteristics
PX and changeover switch S each having the same delay characteristic
Since the signal passes through W, the delay time of each of the video signals O 1 to O 4 is the same regardless of which path is passed, and the output video signal O
The phases of 1 to O 4 are made to be the same.

【0007】[0007]

【発明が解決しようとする課題】ところで、第4図に示
すような構成を有する従来のマトリックススイッチャ装
置では、映像分配増幅器DSA、2×2のマトリックス
スイッチャユニットMPX及び切換スイッチSWを増や
して入出力映像信号の数を増加させる場合に、映像分配
増幅器DSAとマトリックススイッチャユニットMPX
の配線及びマトリックススイッチャユニットMPXと切
換スイッチSWの配線が複雑であり、簡単に行うことが
できなかった。また、一般に、RFモジュレート映像信
号を切り換えるマトリクススイッチャ装置は、入力数M
と出力数Nが例えばM=N=32とそれぞれ固定されて
おり、設置現場における需要数がそれらの水準以下であ
る場合は問題がないが、将来的な増設、大規模な需要等
の装置としての要求に対する柔軟な対応能力がないとい
う問題点があった。
By the way, in the conventional matrix switcher device having the structure shown in FIG. 4, the image distribution amplifier DSA, the 2 × 2 matrix switcher unit MPX and the changeover switch SW are increased to input / output. When increasing the number of video signals, the video distribution amplifier DSA and the matrix switcher unit MPX
And the wiring of the matrix switcher unit MPX and the changeover switch SW are complicated and cannot be easily performed. Further, in general, a matrix switcher device for switching an RF modulated video signal has a number M of inputs.
If the number of outputs and the number of outputs N are fixed, for example, M = N = 32, and the number of demands at the installation site is below those levels, there is no problem, but as a device for future expansion or large-scale demand There was a problem that it was not able to respond flexibly to the demands of

【0008】そこで、本発明は、このような実情に鑑
み、複数の入力ディジタル映像信号を所望の出力端子に
選択的に出力することができ、また、同一マトリックス
スイッチャユニットを用いて小規模から大規模までのマ
トリックススイッチャ装置を構成することができ、さら
にマトリックススイッチャユニットを簡単に増設し得、
入出力される映像信号の数を簡単に増やすことができる
マトリックススイッチャ装置の提供を目的とする。
In view of the above situation, the present invention is capable of selectively outputting a plurality of input digital video signals to desired output terminals, and uses the same matrix switcher unit to reduce the size from large to large. Matrix switcher devices up to the scale can be configured, and matrix switcher units can be easily added,
An object of the present invention is to provide a matrix switcher device capable of easily increasing the number of input / output video signals.

【0009】[0009]

【課題を解決するための手段】本発明に係るマトリック
ススイッチャ装置は、上述の目的を達成するために、そ
れぞれL個の入力端の任意の1個をN個の出力端の任意
の1個に接続するK個のマトリクススイッチャユニット
の各入力端を共通バスで接続してなるマトリクススイッ
チャブロックをM個備え、各マトリクススイッチャブロ
ックの各出力端を並列接続してなることを特徴とする。
In order to achieve the above-mentioned object, a matrix switcher device according to the present invention replaces any one of L input terminals with any one of N output terminals. The present invention is characterized in that M matrix switcher blocks are formed by connecting the respective input ends of the K matrix switcher units to be connected by a common bus, and the respective output ends of the matrix switcher blocks are connected in parallel.

【0010】[0010]

【作用】本発明に係るマトリックススイッチャ装置にお
いて、マトリクススイッチャユニットはL個の入力端の
任意の1個をN個の出力端の任意の1個に選択的に接続
し、K個のマトリクススイッチャユニットの各入力端を
共通バスで接続してなるマトリクススイッチャブロック
は、L個の入力端の任意の1個をK×N個の出力端の任
意の1個に選択的に接続する。そして、M個のマトリク
ススイッチャブロックの各出力端を並列接続してなるマ
トリックススイッチャ装置は、M×L個の入力端の任意
の1個をK×N個の出力端の任意の1個に選択的に接続
する。
In the matrix switcher device according to the present invention, the matrix switcher unit selectively connects any one of the L input terminals to any one of the N output terminals to provide K matrix switcher units. Of the matrix switcher block in which the respective input terminals are connected by a common bus, the arbitrary one of the L input terminals is selectively connected to the arbitrary one of the K × N output terminals. In a matrix switcher device in which the output terminals of M matrix switcher blocks are connected in parallel, an arbitrary one of the M × L input terminals is selected as an arbitrary one of the K × N output terminals. Connect to each other.

【0011】[0011]

【実施例】以下、本発明に係るマトリックススイッチャ
装置の一実施例について、図面に従って詳細に説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the matrix switcher device according to the present invention will be described in detail below with reference to the drawings.

【0012】本発明に係るマトリックススイッチャ装置
は、図1に示すように、それぞれL個の入力端子TI
(L) とK×N個の出力端子TO(N)1, TO(N)2〜TO
(N)Kを有するマトリクススイッチャブロックMXSWを
M個備え、各マトリクススイッチャブロックMXSW
1 , MXSW2 , 〜MXSWM のそれぞれK×N個の出
力端子TO(N)1, TO(N)2〜TO(N)Kを並列接続してな
る。
As shown in FIG. 1, the matrix switcher device according to the present invention has L input terminals TI.
(L) and K × N output terminals TO (N) 1, TO (N) 2 to TO
M matrix switcher blocks MXSW having (N) K are provided, and each matrix switcher block MXSW is provided.
1, MXSW 2, formed by parallel connection of ~MXSW each K × N number of output terminals TO (N) 1 of M, TO (N) 2 ~TO (N) K.

【0013】上記マトリクススイッチャブロックMXS
Wは、図2に示すように、それぞれL個の入力端子TI
(L) とN個の出力端子TO(N) を有するマトリクススイ
ッチャユニットMPXをK個備え、各マトリクススイッ
チャユニットMPX1 , MPX2 〜MPXK のそれぞれ
L個の入力端子TI(L) 1 ,TI(L)2〜TI(L)Kを共通
バスでL個の入力端子TI(L)に接続してなる。
Matrix switcher block MXS
As shown in FIG. 2, W has L input terminals TI.
(L) and K matrix switcher units MPX having N output terminals TO (N) are provided, and each of the matrix switcher units MPX 1, MPX 2 to MPX K has L input terminals TI (L) 1 , TI. (L) 2 to TI (L) K are connected to L input terminals TI (L) via a common bus.

【0014】また、上記マトリクススイッチャユニット
MPXは、図3に示すように、L×Nのマトリクススイ
ッチャからなり、上記L個の入力端子TI(L) の任意の
1個を上記N個の出力端子TO(N) に選択的に接続する
ことができるようになっている。また、このマトリクス
スイッチャユニットMPXは、接続がなされない非選択
出力端が電気的に不活性化されるようになっている。
As shown in FIG. 3, the matrix switcher unit MPX is composed of L × N matrix switchers, and any one of the L input terminals TI (L) is connected to the N output terminals. It is possible to selectively connect to TO (N) . Further, in this matrix switcher unit MPX, the non-selected output terminals which are not connected are electrically inactivated.

【0015】このようなマトリクススイッチャユニット
MPXをK個設け、各マトリクススイッチャユニットM
PX1 , MPX2 〜MPXK のそれぞれL個の入力端子
TI(L)1,TI(L)2〜TI(L)Kを共通バスでL個の入力
端子TI(L) に接続してなる上記マトリクススイッチャ
ブロックMXSWは、L×K・Nのマトリクススイッチ
ャとして機能し、L個の入力端I(L) の任意の1個をK
×N個の出力端子TO(N)1, TO(N)2〜TO(N)Kの1個
に選択的に接続することができる。また、このマトリク
ススイッチャブロックMXSWは、上記L×Nのマトリ
クススイッチャユニットMPXを増設して、そのL個の
入力端子TI(L) を共通バスに接続することにより、出
力数をN個単位で簡単に増やすことができる。
K matrix switcher units MPX are provided, and each matrix switcher unit M is provided.
PX 1, MPX 2 to MPX K L input terminals TI (L) 1 and TI (L) 2 to TI (L) K are connected to L input terminals TI (L) via a common bus. The matrix switcher block MXSW functions as an L × K · N matrix switcher, and any one of the L input terminals I (L) is K.
It can be selectively connected to one of the × N output terminals TO (N) 1, TO (N) 2 to TO (N) K. Further, this matrix switcher block MXSW is simple in that the number of outputs is increased in units of N by adding the L × N matrix switcher unit MPX and connecting the L input terminals TI (L) to a common bus. Can be increased to

【0016】そして、上記マトリクススイッチャブロッ
クMXSWをM個設け、各マトリクススイッチャブロッ
クMXSW1 , MXSW2 〜MXSWM のそれぞれK×
N個の出力端子TO(N)1, TO(N)2〜TO(N)Kを並列接
続してなるマトリックススイッチャ装置は、M・L×K
・Nのマトリクススイッチャとして機能し、M×L個の
入力端子TI(L)1, TI(L)2〜TI(L) M の任意の1個
をK×N個の出力端子TO(N)1, TO(N)2〜TO(N)K
一個に選択的に接続することができる。また、このマト
リックススイッチャ装置は、上記L×K・Nのマトリク
ススイッチャとして機能するマトリクススイッチャブロ
ックMXSWを増設して、K×N個の出力端子TO
(N)1, TO(N)2〜TO(N)Kを他のマトリクススイッチャ
ブロックのK×N個の出力端子と並列接続することによ
り、入力数をL個単位で簡単に増やすことができる。さ
らに、上述のように各マトリクススイッチャブロックM
XSW1 , MXSW2 〜MXSWM にL×Nのマトリク
ススイッチャユニットMPXを増設して、そのL個の入
力端子TI(L) を共通バスに接続することにより、出力
数をN個単位で簡単に増やすことができる。
Then, M matrix switcher blocks MXSW are provided, and each of the matrix switcher blocks MXSW 1, MXSW 2 to MXSW M is K ×.
A matrix switcher device in which N output terminals TO (N) 1, TO (N) 2 to TO (N) K are connected in parallel is M · L × K
-Functioning as an N matrix switcher, any one of M x L input terminals TI (L) 1, TI (L) 2 to TI (L) M is K x N output terminals TO (N) It can be selectively connected to one of 1, TO (N) 2 to TO (N) K. In addition, this matrix switcher device further includes a matrix switcher block MXSW functioning as the above L × K · N matrix switcher, and K × N output terminals TO.
By connecting (N) 1, TO (N) 2 to TO (N) K in parallel with K × N output terminals of another matrix switcher block, the number of inputs can be easily increased in units of L. .. Further, as described above, each matrix switcher block M
By adding an L × N matrix switcher unit MPX to XSW 1, MXSW 2 to MXSW M and connecting the L input terminals TI (L) to a common bus, the number of outputs can be easily increased in units of N. You can increase.

【0017】[0017]

【発明の効果】以上のように、本発明に係るマトリック
ススイッチャ装置は、M・L×K・Nのマトリクススイ
ッチャとして機能し、M×L個の入力端子の任意の1個
をK×N個の出力端子の一個に選択的に接続することが
できる。また、このマトリックススイッチャ装置は、マ
トリクススイッチャブロックにマトリクススイッチャユ
ニットを増設して、そのL個の入力端子を共通バスに接
続することにより、出力数をN個単位で簡単に増やすこ
とができる。さらに、このマトリックススイッチャ装置
は、マトリクススイッチャブロックを増設して、その出
力端子を他のマトリクススイッチャブロックの出力端子
と並列接続することにより、入力数をL個単位で簡単に
増やすことができる。
As described above, the matrix switcher device according to the present invention functions as an M.L.times.K.N matrix switcher, and any one of M.times.L input terminals is K.times.N. Can be selectively connected to one of the output terminals. Further, in this matrix switcher device, the number of outputs can be easily increased in units of N by adding a matrix switcher unit to the matrix switcher block and connecting its L input terminals to the common bus. Further, this matrix switcher device can easily increase the number of inputs in units of L by adding a matrix switcher block and connecting its output terminal in parallel with the output terminal of another matrix switcher block.

【0018】従って、本発明によれば、複数の入力ディ
ジタル映像信号を所望の出力端子に選択的に出力するこ
とができ、また、同一マトリックススイッチャユニット
を用いて小規模から大規模までのマトリックススイッチ
ャ装置を構成することができ、さらにマトリックススイ
ッチャユニットを簡単に増設し得、入出力される映像信
号の数を簡単に増やすことができるマトリックススイッ
チャ装置を提供することができる。
Therefore, according to the present invention, a plurality of input digital video signals can be selectively output to a desired output terminal, and the same matrix switcher unit can be used for a matrix switcher from a small scale to a large scale. It is possible to provide a matrix switcher device that can configure the device, can easily add a matrix switcher unit, and can easily increase the number of input / output video signals.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るマトリックススイッチャ装置の構
成図である。
FIG. 1 is a configuration diagram of a matrix switcher device according to the present invention.

【図2】図1に示したマトリックススイッチャ装置に用
いたマトリックススイッチャブロックの構成図である。
FIG. 2 is a configuration diagram of a matrix switcher block used in the matrix switcher device shown in FIG.

【図3】図1に示したマトリックススイッチャ装置に用
いたマトリックススイッチャユニットの構成図である。
3 is a configuration diagram of a matrix switcher unit used in the matrix switcher device shown in FIG.

【図4】従来のマトリックススイッチャ装置の構成図で
ある。
FIG. 4 is a configuration diagram of a conventional matrix switcher device.

【符号の説明】[Explanation of symbols]

MPX,MPX1 〜MPXK ・・・・・マトリックスス
イッチャユニット MXSW,MXSW1 〜MXSWM ・・・マトリックス
スイッチャブロック TI(L) , TI(L)1〜TI(L)M・・・・・入力端子 TO(N) , TO(N)1〜TO(N)K・・・・・出力端子
MPX, MPX 1 to MPX K ... Matrix switcher unit MXSW, MXSW 1 to MXSW M ... Matrix switcher block TI (L), TI (L) 1 to TI (L) M ... Input Terminals TO (N), TO (N) 1 to TO (N) K ... Output terminals

Claims (1)

【特許請求の範囲】 【請求項1】 それぞれL個の入力端子の任意の1個を
N個の出力端子の任意の1個に接続するK個のマトリク
ススイッチャユニットの各入力端子を共通バスで接続し
てなるマトリクススイッチャブロックをM個備え、 各マトリクススイッチャブロックの各出力端子を並列接
続してなるマトリクススイッチャ装置。
Claim: What is claimed is: 1. A common bus for connecting each input terminal of K matrix switcher units, each connecting any one of the L input terminals to any one of the N output terminals. A matrix switcher device comprising M matrix switcher blocks to be connected, and each output terminal of each matrix switcher block being connected in parallel.
JP3199886A 1991-07-16 1991-07-16 Matrix switcher device Withdrawn JPH0522664A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3199886A JPH0522664A (en) 1991-07-16 1991-07-16 Matrix switcher device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3199886A JPH0522664A (en) 1991-07-16 1991-07-16 Matrix switcher device

Publications (1)

Publication Number Publication Date
JPH0522664A true JPH0522664A (en) 1993-01-29

Family

ID=16415246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3199886A Withdrawn JPH0522664A (en) 1991-07-16 1991-07-16 Matrix switcher device

Country Status (1)

Country Link
JP (1) JPH0522664A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290833A (en) * 2001-03-27 2002-10-04 Toshiba Corp Video switching network system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290833A (en) * 2001-03-27 2002-10-04 Toshiba Corp Video switching network system

Similar Documents

Publication Publication Date Title
US5343193A (en) Matrix switcher apparatus
GB2210535A (en) Digital signal mixing apparatus
JPH07264478A (en) Input / output signal switching device
JPH0522664A (en) Matrix switcher device
JP2775975B2 (en) Matrix switcher device
GB2276519A (en) Monitor matrix for audio mixer
CN101860687A (en) Image processing device and method for controlling image processing unit
US3654566A (en) Video cross bar distributor
US4956712A (en) Apparatus for delaying a sub-aural signal in a television receiver
JP2775974B2 (en) Matrix switcher device
KR940006979Y1 (en) Matrix switch circuit of input enlarging
JP2893998B2 (en) Digital signal switch
KR0131554Y1 (en) Image signal processing circuit of TV, compact disc karaoke and camera integrated system
JPH0756542Y2 (en) Input / output circuit for AV equipment with insertion and circuit expansion functions
JPH04115764A (en) Image line expansion method
JP2881788B2 (en) Video signal switching device
JPS6377274A (en) Selecting device connecting equipment
JPH08249045A (en) Signal switching device
JP3688105B2 (en) Video switching device and video switching equipment using the video switching device
JPH04369923A (en) signal switching device
JPH0434618Y2 (en)
JPS62105582A (en) Video signal synthesizing device
JPH05110907A (en) Matrix switcher
JPS63114381A (en) Editing device for video signal
JPH029751B2 (en)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008