JPH05227553A - 双方向信号伝送用受信回路 - Google Patents
双方向信号伝送用受信回路Info
- Publication number
- JPH05227553A JPH05227553A JP2548792A JP2548792A JPH05227553A JP H05227553 A JPH05227553 A JP H05227553A JP 2548792 A JP2548792 A JP 2548792A JP 2548792 A JP2548792 A JP 2548792A JP H05227553 A JPH05227553 A JP H05227553A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- signal
- attenuator
- section
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】
【目的】 本発明は双方向信号伝送用受信回路に関し、
高スルーレートのアンプや大容量のコンデンサを用いる
ことなく、集積化に適した双方向信号伝送用受信回路を
提供することを目的としている。 【構成】 入力信号をスイッチングするサンプリングス
イッチＳＷ１と、該サンプリングスイッチＳＷ１と接続
されるバッファアンプ２０と、該バッファアンプ２０の
出力に直列に接続される充電用抵抗Ｒ１と、該充電用抵
抗Ｒ１と接続されるピークホールド用の整流用ダイオー
ドＤと、該整流用ダイオードＤの他端に接続される入力
信号ホールド用のコンデンサＣと、該コンデンサＣと並
列に接続される放電用抵抗Ｒ２と、前記コンデンサＣに
保持されている電圧を受けてアッテネータ制御用信号を
作成するアッテネータ制御部３０と、前記サンプリング
スイッチＳＷ１と接続され、入力信号を前記アッテネー
タ制御部３０からの制御信号により一定レベルの信号に
ＡＧＣ制御するアッテネータ１２から構成される。
高スルーレートのアンプや大容量のコンデンサを用いる
ことなく、集積化に適した双方向信号伝送用受信回路を
提供することを目的としている。 【構成】 入力信号をスイッチングするサンプリングス
イッチＳＷ１と、該サンプリングスイッチＳＷ１と接続
されるバッファアンプ２０と、該バッファアンプ２０の
出力に直列に接続される充電用抵抗Ｒ１と、該充電用抵
抗Ｒ１と接続されるピークホールド用の整流用ダイオー
ドＤと、該整流用ダイオードＤの他端に接続される入力
信号ホールド用のコンデンサＣと、該コンデンサＣと並
列に接続される放電用抵抗Ｒ２と、前記コンデンサＣに
保持されている電圧を受けてアッテネータ制御用信号を
作成するアッテネータ制御部３０と、前記サンプリング
スイッチＳＷ１と接続され、入力信号を前記アッテネー
タ制御部３０からの制御信号により一定レベルの信号に
ＡＧＣ制御するアッテネータ１２から構成される。
Description
【０００１】
【産業上の利用分野】本発明は双方向信号伝送用受信回
路に関する。電話通信の場合には、通常の４線式伝送方
式に加えて、信号線の数を減らすために２線式伝送方式
が用いられる。２線式伝送方式の場合、送信と受信を行
う必要があるため、必然的に時分割による送信と受信の
交互使用という形態をとる。
路に関する。電話通信の場合には、通常の４線式伝送方
式に加えて、信号線の数を減らすために２線式伝送方式
が用いられる。２線式伝送方式の場合、送信と受信を行
う必要があるため、必然的に時分割による送信と受信の
交互使用という形態をとる。
【０００２】
【従来の技術】図５は、４線式伝送方式の概念図であ
る。交換機１と電話機２とが２本の信号線３，４とで接
続されている。各信号線３，４はそれぞれ２線式の信号
線であり、合計４本の信号線よりなる４線式となってい
る。電話機２側について考えると、信号線３は受信用，
信号線４は送信用である。このような方式では、受信と
送信とが独立に行えるため、電話機２あるいは交換機１
側の送受信制御は簡単になる。
る。交換機１と電話機２とが２本の信号線３，４とで接
続されている。各信号線３，４はそれぞれ２線式の信号
線であり、合計４本の信号線よりなる４線式となってい
る。電話機２側について考えると、信号線３は受信用，
信号線４は送信用である。このような方式では、受信と
送信とが独立に行えるため、電話機２あるいは交換機１
側の送受信制御は簡単になる。
【０００３】図６は２線式伝送方式の概念図である。交
換機１と電話機２とが１本の２線式信号線５で接続され
ている。この１本の信号線５で、送信と受信を行う場
合、送信と受信を同時に行うことは物理的に不可能なの
で、その信号伝送フォーマットは、図７に示すようなも
のとなる。即ち、送信と受信を時分割で交互に行うもの
である。
換機１と電話機２とが１本の２線式信号線５で接続され
ている。この１本の信号線５で、送信と受信を行う場
合、送信と受信を同時に行うことは物理的に不可能なの
で、その信号伝送フォーマットは、図７に示すようなも
のとなる。即ち、送信と受信を時分割で交互に行うもの
である。
【０００４】２線式の信号伝送方式の場合、交換機１及
び電話機２側のいずれにおいても、受信した信号の振幅
を一定レベルに保持するための双方向信号伝送用受信回
路（ＡＧＣ回路）が必要となる。
び電話機２側のいずれにおいても、受信した信号の振幅
を一定レベルに保持するための双方向信号伝送用受信回
路（ＡＧＣ回路）が必要となる。
【０００５】図８は従来回路の構成例を示す図である。
入力信号は、サンプリング用スイッチＳＷ１でオンオフ
され、抵抗Ｒ３，Ｒ４及びオペアンプＡよりなるバッフ
ァアンプ１０に入る。ＳＷ１がオンの間に、バッファア
ンプ１０でバッファリングされた入力信号は、充電用抵
抗Ｒ１及び整流用ダイオードＤを介してコンデンサＣに
充電される。この時、コンデンサＣに充電される充電時
定数は、Ｒ１・Ｃで決定される。整流用ダイオードＤ
は、それまでコンデンサＣに充電していたよりも大きい
振幅の電圧がきた時にこの電圧を通過させるもので、こ
のダイオードとコンデンサＣとでピークホールド回路を
構成している。
入力信号は、サンプリング用スイッチＳＷ１でオンオフ
され、抵抗Ｒ３，Ｒ４及びオペアンプＡよりなるバッフ
ァアンプ１０に入る。ＳＷ１がオンの間に、バッファア
ンプ１０でバッファリングされた入力信号は、充電用抵
抗Ｒ１及び整流用ダイオードＤを介してコンデンサＣに
充電される。この時、コンデンサＣに充電される充電時
定数は、Ｒ１・Ｃで決定される。整流用ダイオードＤ
は、それまでコンデンサＣに充電していたよりも大きい
振幅の電圧がきた時にこの電圧を通過させるもので、こ
のダイオードとコンデンサＣとでピークホールド回路を
構成している。
【０００６】コンデンサＣと並列に接続される抵抗Ｒ２
は放電用抵抗で、サンプリング用ＳＷ１がオフの時（送
信モード時）にコンデンサＣに充電されている電荷をＲ
２・Ｃの時定数で放電する。この放電用抵抗Ｒ２は、信
号線より入ったピークノイズを吸収する働きをする。
は放電用抵抗で、サンプリング用ＳＷ１がオフの時（送
信モード時）にコンデンサＣに充電されている電荷をＲ
２・Ｃの時定数で放電する。この放電用抵抗Ｒ２は、信
号線より入ったピークノイズを吸収する働きをする。
【０００７】Ａ／Ｄ変換器１１は、伝送モードが受信モ
ードから送信モードに切り替わる直前の、コンデンサＣ
に保持されている電圧を高速でディジタルデータに変換
し、その時のデータをアッテネータ１２に制御電圧とし
て与える。アッテネータ１２は、Ａ／Ｄ変換器１１から
与えられたデータを制御信号として受けて、制御信号と
して用い、入力信号をＡＧＣ（オートマチック・ゲイン
・コントロール）制御する。
ードから送信モードに切り替わる直前の、コンデンサＣ
に保持されている電圧を高速でディジタルデータに変換
し、その時のデータをアッテネータ１２に制御電圧とし
て与える。アッテネータ１２は、Ａ／Ｄ変換器１１から
与えられたデータを制御信号として受けて、制御信号と
して用い、入力信号をＡＧＣ（オートマチック・ゲイン
・コントロール）制御する。
【０００８】図９は従来回路の他の構成例を示す図であ
る。図８と同一のものは、同一の符号を付して示す。図
に示す例は、図８に示す例と異なり、コンデンサＣの保
持電圧をバッファアンプ１３でバッファリングして、ア
ナログ電圧をアッテネータ１２に与えるようにしたもの
である。この方式では、受信区間中にコンデンサＣに保
持された電圧を次の受信区間のアッテネータ制御電圧と
するため、送信区間中にも保持しておく必要がある。従
って、放電時定数を大きくするため、コンデンサＣ又は
抵抗Ｒ２の値を大きくする必要がある。
る。図８と同一のものは、同一の符号を付して示す。図
に示す例は、図８に示す例と異なり、コンデンサＣの保
持電圧をバッファアンプ１３でバッファリングして、ア
ナログ電圧をアッテネータ１２に与えるようにしたもの
である。この方式では、受信区間中にコンデンサＣに保
持された電圧を次の受信区間のアッテネータ制御電圧と
するため、送信区間中にも保持しておく必要がある。従
って、放電時定数を大きくするため、コンデンサＣ又は
抵抗Ｒ２の値を大きくする必要がある。
【０００９】
【発明が解決しようとする課題】図８に示した方式は、
高速に受信レベル検出を行う必要があるためコンデンサ
Ｃを急速に充電する必要がある。このため、バッファア
ンプ１０を構成するアンプＡとして高いスルーレート
（単位時間あたりに上昇する電圧の割合）を持つアンプ
が必要となり、高価なアンプを用いる必要がある。
高速に受信レベル検出を行う必要があるためコンデンサ
Ｃを急速に充電する必要がある。このため、バッファア
ンプ１０を構成するアンプＡとして高いスルーレート
（単位時間あたりに上昇する電圧の割合）を持つアンプ
が必要となり、高価なアンプを用いる必要がある。
【００１０】一方、図９に示す方式は、送受信タイミン
グでクリアされることのない大きい放電時定数の回路を
用いる必要があることから、大容量のコンデンサＣを用
いなければならず、集積化に適さないという問題があ
る。
グでクリアされることのない大きい放電時定数の回路を
用いる必要があることから、大容量のコンデンサＣを用
いなければならず、集積化に適さないという問題があ
る。
【００１１】本発明はこのような課題に鑑みてなされた
ものであって、高スルーレートのアンプや大容量のコン
デンサを用いることなく、集積化に適した双方向信号伝
送用受信回路を提供することを目的としている。
ものであって、高スルーレートのアンプや大容量のコン
デンサを用いることなく、集積化に適した双方向信号伝
送用受信回路を提供することを目的としている。
【００１２】
【課題を解決するための手段】図１は本発明の原理回路
図である。図８と同一のものは、同一の符号を付して示
す。図において、ＳＷ１は入力信号をスイッチングする
サンプリングスイッチ、２０は該サンプリングスイッチ
ＳＷ１と接続されるバッファアンプ、Ｒ１は該バッファ
アンプ２０の出力に直列に接続される充電用抵抗、Ｄは
該充電用抵抗Ｒ１と接続されるピークホールド用の整流
用ダイオード、Ｃは該整流用ダイオードＤの他端に接続
される入力信号ホールド用のコンデンサ、Ｒ２は該コン
デンサＣと並列に接続される放電用抵抗、３０は前記コ
ンデンサＣに保持されている電圧を受けてアッテネータ
制御用信号を作成するアッテネータ制御部、１２は前記
サンプリングスイッチＳＷ１と接続され、入力信号を前
記アッテネータ制御部３０からの制御信号により一定レ
ベルの信号にＡＧＣ制御するアッテネータである。
図である。図８と同一のものは、同一の符号を付して示
す。図において、ＳＷ１は入力信号をスイッチングする
サンプリングスイッチ、２０は該サンプリングスイッチ
ＳＷ１と接続されるバッファアンプ、Ｒ１は該バッファ
アンプ２０の出力に直列に接続される充電用抵抗、Ｄは
該充電用抵抗Ｒ１と接続されるピークホールド用の整流
用ダイオード、Ｃは該整流用ダイオードＤの他端に接続
される入力信号ホールド用のコンデンサ、Ｒ２は該コン
デンサＣと並列に接続される放電用抵抗、３０は前記コ
ンデンサＣに保持されている電圧を受けてアッテネータ
制御用信号を作成するアッテネータ制御部、１２は前記
サンプリングスイッチＳＷ１と接続され、入力信号を前
記アッテネータ制御部３０からの制御信号により一定レ
ベルの信号にＡＧＣ制御するアッテネータである。
【００１３】
【作用】アンプＡと抵抗Ｒ１，整流用ダイオードＤ及び
コンデンサＣよりなるピークホールド回路において、受
信区間中にコンデンサＣに積分された電圧を受信区間か
ら送信区間に切り替わる時のタイミングでアッテネータ
制御部３０が取り込み、取り込んだ値をディジタル的に
保持し、次の受信区間のアッテネータ１２の制御信号と
するようにする。このような構成とすることにより、バ
ッファアンプ２０として高スルーレートのアンプを用い
る必要がなくなり、またコンデンサＣも送信区間中その
電圧を保持しておく必要がなくるので、容量も小さいも
のですむ。このように、本発明によれば高スルーレート
のアンプや大容量のコンデンサを用いることなく、集積
化に適した双方向信号伝送用受信回路を提供することが
できる。
コンデンサＣよりなるピークホールド回路において、受
信区間中にコンデンサＣに積分された電圧を受信区間か
ら送信区間に切り替わる時のタイミングでアッテネータ
制御部３０が取り込み、取り込んだ値をディジタル的に
保持し、次の受信区間のアッテネータ１２の制御信号と
するようにする。このような構成とすることにより、バ
ッファアンプ２０として高スルーレートのアンプを用い
る必要がなくなり、またコンデンサＣも送信区間中その
電圧を保持しておく必要がなくるので、容量も小さいも
のですむ。このように、本発明によれば高スルーレート
のアンプや大容量のコンデンサを用いることなく、集積
化に適した双方向信号伝送用受信回路を提供することが
できる。
【００１４】
【実施例】図２は本発明の一実施例を示す回路図であ
る。図１，図８と同一のものは同一の符号を付して示
す。２０Ａは、抵抗Ｒ３，Ｒ４及びオペアンプＡより構
成されるバッファアンプである。抵抗Ｒ３は入力保護抵
抗、抵抗Ｒ４はアンプＡ保護抵抗である。ＳＷ２は、抵
抗Ｒ２と接地間に接続されたスイッチである。アッテネ
ータ制御回路３０は、Ａ／Ｄ変換器３１と該Ａ／Ｄ変換
器３１の出力を保持するレジスタ３２とで構成されてい
る。Ａ／Ｄ変換器３１は、サンプリング周期とは非同期
で自走的にコンデンサＣの保持電圧をディジタルデータ
に変換している。そして、レジスタ３２の出力がアッテ
ネータ１２に制御データとして与えられる。
る。図１，図８と同一のものは同一の符号を付して示
す。２０Ａは、抵抗Ｒ３，Ｒ４及びオペアンプＡより構
成されるバッファアンプである。抵抗Ｒ３は入力保護抵
抗、抵抗Ｒ４はアンプＡ保護抵抗である。ＳＷ２は、抵
抗Ｒ２と接地間に接続されたスイッチである。アッテネ
ータ制御回路３０は、Ａ／Ｄ変換器３１と該Ａ／Ｄ変換
器３１の出力を保持するレジスタ３２とで構成されてい
る。Ａ／Ｄ変換器３１は、サンプリング周期とは非同期
で自走的にコンデンサＣの保持電圧をディジタルデータ
に変換している。そして、レジスタ３２の出力がアッテ
ネータ１２に制御データとして与えられる。
【００１５】図３はアッテネータ制御部３０の具体的構
成例を示す回路図である。積分回路（ピークホールド回
路）からの信号がＡ／Ｄ変換器３１に入っている。同時
に、Ａ／Ｄ変換用のクロックが入っている。このＡ／Ｄ
変換用クロックの周期は、サンプリング周期よりも短く
設定されている。かつ、このＡ／Ｄ変換用クロックのは
サンプリングクロックとは非同期である。
成例を示す回路図である。積分回路（ピークホールド回
路）からの信号がＡ／Ｄ変換器３１に入っている。同時
に、Ａ／Ｄ変換用のクロックが入っている。このＡ／Ｄ
変換用クロックの周期は、サンプリング周期よりも短く
設定されている。かつ、このＡ／Ｄ変換用クロックのは
サンプリングクロックとは非同期である。
【００１６】Ａ／Ｄ変換器３１の出力はパラレルデータ
として出力され、レジスタ３２に入力される。該レジス
タ３２は、Ａ／Ｄ変換器３１の出力ビット数と同じ数の
データを取り込めるような構造となっている。例えば、
フリップフロップが複数個集まって構成されている。そ
して、該レジスタ３２には、Ａ／Ｄ変換器３１の出力を
その内部にラッチするためのレジスタ設定用クロックが
入力されている。このレジスタ３２のパラレル出力はア
ッテネータ１２に入り、該アッテネータ１２のゲインを
コントロールする。このように構成された回路の動作を
図４のタイムチャートを参照しつつ説明すれば、以下の
とおりである。
として出力され、レジスタ３２に入力される。該レジス
タ３２は、Ａ／Ｄ変換器３１の出力ビット数と同じ数の
データを取り込めるような構造となっている。例えば、
フリップフロップが複数個集まって構成されている。そ
して、該レジスタ３２には、Ａ／Ｄ変換器３１の出力を
その内部にラッチするためのレジスタ設定用クロックが
入力されている。このレジスタ３２のパラレル出力はア
ッテネータ１２に入り、該アッテネータ１２のゲインを
コントロールする。このように構成された回路の動作を
図４のタイムチャートを参照しつつ説明すれば、以下の
とおりである。
【００１７】先ず、回路のモードは、図４の（ａ）に示
すように受信区間１，送信区間１，受信区間２という具
合に交互に切り替わるものとする。伝送路の信号は、こ
れに応じて、（ｂ）に示すように受信信号，送信信号，
受信信号という具合に切り替わる。
すように受信区間１，送信区間１，受信区間２という具
合に交互に切り替わるものとする。伝送路の信号は、こ
れに応じて、（ｂ）に示すように受信信号，送信信号，
受信信号という具合に切り替わる。
【００１８】受信区間１においては、（ｄ）に示すよう
にＳＷ１がオン，（ｅ）に示すようにＳＷ２がオフとな
る。この区間では、（ｃ）に示すように送受信信号は受
信モードとなる。サンプリングＳＷ１がオンになり、受
信信号が入力されると、入力信号はバッファアンプ２０
Ａに入る。該バッファアンプ２０Ａは、入力信号に応じ
た電圧を出力する。この結果、バッファアンプ２０Ａは
充電用抵抗Ｒ１，整流用ダイオードＤを介して（ｆ）に
示すようにコンデンサＣを充電する（充電１）。ここ
で、ＳＷ２がオフになっていることは、コンデンサＣに
対する充電時間を速める効果がある。
にＳＷ１がオン，（ｅ）に示すようにＳＷ２がオフとな
る。この区間では、（ｃ）に示すように送受信信号は受
信モードとなる。サンプリングＳＷ１がオンになり、受
信信号が入力されると、入力信号はバッファアンプ２０
Ａに入る。該バッファアンプ２０Ａは、入力信号に応じ
た電圧を出力する。この結果、バッファアンプ２０Ａは
充電用抵抗Ｒ１，整流用ダイオードＤを介して（ｆ）に
示すようにコンデンサＣを充電する（充電１）。ここ
で、ＳＷ２がオフになっていることは、コンデンサＣに
対する充電時間を速める効果がある。
【００１９】受信区間内で受信信号が途絶えると、コン
デンサＣは積分された電圧をホールドする。そして、受
信区間１から送信区間１に切り替わるタイミングで、
（ｇ）に示すようにレジスタ３２に対してレジスタ設定
用クロックが入る。レジスタ３２は、その時のＡ／Ｄ変
換器３１の出力データを取り込んで、アッテネータ１２
に制御データとして与える。
デンサＣは積分された電圧をホールドする。そして、受
信区間１から送信区間１に切り替わるタイミングで、
（ｇ）に示すようにレジスタ３２に対してレジスタ設定
用クロックが入る。レジスタ３２は、その時のＡ／Ｄ変
換器３１の出力データを取り込んで、アッテネータ１２
に制御データとして与える。
【００２０】以上の説明で分かるように、この時設定さ
れたアッテネータ制御データは、次の受信区間２におけ
る制御データとなる。受信区間１におけるアッテネータ
１２の制御データは、（ｈ）に示すように受信区間０
（受信区間１の１つ前の区間）で取り込まれたデータで
ある。従って、この時の受信信号出力は（ｊ）に示すよ
うに受信期間０の時の制御データによりコントロールさ
れる（ｉ）に示すアッテネータ１２のゲイン（受信レベ
ル）でコントロールされ、出力される。
れたアッテネータ制御データは、次の受信区間２におけ
る制御データとなる。受信区間１におけるアッテネータ
１２の制御データは、（ｈ）に示すように受信区間０
（受信区間１の１つ前の区間）で取り込まれたデータで
ある。従って、この時の受信信号出力は（ｊ）に示すよ
うに受信期間０の時の制御データによりコントロールさ
れる（ｉ）に示すアッテネータ１２のゲイン（受信レベ
ル）でコントロールされ、出力される。
【００２１】送信期間では、伝送路には（ｂ）に示すよ
うに送信信号が乗る。一方、送信区間では、（ｄ），
（ｅ）に示すようにＳＷ１，ＳＷ２がそれまでのオン／
オフからオフ／オンとなる。従って、コンデンサＣと放
電用抵抗Ｒ２によるループにより（ｆ）に示すように放
電する（放電１）。この放電期間に、受信区間１で受信
した信号のクリアを行う。この送信区間におけるレジス
タ値は、（ｈ）に示すように受信区間１のＡ／Ｄ変換器
３１の出力データである。
うに送信信号が乗る。一方、送信区間では、（ｄ），
（ｅ）に示すようにＳＷ１，ＳＷ２がそれまでのオン／
オフからオフ／オンとなる。従って、コンデンサＣと放
電用抵抗Ｒ２によるループにより（ｆ）に示すように放
電する（放電１）。この放電期間に、受信区間１で受信
した信号のクリアを行う。この送信区間におけるレジス
タ値は、（ｈ）に示すように受信区間１のＡ／Ｄ変換器
３１の出力データである。
【００２２】次に、（ａ）に示すように送信区間１から
次の受信区間２に切り替わる。受信区間２においては、
（ｄ）に示すように再びＳＷ１がオン，（ｅ）に示すよ
うにＳＷ２がオフとなる。この区間では、（ｃ）に示す
ように送受信信号は受信モードとなる。サンプリングＳ
Ｗ１がオンになり、受信信号が入力されると、入力信号
はバッファアンプ２０Ａに入る。該バッファアンプＡ
は、入力信号に応じた電圧を出力する。この結果、バッ
ファアンプ２０Ａは充電用抵抗Ｒ１，整流用ダイオード
Ｄを介して（ｆ）に示すようにコンデンサＣを充電する
（充電２）。
次の受信区間２に切り替わる。受信区間２においては、
（ｄ）に示すように再びＳＷ１がオン，（ｅ）に示すよ
うにＳＷ２がオフとなる。この区間では、（ｃ）に示す
ように送受信信号は受信モードとなる。サンプリングＳ
Ｗ１がオンになり、受信信号が入力されると、入力信号
はバッファアンプ２０Ａに入る。該バッファアンプＡ
は、入力信号に応じた電圧を出力する。この結果、バッ
ファアンプ２０Ａは充電用抵抗Ｒ１，整流用ダイオード
Ｄを介して（ｆ）に示すようにコンデンサＣを充電する
（充電２）。
【００２３】受信区間内で受信信号が途絶えると、コン
デンサＣは積分された電圧をホールドする。そして、受
信区間２から次の送信区間２に切り替わるタイミング
で、（ｇ）に示すようにレジスタ３２に対してレジスタ
設定用クロックが入る。レジスタ３２は、その時のＡ／
Ｄ変換器３１の出力データを取り込んで、アッテネータ
１２に制御データとして与える。
デンサＣは積分された電圧をホールドする。そして、受
信区間２から次の送信区間２に切り替わるタイミング
で、（ｇ）に示すようにレジスタ３２に対してレジスタ
設定用クロックが入る。レジスタ３２は、その時のＡ／
Ｄ変換器３１の出力データを取り込んで、アッテネータ
１２に制御データとして与える。
【００２４】この時設定されたアッテネータ制御データ
は、次の受信区間３における制御データとなる。受信区
間２におけるアッテネータ１２の制御データは、（ｈ）
に示すように受信区間１で取り込まれたデータである。
従って、この時の受信信号出力は（ｊ）に示すように受
信期間１の時の制御データによりコントロールされる
（ｉ）に示すアッテネータ１２のゲイン（受信レベル）
でコントロールされ、出力される。
は、次の受信区間３における制御データとなる。受信区
間２におけるアッテネータ１２の制御データは、（ｈ）
に示すように受信区間１で取り込まれたデータである。
従って、この時の受信信号出力は（ｊ）に示すように受
信期間１の時の制御データによりコントロールされる
（ｉ）に示すアッテネータ１２のゲイン（受信レベル）
でコントロールされ、出力される。
【００２５】以後、同様のシーケンスが繰り返される。
【００２６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば高スルーレートのアンプや大容量のコンデンサを
用いることなく、集積化に適した双方向信号伝送用受信
回路を提供することができ、実用上の効果が極めて大き
い。
よれば高スルーレートのアンプや大容量のコンデンサを
用いることなく、集積化に適した双方向信号伝送用受信
回路を提供することができ、実用上の効果が極めて大き
い。
【図１】本発明の原理回路図である。
【図２】本発明の一実施例を示す回路図である。
【図３】アッテネータ制御部の具体的構成例を示す回路
図である。
図である。
【図４】実施例の動作を示すタイムチャートである。
【図５】４線式伝送方式の概念図である。
【図６】２線式伝送方式の概念図である。
【図７】２線式伝送方式のフォーマットを示す図であ
る。
る。
【図８】従来回路の構成例を示す図である。
【図９】従来回路の他の構成例を示す図である。
１２ アッテネータ ２０ バッファアンプ ３０ アッテネータ制御部 Ｒ１ 充電用抵抗 Ｒ２ 放電用抵抗 Ｃ コンデンサ Ｄ 整流用ダイオード ＳＷ１ サンプリングスイッチ ＳＷ２ スイッチ
Claims (5)
- 【請求項１】 入力信号をスイッチングするサンプリン
グスイッチ（ＳＷ１）と、 該サンプリングスイッチ（ＳＷ１）と接続されるバッフ
ァアンプ（２０）と、 該バッファアンプ（２０）の出力に直列に接続される充
電用抵抗（Ｒ１）と、 該充電用抵抗（Ｒ１）と接続されるピークホールド用の
整流用ダイオード（Ｄ）と、 該整流用ダイオード（Ｄ）の他端に接続される入力信号
ホールド用のコンデンサ（Ｃ）と、 該コンデンサ（Ｃ）と並列に接続される放電用抵抗（Ｒ
２）と、 前記コンデンサ（Ｃ）に保持されている電圧を受けてア
ッテネータ制御用信号を作成するアッテネータ制御部
（３０）と、 前記サンプリングスイッチ（ＳＷ１）と接続され、入力
信号を前記アッテネータ制御部（３０）からの制御信号
により一定レベルの信号に自動利得制御するアッテネー
タ（１２）から構成される双方向信号伝送用受信回路。 - 【請求項２】 伝送信号の受信区間と送信区間が交互に
繰り返されるようにし、受信区間に前記コンデンサ
（Ｃ）に入力信号を積分させるようにし、受信区間から
送信区間に切換わる直前にコンデンサ（Ｃ）に保持され
ている電圧をアッテネータ制御部（３０）がラッチする
ようにし、このラッチした電圧で次の受信区間における
アッテネータ（１２）を制御するようにしたことを特徴
とする請求項１記載の双方向信号伝送用受信回路。 - 【請求項３】 前記放電用抵抗に直列にスイッチ（ＳＷ
２）を設け、充電区間はオフに、放電区間はオンになる
ように制御するようにしたことを特徴とする請求項１記
載の双方向信号伝送用受信回路。 - 【請求項４】 前記アッテネータ制御部（３０）は、コ
ンデンサ（Ｃ）に保持されているデータをディジタルデ
ータに変換するＡ／Ｄ変換器（３１）と、該Ａ／Ｄ変換
器（３１）の出力を保持するレジスタ（３２）とで構成
されたことを特徴とする請求項１記載の双方向信号伝送
用受信回路。 - 【請求項５】 前記Ａ／Ｄ変換器（３１）は、サンプリ
ング周期とは非同期でコンデンサ（Ｃ）に保持されてい
る電圧を自走的にディジタルデータに変換しており、受
信区間から送信区間に切換わるタイミングでレジスタ
（３２）に印加されるレジスタ設定用クロックで、Ａ／
Ｄ変換器（３１）の出力をレジスタ（３２）にラッチす
るようにしたことを特徴とする請求項４記載の双方向信
号伝送用受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2548792A JPH05227553A (ja) | 1992-02-12 | 1992-02-12 | 双方向信号伝送用受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2548792A JPH05227553A (ja) | 1992-02-12 | 1992-02-12 | 双方向信号伝送用受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05227553A true JPH05227553A (ja) | 1993-09-03 |
Family
ID=12167414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2548792A Withdrawn JPH05227553A (ja) | 1992-02-12 | 1992-02-12 | 双方向信号伝送用受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05227553A (ja) |
-
1992
- 1992-02-12 JP JP2548792A patent/JPH05227553A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3254733B2 (ja) | 自動利得制御回路 | |
| JPS59128837A (ja) | バ−スト信号用自動利得制御回路 | |
| US4608464A (en) | Interface circuit interconnecting a bidirectional two-wire line with unidirectional four-wire lines | |
| JPH06224785A (ja) | 通信装置 | |
| US3053996A (en) | Circuit for the conversion of amplitude pulses to time duration pulses | |
| US4695825A (en) | Analog-digital conversion system | |
| US4118697A (en) | Switching arrangement for converting analog signals into digital signals and digital signals into analog signals | |
| GB1585610A (en) | Digital signal transmission apparatus for tdm telecommunications networks | |
| EP0194738A1 (en) | Multi-stage echo canceller | |
| RU98119726A (ru) | Компоновка схемы для регенерации входного сигнала, содержащего цифровые последовательности данных | |
| JP2613910B2 (ja) | Ａｄ変換器 | |
| JPH0356028B2 (ja) | ||
| JPH0575544A (ja) | 自動利得調整回路 | |
| JPH05315958A (ja) | アナログ入力装置 | |
| JPS6119185B2 (ja) | ||
| JP2985181B2 (ja) | 多重変換装置 | |
| JP2613971B2 (ja) | シリアル転送方式 | |
| JPH0621851A (ja) | データ送受信装置 | |
| JPH0715326A (ja) | 信号変換装置 | |
| SU1365108A1 (ru) | Устройство дл приема информации | |
| SU1243137A1 (ru) | Устройство регулировани усилени в трактах передачи аналоговых и цифровых сигналов | |
| US4595908A (en) | Circuit using slow sampling rate A-D converter which provides high sampling rate resolution | |
| JP2001067151A (ja) | マイクロコンピュータ装置のリセット方式 | |
| SU1660185A2 (ru) | Ретрансл тор | |
| KR0123208B1 (ko) | 자동 송수신 변환장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |