JPH05232171A - 伝送線路終端装置 - Google Patents
伝送線路終端装置Info
- Publication number
- JPH05232171A JPH05232171A JP3347833A JP34783391A JPH05232171A JP H05232171 A JPH05232171 A JP H05232171A JP 3347833 A JP3347833 A JP 3347833A JP 34783391 A JP34783391 A JP 34783391A JP H05232171 A JPH05232171 A JP H05232171A
- Authority
- JP
- Japan
- Prior art keywords
- receiver
- voltage
- termination
- dut
- rlo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 33
- 239000003990 capacitor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 18
- 230000005540 biological transmission Effects 0.000 description 17
- 239000000872 buffer Substances 0.000 description 15
- 239000000523 sample Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 230000009977 dual effect Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 241001156002 Anthonomus pomorum Species 0.000 description 1
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 1
- 101150091805 DUT1 gene Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- DERZBLKQOCDDDZ-JLHYYAGUSA-N cinnarizine Chemical compound C1CN(C(C=2C=CC=CC=2)C=2C=CC=CC=2)CCN1C\C=C\C1=CC=CC=C1 DERZBLKQOCDDDZ-JLHYYAGUSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【目的】自動試験装置において、被試験装置（ＤＵＴ）
からの出力信号を受信器で受信する際に、受信器の入力
端での信号波形に生ずるリンギングを極小にするため
の、伝送線路終端装置を提供する。 【構成】本発明の一実施例によれば、各受信器の入力端
には終端装置が接続され、該終端装置は、入力端に生ず
る信号を、特定のＤＵＴごとに適正化された高、低基準
値でクランプするための高、低基準電圧クランプ値を提
供する。該クランプ値は基準制御器によって終端装置に
送られ、この送付は状態機械によって制御される。本発
明によれば、ＤＵＴの種類によらずリンギングを極小に
することもできる。
からの出力信号を受信器で受信する際に、受信器の入力
端での信号波形に生ずるリンギングを極小にするため
の、伝送線路終端装置を提供する。 【構成】本発明の一実施例によれば、各受信器の入力端
には終端装置が接続され、該終端装置は、入力端に生ず
る信号を、特定のＤＵＴごとに適正化された高、低基準
値でクランプするための高、低基準電圧クランプ値を提
供する。該クランプ値は基準制御器によって終端装置に
送られ、この送付は状態機械によって制御される。本発
明によれば、ＤＵＴの種類によらずリンギングを極小に
することもできる。
Description
【０００１】
【産業上の利用分野】本発明は、伝送線の終端に関する
もので、特に、自動試験機器（ＡＴＥ）における被試験
装置（ＤＵＴ）の受信器の終端に関する。
もので、特に、自動試験機器（ＡＴＥ）における被試験
装置（ＤＵＴ）の受信器の終端に関する。
【０００２】
【従来の技術】伝送線の終端は、良く研究されてきてい
る信号解析の分野である。たとえば、Ｊａｖｉｄおよび
Ｂｒｅｎｎｅｒの、Ａｎａｌｙｓｉｓ Ｔｒａｎｓｍｉ
ｓｓｉｏｎ ａｎｄ Ｆｉｌｔｅｒｉｎｇ ｏｆ Ｓｉ
ｇｎａｌｓ（信号の解析伝送とろ波）、「Ｔｒａｎｓｍ
ｉｓｓｉｏｎ Ｌｉｎｅｓ １−Ｔｒａｎｓｉｅｎｔ
ｓ」、ｐｐ．３３４〜３４７、１９８１（Ｒｏｂｅｒｔ
Ｅ．Ｋｒｉｅｇｅｒ Ｐｕｂｌｉｓｈｉｎｇ Ｃ
ｏ．，Ｉｎｃ．，Ｍａｌａｂａｒ，ＦＬ）を参照。
る信号解析の分野である。たとえば、Ｊａｖｉｄおよび
Ｂｒｅｎｎｅｒの、Ａｎａｌｙｓｉｓ Ｔｒａｎｓｍｉ
ｓｓｉｏｎ ａｎｄ Ｆｉｌｔｅｒｉｎｇ ｏｆ Ｓｉ
ｇｎａｌｓ（信号の解析伝送とろ波）、「Ｔｒａｎｓｍ
ｉｓｓｉｏｎ Ｌｉｎｅｓ １−Ｔｒａｎｓｉｅｎｔ
ｓ」、ｐｐ．３３４〜３４７、１９８１（Ｒｏｂｅｒｔ
Ｅ．Ｋｒｉｅｇｅｒ Ｐｕｂｌｉｓｈｉｎｇ Ｃ
ｏ．，Ｉｎｃ．，Ｍａｌａｂａｒ，ＦＬ）を参照。
【０００３】ＡＴＥ装置の目標は、多数の異なる形式の
ＤＵＴとの試験接続を行うことにある。ＡＴＥ装置は、
ＤＵＴに刺激を加え、該当する信号応答を探す。ディジ
タルのＤＵＴについては、ＡＴＥ装置のドライバが有効
な「１」または「０」に対する正しい論理レベルをＤＵ
Ｔの入力に送り、次いでＡＴＥ装置のディジタル受信器
が出力からの有効な「１」または「０」を探す。
ＤＵＴとの試験接続を行うことにある。ＡＴＥ装置は、
ＤＵＴに刺激を加え、該当する信号応答を探す。ディジ
タルのＤＵＴについては、ＡＴＥ装置のドライバが有効
な「１」または「０」に対する正しい論理レベルをＤＵ
Ｔの入力に送り、次いでＡＴＥ装置のディジタル受信器
が出力からの有効な「１」または「０」を探す。
【０００４】図１ａでは、典型的な被試験装置（ＤＵ
Ｔ）が取付具とプリント回路（ＰＣ）基板２０とを介し
て受信器４０およびドライバ６０を備えている自動試験
装置（ＡＴＥ）３０に接続されている。ＡＴＥ装置（全
般的に３０で示してある）の受信器４０は、回路の動作
を妨害することなく、回路の機能を把握するためＤＵＴ
１０に探針接続されている。これは通常受信器への入力
５０を高インピーダンスにしておくことを意味する。し
かし、受信器４０とＤＵＴ１０との接続には接地との間
に幾らかの寄生キャパシタンスＣp が加わって、ＤＵＴ
の動作が一部影響を受ける。オプションの三状態ドライ
バ６０は、破線で示してあるが、スイッチ７０を用いて
入力５０に選択的に接続して信号をＤＵＴに送り込むこ
とができる。
Ｔ）が取付具とプリント回路（ＰＣ）基板２０とを介し
て受信器４０およびドライバ６０を備えている自動試験
装置（ＡＴＥ）３０に接続されている。ＡＴＥ装置（全
般的に３０で示してある）の受信器４０は、回路の動作
を妨害することなく、回路の機能を把握するためＤＵＴ
１０に探針接続されている。これは通常受信器への入力
５０を高インピーダンスにしておくことを意味する。し
かし、受信器４０とＤＵＴ１０との接続には接地との間
に幾らかの寄生キャパシタンスＣp が加わって、ＤＵＴ
の動作が一部影響を受ける。オプションの三状態ドライ
バ６０は、破線で示してあるが、スイッチ７０を用いて
入力５０に選択的に接続して信号をＤＵＴに送り込むこ
とができる。
【０００５】ＡＴＥ装置３０は、多数の受信器４０およ
びドライバ６０を備えており、図２に関して更に詳細に
説明することにする。図１ａにおいて、受信器４０の入
力インピーダンスがＰＣ基板２０の取付具のインピーダ
ンスＺO に比較して高く、且つ電源出力抵抗ＲS が（Ｚ
O に比較して）低ければ、ＤＵＴからの受信器入力５０
での波形はーバーシュートする。これにより古典的なリ
ンギングの問題が生ずる。ＲS が小さければ、更に大き
な電圧（したがって更に多量の電流）がＤＵＴにより伝
送線に加えられる。換言すれば、受信器４０での波形
は、ＤＵＴからの電源電圧ＶS をオーバーシュートし、
次いでＶS より下にアンダーシュートする。最初に線路
に送出される電流の量は、ＲS −ＺO 接続境界部で見た
瞬時インピーダンスで決定される。波形が伝送線を下流
に進行するにつれて、ＺO −受信器４０の入力５０の接
続境界部に至る。受信器４０のインピーダンスはＺO よ
りはるかに高いのが普通であるからこれにより電圧波形
がオーバーシュートする（注：線路に送出された最初の
電圧は、ＲSが小さいとき−これはこれら高速ＤＵＴの
多くについて良好な近似である−、 ＶS ・ＺO ／（ＲS ＋ＺO ） である）。最終的に、リンギングは定常状態の値ＶS に
まで減衰する。ＡＴＥ装置では、一つの問題は、受信器
４０を、出力インピーダンスが変化する多数の異なるＤ
ＵＴを、リンギングの問題を極力少くして接続すること
ができるように構成することである。したがって受信器
４０に対する低価格の、実施が容易な構成が必要であ
る。
びドライバ６０を備えており、図２に関して更に詳細に
説明することにする。図１ａにおいて、受信器４０の入
力インピーダンスがＰＣ基板２０の取付具のインピーダ
ンスＺO に比較して高く、且つ電源出力抵抗ＲS が（Ｚ
O に比較して）低ければ、ＤＵＴからの受信器入力５０
での波形はーバーシュートする。これにより古典的なリ
ンギングの問題が生ずる。ＲS が小さければ、更に大き
な電圧（したがって更に多量の電流）がＤＵＴにより伝
送線に加えられる。換言すれば、受信器４０での波形
は、ＤＵＴからの電源電圧ＶS をオーバーシュートし、
次いでＶS より下にアンダーシュートする。最初に線路
に送出される電流の量は、ＲS −ＺO 接続境界部で見た
瞬時インピーダンスで決定される。波形が伝送線を下流
に進行するにつれて、ＺO −受信器４０の入力５０の接
続境界部に至る。受信器４０のインピーダンスはＺO よ
りはるかに高いのが普通であるからこれにより電圧波形
がオーバーシュートする（注：線路に送出された最初の
電圧は、ＲSが小さいとき−これはこれら高速ＤＵＴの
多くについて良好な近似である−、 ＶS ・ＺO ／（ＲS ＋ＺO ） である）。最終的に、リンギングは定常状態の値ＶS に
まで減衰する。ＡＴＥ装置では、一つの問題は、受信器
４０を、出力インピーダンスが変化する多数の異なるＤ
ＵＴを、リンギングの問題を極力少くして接続すること
ができるように構成することである。したがって受信器
４０に対する低価格の、実施が容易な構成が必要であ
る。
【０００６】リンギングの問題は、ＤＵＴに存在するデ
ィジタル回路が高速のため電線長の短いＰＣ取付具２０
が必要のとき（すなわち、これは損失の多い伝送線を仮
定している）、更に大きくなる。したがって、ＤＵＴに
及ぼす影響が極力少い（すなわち、ＤＣが乗らず、ＡＣ
性能が低下しない）が、廉価で且つ実施しやすい受信器
４０を設計する必要性も存在する。
ィジタル回路が高速のため電線長の短いＰＣ取付具２０
が必要のとき（すなわち、これは損失の多い伝送線を仮
定している）、更に大きくなる。したがって、ＤＵＴに
及ぼす影響が極力少い（すなわち、ＤＣが乗らず、ＡＣ
性能が低下しない）が、廉価で且つ実施しやすい受信器
４０を設計する必要性も存在する。
【０００７】ＡＴＥ装置について受信器４０を慣例的に
終端する幾つかの方法が存在するが、これらを図１ｂか
ら図１ｄまでに示してある。図１ｂでは、抵抗性負荷Ｒ
l が受信器４０の入力５０から大地に接続されている。
抵抗Ｒl はＺO に等しい。この特定の終端は、ＤＵＴが
充分な量の電流（Ｉ＝ＶS ／（Ｒl ＋ＲS ＋Ｒdc））を
出力することができ且つＲS がＲl ＋ＺO に比較して小
さければ良好に動作する。Ｒdcは伝送線の集中抵抗であ
る。更に、Ｒl ＝ＺO であるから受信器入力５０では不
整合または反射は存在しない。図１ｂの従来の方法の一
つの欠点は、ＤＵＴ１０が、高くなったとき、前述の値
の電流を伝送線２０に供給することができなければなら
ないということである。多数のＤＵＴ１０はこの量の電
流を供給することができない。
終端する幾つかの方法が存在するが、これらを図１ｂか
ら図１ｄまでに示してある。図１ｂでは、抵抗性負荷Ｒ
l が受信器４０の入力５０から大地に接続されている。
抵抗Ｒl はＺO に等しい。この特定の終端は、ＤＵＴが
充分な量の電流（Ｉ＝ＶS ／（Ｒl ＋ＲS ＋Ｒdc））を
出力することができ且つＲS がＲl ＋ＺO に比較して小
さければ良好に動作する。Ｒdcは伝送線の集中抵抗であ
る。更に、Ｒl ＝ＺO であるから受信器入力５０では不
整合または反射は存在しない。図１ｂの従来の方法の一
つの欠点は、ＤＵＴ１０が、高くなったとき、前述の値
の電流を伝送線２０に供給することができなければなら
ないということである。多数のＤＵＴ１０はこの量の電
流を供給することができない。
【０００８】図１ｃで、ＡＴＥ装置３０において受信器
４０を終端する従来技術の第２の解法を示してある。Ｚ
O に等しい抵抗ＲL が可変ドライブ６０により終端され
ている。第２の抵抗ＲA がＤＵＴ１０の出力８０に付加
されている。抵抗ＲA の付加によりＤＵＴ１０がＡＴＥ
装置３０から更に隔離される。しかし抵抗ＲA を付加す
ることは寄生キャパシタンスＣPDUTが一層重要になると
いうことをも意味する。ＲA の適格な値を見つけること
ができれば、ＤＵＴ１０をＡＴＥ３０から適切に隔離す
ることができる。図１ｃに示す従来技術の方法に伴う問
題は重要である。或るＤＵＴ１０についてはＲA の良好
な値が存在しない。寄生キャパシタンスＣPDUTの存在は
試験を行う際ＡＴＥの速さを制限する可能性がある。更
に、ドライバ６０は今度はＲL とＲA との両方を通して
駆動しなければならず、これはオーバードライビングの
とき問題になることがある（多量の電流が必要にな
る）。オーバードライビングはドライバ６０が、使用可
能な上流装置がノードを何時駆動したくなるかに関係な
く、ノードを既知の状態に駆動するときに生ずる。最後
に、図１ｃの実施にはＲA をＤＵＴ１０に物理的に近づ
けて設置する必要があり、これには取付け上の問題が関
係する。
４０を終端する従来技術の第２の解法を示してある。Ｚ
O に等しい抵抗ＲL が可変ドライブ６０により終端され
ている。第２の抵抗ＲA がＤＵＴ１０の出力８０に付加
されている。抵抗ＲA の付加によりＤＵＴ１０がＡＴＥ
装置３０から更に隔離される。しかし抵抗ＲA を付加す
ることは寄生キャパシタンスＣPDUTが一層重要になると
いうことをも意味する。ＲA の適格な値を見つけること
ができれば、ＤＵＴ１０をＡＴＥ３０から適切に隔離す
ることができる。図１ｃに示す従来技術の方法に伴う問
題は重要である。或るＤＵＴ１０についてはＲA の良好
な値が存在しない。寄生キャパシタンスＣPDUTの存在は
試験を行う際ＡＴＥの速さを制限する可能性がある。更
に、ドライバ６０は今度はＲL とＲA との両方を通して
駆動しなければならず、これはオーバードライビングの
とき問題になることがある（多量の電流が必要にな
る）。オーバードライビングはドライバ６０が、使用可
能な上流装置がノードを何時駆動したくなるかに関係な
く、ノードを既知の状態に駆動するときに生ずる。最後
に、図１ｃの実施にはＲA をＤＵＴ１０に物理的に近づ
けて設置する必要があり、これには取付け上の問題が関
係する。
【０００９】図１ｄには、業界で頻繁に使用されている
最も普通の方法を示してある。ここでは、抵抗ＲL が受
信器４０の入力５０を大地に接続するコンデンサＣL に
直列に接続されている。コンデンサＣL は抵抗器ＲL を
大地から隔離する。したがって、抵抗器ＲL はＤＵＴ１
０にＤＣを乗せないがコンデンサＣL は受信器の入力に
キャパシタンスを付加し、このため試験速度が制限され
る可能性がある。図１ｄの方法の明瞭な利点は、抵抗Ｒ
L が、ＤＵＴ１０からの信号遷移が入力５０で発生した
とき、回路内に単に「存在する」だけであるということ
である。終端は、入力５０における信号が状態を変える
ときに存在するだけである。したがって、ＤＣの負荷は
無い。図１ｄの従来技術の方法に伴う一つの欠点は、線
路２０のインダクタンスがＲL とＣL とでタンク回路を
形成することがあり、これにより発振を生ずるから、Ｚ
O を良く制御しなければならないということである。更
に、ＣL は受信器４０に別の寄生キャパシタンスを付加
し、ＤＵＴへの有効入力キャパシタンスを増大し、これ
によりＤＵＴ１０の速度および性能が制限される。
最も普通の方法を示してある。ここでは、抵抗ＲL が受
信器４０の入力５０を大地に接続するコンデンサＣL に
直列に接続されている。コンデンサＣL は抵抗器ＲL を
大地から隔離する。したがって、抵抗器ＲL はＤＵＴ１
０にＤＣを乗せないがコンデンサＣL は受信器の入力に
キャパシタンスを付加し、このため試験速度が制限され
る可能性がある。図１ｄの方法の明瞭な利点は、抵抗Ｒ
L が、ＤＵＴ１０からの信号遷移が入力５０で発生した
とき、回路内に単に「存在する」だけであるということ
である。終端は、入力５０における信号が状態を変える
ときに存在するだけである。したがって、ＤＣの負荷は
無い。図１ｄの従来技術の方法に伴う一つの欠点は、線
路２０のインダクタンスがＲL とＣL とでタンク回路を
形成することがあり、これにより発振を生ずるから、Ｚ
O を良く制御しなければならないということである。更
に、ＣL は受信器４０に別の寄生キャパシタンスを付加
し、ＤＵＴへの有効入力キャパシタンスを増大し、これ
によりＤＵＴ１０の速度および性能が制限される。
【００１０】それ故入力５０で必要な終端を行い、エネ
ルギをリンギングから吸収する、特定のＤＵＴ１０に対
して選択的にプログラムすることができる受信器の必要
性が存在する。この回路の構成は、広範多様な異なる形
式のＤＵＴ１０からの有効な高いまたは低い信号の獲得
を妨害してはならない。
ルギをリンギングから吸収する、特定のＤＵＴ１０に対
して選択的にプログラムすることができる受信器の必要
性が存在する。この回路の構成は、広範多様な異なる形
式のＤＵＴ１０からの有効な高いまたは低い信号の獲得
を妨害してはならない。
【００１１】図２は、多数のＤＵＴ１０と接続すること
ができる典型的な従来のＡＴＥ装置を示す。図２におい
て、ＡＴＥ装置３０は、一組のアナログマルチプレクサ
（ＭＵＸO 〜ＭＵＸi ）（たとえば、リレー）を備えて
おり、各マルチプレクサは、取付具およびＰＣ基板２０
により複数のＤＵＴ１０（ＤＵＴA 〜ＤＵＴN ）に接続
されている。他の従来技術の方法は、別の技法を利用し
て受信器を個々のＤＵＴ（切換え取付具など）に接続し
ている。かくして、各受信器終端５０は、マルチプレク
サにより一組のＤＵＴ１０の中の個別のＤＵＴ１０に選
択的に接続されることができる。こうして接続されたＤ
ＵＴの信号出力の測定値を受信器４０により取ることが
できる。図２の受信器終端２１０は、図１で完全に説明
した上述技術の方法のどれからでも構成することができ
る。
ができる典型的な従来のＡＴＥ装置を示す。図２におい
て、ＡＴＥ装置３０は、一組のアナログマルチプレクサ
（ＭＵＸO 〜ＭＵＸi ）（たとえば、リレー）を備えて
おり、各マルチプレクサは、取付具およびＰＣ基板２０
により複数のＤＵＴ１０（ＤＵＴA 〜ＤＵＴN ）に接続
されている。他の従来技術の方法は、別の技法を利用し
て受信器を個々のＤＵＴ（切換え取付具など）に接続し
ている。かくして、各受信器終端５０は、マルチプレク
サにより一組のＤＵＴ１０の中の個別のＤＵＴ１０に選
択的に接続されることができる。こうして接続されたＤ
ＵＴの信号出力の測定値を受信器４０により取ることが
できる。図２の受信器終端２１０は、図１で完全に説明
した上述技術の方法のどれからでも構成することができ
る。
【００１２】図２に示すようなＤＵＴ１０は、多数の異
なる論理集団から構成することができる。これら異なる
論理集団は異なる有効論理しきい値を備えることができ
る。たとえば、有効なディジタル「１」に対して、トラ
ンジスタ・トランジスタ論理（ＴＴＬ）は２．０ボルト
の信号しきい値を備えており、相補性金属酸化物半導体
（ＣＭＯＳ）は４．０ボルトの信号しきい値を備えてい
る。更に、各論理集団の出力インピーダンスも異なって
いる。したがって、各受信器が、被試験ＤＵＴの信号特
性に合うように活性終端しきい値を備える必要性が存在
する。
なる論理集団から構成することができる。これら異なる
論理集団は異なる有効論理しきい値を備えることができ
る。たとえば、有効なディジタル「１」に対して、トラ
ンジスタ・トランジスタ論理（ＴＴＬ）は２．０ボルト
の信号しきい値を備えており、相補性金属酸化物半導体
（ＣＭＯＳ）は４．０ボルトの信号しきい値を備えてい
る。更に、各論理集団の出力インピーダンスも異なって
いる。したがって、各受信器が、被試験ＤＵＴの信号特
性に合うように活性終端しきい値を備える必要性が存在
する。
【００１３】多数の異なる論理集団をＤＵＴ１０の中で
表わすことができるから、各受信機４０が受信機ごとに
プログラム可能なしきい値（たとえば、受信器高、受信
器低、ドライブ高、ドライブ低）を備えているＡＴＥを
現在のところ利用可能である。この能力を当業界では
「ピンごとにプログラム可能しきい値」と呼んでいる。
最後に、受信器４０に対して能動終端となるようにピン
ごとにプログラム可能分布クランプを設ける必要性が存
在する。特許性の調査の結果特許性調査を、本発明の分
野において上述の問題の解法について行った。
表わすことができるから、各受信機４０が受信機ごとに
プログラム可能なしきい値（たとえば、受信器高、受信
器低、ドライブ高、ドライブ低）を備えているＡＴＥを
現在のところ利用可能である。この能力を当業界では
「ピンごとにプログラム可能しきい値」と呼んでいる。
最後に、受信器４０に対して能動終端となるようにピン
ごとにプログラム可能分布クランプを設ける必要性が存
在する。特許性の調査の結果特許性調査を、本発明の分
野において上述の問題の解法について行った。
【００１４】特許性調査の結果次の特許が見つかった。 Ｍｕｅｎｃｈ，Ｊｒ． ３，６００，６３４ ８−１７−７１ Ａｎｄｒｅｗｓ，Ｊｒ． ３，６６０，６７５ ５−２−７２ Ｄａｓｇｕｐｔａ その他 ３，８３２，５７５ ８−２７−７４ Ｄａｖｉｓ ４，４５０，３７０ ５−２２−８４ Ｓｌａｕｇｈｔｅｒ ４，９４３，７３９ ７−２４−９０
【００１５】米国特許３，６６０，６７５は、装置が減
衰しているとき、装置が電力を供給しているダイオード
（直列終端無し）に、直列終端を付加することにより低
出力インピーダンス源を終端する構成を示している。
衰しているとき、装置が電力を供給しているダイオード
（直列終端無し）に、直列終端を付加することにより低
出力インピーダンス源を終端する構成を示している。
【００１６】米国特許４，４５０，３７０は、ストロボ
信号により使用可能となる三状態バッファを備えている
伝送線の能動終端を示している。三状態バッファの出力
は、伝送線の線路インピーダンスを整合する役目をする
ように使用される抵抗性要素を介して結合されている。
信号により使用可能となる三状態バッファを備えている
伝送線の能動終端を示している。三状態バッファの出力
は、伝送線の線路インピーダンスを整合する役目をする
ように使用される抵抗性要素を介して結合されている。
【００１７】米国特許３，８３２，５７５は、データ母
線の終末端に接続される低インピーダンス状態に、また
はデータ母線の中間部分に接続する高インピーダンス状
態に、プログラムすることができるデータ母線伝送線終
端回路を示している。
線の終末端に接続される低インピーダンス状態に、また
はデータ母線の中間部分に接続する高インピーダンス状
態に、プログラムすることができるデータ母線伝送線終
端回路を示している。
【００１８】Ｍｕｅｎｃｈ，Ｊｒ．に発行された米国特
許３，６００，６３４は、一対の固体ゲート制御ＡＣス
イッチを使用する、過渡電圧に対する保護回路について
述べている。この特許は、過電圧が発生した場合負荷の
周りに分路を設けて保護を行う過電圧回路を取扱ってい
る。
許３，６００，６３４は、一対の固体ゲート制御ＡＣス
イッチを使用する、過渡電圧に対する保護回路について
述べている。この特許は、過電圧が発生した場合負荷の
周りに分路を設けて保護を行う過電圧回路を取扱ってい
る。
【００１９】米国特許４，９４３，７３９は、信号線と
接地線との間または信号線と電源線との間に接続された
反射減衰器を備えている無反射伝送線終端について述べ
ている。減衰器は、ディジタル信号を接地電位と電源線
電圧との間にクランプする。この発明は、上述の問題の
解法を探す上で明らかになった特許の中で最も適切なも
のである。しかし、この発明はＡＴＥ装置の環境には適
用できない。’７３９の信号の振幅はＶCCまたは接地電
位に近くなければならず、それ故、ＡＴＥに使用するに
は適切でない。この特許は、異なる形式のＤＵＴが関係
する状況−この状況では、たとえば、ＶCCが常に同じと
は限らない−を取扱っていない。更に、この特許の方法
は、ＶCCに対する第３の線路を必要とし、高電流を発生
せず、ＶCCが接地電位より低い状況を扱っていない。
接地線との間または信号線と電源線との間に接続された
反射減衰器を備えている無反射伝送線終端について述べ
ている。減衰器は、ディジタル信号を接地電位と電源線
電圧との間にクランプする。この発明は、上述の問題の
解法を探す上で明らかになった特許の中で最も適切なも
のである。しかし、この発明はＡＴＥ装置の環境には適
用できない。’７３９の信号の振幅はＶCCまたは接地電
位に近くなければならず、それ故、ＡＴＥに使用するに
は適切でない。この特許は、異なる形式のＤＵＴが関係
する状況−この状況では、たとえば、ＶCCが常に同じと
は限らない−を取扱っていない。更に、この特許の方法
は、ＶCCに対する第３の線路を必要とし、高電流を発生
せず、ＶCCが接地電位より低い状況を扱っていない。
【００２０】
【問題の解法】本発明は、ＡＴＥ装置内でピンごとに完
全にプログラムすることができる受信器２１０に対する
プログラム可能能動分布線終端を設けることにより図１
および図２に示す必要性への解答を提示する。本発明
は、信号が規定のしきい値レベルを通過したときに限り
ＤＵＴ出力信号からエネルギを抽出する受信器終端を提
供する。本発明の二つの実施例を示す。第１の実施例で
は、終端電圧がピンごとにプログラム可能な（分布）受
信器しきい値に結合されているが、第２の実施例は、終
端電圧がピンごとに独立にプログラムできるようにして
いる。二つの実施例とも終端電圧をピンごとにプログラ
ムできるようにしている。更に、本発明は、ＤＵＴ信号
の縁が遷移中のときに生ずるＡＣ負荷が無いようにして
おり、ＤＵＴからの信号が終端電圧値を超えたときに限
り小さなＤＣ負荷が発生するだけである。
全にプログラムすることができる受信器２１０に対する
プログラム可能能動分布線終端を設けることにより図１
および図２に示す必要性への解答を提示する。本発明
は、信号が規定のしきい値レベルを通過したときに限り
ＤＵＴ出力信号からエネルギを抽出する受信器終端を提
供する。本発明の二つの実施例を示す。第１の実施例で
は、終端電圧がピンごとにプログラム可能な（分布）受
信器しきい値に結合されているが、第２の実施例は、終
端電圧がピンごとに独立にプログラムできるようにして
いる。二つの実施例とも終端電圧をピンごとにプログラ
ムできるようにしている。更に、本発明は、ＤＵＴ信号
の縁が遷移中のときに生ずるＡＣ負荷が無いようにして
おり、ＤＵＴからの信号が終端電圧値を超えたときに限
り小さなＤＣ負荷が発生するだけである。
【００２１】
【発明の目的】本発明は、複数の被試験装置を試験する
試験装置における受信器終端装置を提供することを目的
とする。
試験装置における受信器終端装置を提供することを目的
とする。
【００２２】
【発明の概要】自動試験装置が複数の被試験装置を試験
することができる、自動試験装置におけるプログラム可
能な能動受信器終端を提供する装置である。自動試験装
置には複数の受信器があり、その各々は本発明の受信器
終端装置に接続されている。この装置は更に各受信器終
端を複数の被試験装置の一つに選択的に接続するアナロ
グマルチプレクサに接続されている。
することができる、自動試験装置におけるプログラム可
能な能動受信器終端を提供する装置である。自動試験装
置には複数の受信器があり、その各々は本発明の受信器
終端装置に接続されている。この装置は更に各受信器終
端を複数の被試験装置の一つに選択的に接続するアナロ
グマルチプレクサに接続されている。
【００２３】各受信器終端は、自動試験機器の受信器の
一つの間に接続され、受信器の入力に現われる信号を特
定の被試験装置のために特に作られた高い基準電圧にク
ランプするための高基準電圧を発生する。各受信器終端
はまた、受信器の入力に現われる信号を被試験装置に対
して特別に作られた低基準電圧クランプ値にクランプす
る低基準電圧をも発生する。
一つの間に接続され、受信器の入力に現われる信号を特
定の被試験装置のために特に作られた高い基準電圧にク
ランプするための高基準電圧を発生する。各受信器終端
はまた、受信器の入力に現われる信号を被試験装置に対
して特別に作られた低基準電圧クランプ値にクランプす
る低基準電圧をも発生する。
【００２４】アナログ基準制御器は、複数の受信器終端
の各々に接続され、各受信器終端に受信器終端に接続さ
れている各被試験装置に対して特別に作られた高いおよ
び低い基準電圧クランプ値を与える。状態機械は、受信
器終端への高、低基準クランプ電圧値の供給を制御す
る。
の各々に接続され、各受信器終端に受信器終端に接続さ
れている各被試験装置に対して特別に作られた高いおよ
び低い基準電圧クランプ値を与える。状態機械は、受信
器終端への高、低基準クランプ電圧値の供給を制御す
る。
【００２５】
１．受信器終端ブロックの第１の実施例 図３に、受信器終端ブロック（ＲＴＢ）３００の第１の
実施例がアナログ基準制御器３１０と接続して示してあ
る。アナログ基準制御器３１０は多数の受信器終端ブロ
ックと相互接続されている。図２に戻って、「ｉ」個の
受信器終端が存在するとすれば、アナログ基準制御器３
１０は「ｉ」個の受信器終端ブロック３００と接続され
ることになる。これを図３にＲＴＢi について示す。ア
ナログ基準制御器３１０は、終端電圧をピンごとにプロ
グラム可能な分布受信器しきい値、ＲＨＩおよびＲＬ
Ｏ、として出力する。ただし、図３に示すように、終端
電圧は設定基準レベル、ＣＨＩおよびＣＬＯ、にも結合
することができる。プログラム可能受信器しきい値ＲＨ
ＩおよびＲＬＯまたは設定基準レベルＣＨＩおよびＣＬ
Ｏのいずれかを使用するかは、スイッチ３２０ａおよび
３２０ｂの設定によって決まる。ＣＨＩおよびＣＬＯ信
号は、リングせず且つ終端で小さなＤＣ負荷を駆動する
ことができないＤＵＴ１０に対して供給される。したが
って、ＣＨＩおよびＣＬＯは、受信器しきい値のプログ
ラム可能な範囲の外にある（すなわち、ＣＨＩ＞ＲＨＩ
MAXおよびＣＬＯ＜ＲＬＯMIN ）。
実施例がアナログ基準制御器３１０と接続して示してあ
る。アナログ基準制御器３１０は多数の受信器終端ブロ
ックと相互接続されている。図２に戻って、「ｉ」個の
受信器終端が存在するとすれば、アナログ基準制御器３
１０は「ｉ」個の受信器終端ブロック３００と接続され
ることになる。これを図３にＲＴＢi について示す。ア
ナログ基準制御器３１０は、終端電圧をピンごとにプロ
グラム可能な分布受信器しきい値、ＲＨＩおよびＲＬ
Ｏ、として出力する。ただし、図３に示すように、終端
電圧は設定基準レベル、ＣＨＩおよびＣＬＯ、にも結合
することができる。プログラム可能受信器しきい値ＲＨ
ＩおよびＲＬＯまたは設定基準レベルＣＨＩおよびＣＬ
Ｏのいずれかを使用するかは、スイッチ３２０ａおよび
３２０ｂの設定によって決まる。ＣＨＩおよびＣＬＯ信
号は、リングせず且つ終端で小さなＤＣ負荷を駆動する
ことができないＤＵＴ１０に対して供給される。したが
って、ＣＨＩおよびＣＬＯは、受信器しきい値のプログ
ラム可能な範囲の外にある（すなわち、ＣＨＩ＞ＲＨＩ
MAXおよびＣＬＯ＜ＲＬＯMIN ）。
【００２６】ａ．アナログ基準制御器３１０ アナログ基準制御器３１０は、状態機械３３０、ディジ
タル・アナログ変換器３４０、増幅器３５０、および集
積サンプルホールド回路３６０を備えている。状態機械
３３０は、線路３３２によりディジタル・アナログ変換
器３４０に接続されており、変換器３４０は、線路３４
２により増幅器３５０に接続されている。増幅器３５０
は、線路３５２により集積サンプルホールド回路３６０
に接続されている。アドレスおよびイネーブル情報は、
線路３３４を通って集積サンプルホールド回路３６０に
伝えられる。集積サンプルホールド回路は、ＲＬＯおよ
びＲＨＩのしきい値レベルを受信器終端ブロック（ＲＴ
Ｂo 〜ＲＴＢi ）に伝える。
タル・アナログ変換器３４０、増幅器３５０、および集
積サンプルホールド回路３６０を備えている。状態機械
３３０は、線路３３２によりディジタル・アナログ変換
器３４０に接続されており、変換器３４０は、線路３４
２により増幅器３５０に接続されている。増幅器３５０
は、線路３５２により集積サンプルホールド回路３６０
に接続されている。アドレスおよびイネーブル情報は、
線路３３４を通って集積サンプルホールド回路３６０に
伝えられる。集積サンプルホールド回路は、ＲＬＯおよ
びＲＨＩのしきい値レベルを受信器終端ブロック（ＲＴ
Ｂo 〜ＲＴＢi ）に伝える。
【００２７】下記から明らかになるように、アナログ基
準制御器３１０は、ピンごとの電圧（ＲＨＩおよびＲＬ
Ｏ）を発生するが、これは受信器終端ブロックにより基
準として使用され、特定のＤＵＴ１０を試験する受信器
終端ブロックを個別に構成してリンギングが極力小さく
なるようにする。種々の各ＤＵＴ形式は、それ自身のＲ
ＨＩおよびＲＬＯ基準電圧を備えている。各アナログ基
準電圧は、好適実施例では−５．５ボルトから＋５．５
ボルトである有効出力範囲内で別々にプログラムするこ
とができる。受信器レベルの有効範囲は、−３．５ボル
トから＋５．０ボルトである。状態機械３３０は、すべ
ての可能なアドレスを通って循環し、各サンプルホール
ド３６０をリフレッシュするようにするが、これは好適
実施例では実際のスイッチ３６２の閉路時間１．６マイ
クロ秒により５マイクロ秒ごとに行われる。アドレスお
よびイネーブル情報は、線路３３４を通してアドレスデ
コーダおよび線路３６６を通してスイッチを作動させる
スイッチ選択器３６４に伝えられる。
準制御器３１０は、ピンごとの電圧（ＲＨＩおよびＲＬ
Ｏ）を発生するが、これは受信器終端ブロックにより基
準として使用され、特定のＤＵＴ１０を試験する受信器
終端ブロックを個別に構成してリンギングが極力小さく
なるようにする。種々の各ＤＵＴ形式は、それ自身のＲ
ＨＩおよびＲＬＯ基準電圧を備えている。各アナログ基
準電圧は、好適実施例では−５．５ボルトから＋５．５
ボルトである有効出力範囲内で別々にプログラムするこ
とができる。受信器レベルの有効範囲は、−３．５ボル
トから＋５．０ボルトである。状態機械３３０は、すべ
ての可能なアドレスを通って循環し、各サンプルホール
ド３６０をリフレッシュするようにするが、これは好適
実施例では実際のスイッチ３６２の閉路時間１．６マイ
クロ秒により５マイクロ秒ごとに行われる。アドレスお
よびイネーブル情報は、線路３３４を通してアドレスデ
コーダおよび線路３６６を通してスイッチを作動させる
スイッチ選択器３６４に伝えられる。
【００２８】状態機械３３０は、図示してないランダム
アクセス記憶装置（ＲＡＭ）を備えているＡＳＩＣによ
り実現される。状態機械３３０は慣例的に、サンプルホ
ールド回路３６０の各アドレスを通って循環するよう動
作する。サンプルホールド回路３６０は、好適実施例で
は４８の別々のアドレスから構成されている。各アドレ
スについて、状態機械は更にデータをディジタル・アナ
ログ変換器３４０に供給する。このデータは、ＲＡＭの
線路３３２から伝えられるが、このデータは、増幅器３
５０で増幅されたアナログしきい値電圧信号を線路３５
２により供給するのに必要なディジタル情報を構成して
いる。状態機械３３０はまた、サンプルホールド回路３
６０に対するアドレスを線路３３４により、およびアナ
ログ線路３５２からアドレスされたスイッチ３６２を閉
じるイネーブル信号をやはり線路３３４により、アドレ
スされた保持コンデンサ３６８に伝える。
アクセス記憶装置（ＲＡＭ）を備えているＡＳＩＣによ
り実現される。状態機械３３０は慣例的に、サンプルホ
ールド回路３６０の各アドレスを通って循環するよう動
作する。サンプルホールド回路３６０は、好適実施例で
は４８の別々のアドレスから構成されている。各アドレ
スについて、状態機械は更にデータをディジタル・アナ
ログ変換器３４０に供給する。このデータは、ＲＡＭの
線路３３２から伝えられるが、このデータは、増幅器３
５０で増幅されたアナログしきい値電圧信号を線路３５
２により供給するのに必要なディジタル情報を構成して
いる。状態機械３３０はまた、サンプルホールド回路３
６０に対するアドレスを線路３３４により、およびアナ
ログ線路３５２からアドレスされたスイッチ３６２を閉
じるイネーブル信号をやはり線路３３４により、アドレ
スされた保持コンデンサ３６８に伝える。
【００２９】したがって、アドレスは状態機械３３０か
ら線路３３４によりアドレスデコーダおよびスイッチ選
択器３６４に完全に伝達される。同時に状態機械３３０
の内部にあるＲＡＭからの出力が線路３３２を通してデ
ィジタル・アナログ変換器３４０に伝えられ、ディジタ
ル・アナログ変換器３４０は、アナログしきい値を集積
サンプルホールド回路３６０に伝える。３３４による適
切なアドレス設定時間および（３５２による）アナログ
電圧設定時間の後、スイッチ３６２が作動され、線路３
５２に現われるアナログ値が保持コンデンサ３６８に伝
えられ、続いてＲＨＩおよびＲＬＯとしてアドレスされ
た受信器終端ブロック３００に伝えられる。
ら線路３３４によりアドレスデコーダおよびスイッチ選
択器３６４に完全に伝達される。同時に状態機械３３０
の内部にあるＲＡＭからの出力が線路３３２を通してデ
ィジタル・アナログ変換器３４０に伝えられ、ディジタ
ル・アナログ変換器３４０は、アナログしきい値を集積
サンプルホールド回路３６０に伝える。３３４による適
切なアドレス設定時間および（３５２による）アナログ
電圧設定時間の後、スイッチ３６２が作動され、線路３
５２に現われるアナログ値が保持コンデンサ３６８に伝
えられ、続いてＲＨＩおよびＲＬＯとしてアドレスされ
た受信器終端ブロック３００に伝えられる。
【００３０】好適実施例では、線路３５２の電圧が安定
して線路３３４の上のイネーブル信号が値を保持コンデ
ンサ３６８にロードするまでに３．２マイクロ秒が与え
られる。イネーブル信号は、１．６マイクロ秒間活性に
なっていて保持コンデンサ３６８に適格なしきい値まで
充電させる。イネーブルが不活性になってから更に２０
０ナノ秒の保持時間があってから、状態機械は、次の保
持コンデンサ用のアドレスおよびデータを発生する。
して線路３３４の上のイネーブル信号が値を保持コンデ
ンサ３６８にロードするまでに３．２マイクロ秒が与え
られる。イネーブル信号は、１．６マイクロ秒間活性に
なっていて保持コンデンサ３６８に適格なしきい値まで
充電させる。イネーブルが不活性になってから更に２０
０ナノ秒の保持時間があってから、状態機械は、次の保
持コンデンサ用のアドレスおよびデータを発生する。
【００３１】ディジタル・アナログ変換器３４０および
増幅器３５０は次のように動作する。ディジタル・アナ
ログ変換器３４０は電流出力を発生する形式のものであ
る。ディジタル・アナログ変換器３４０は、状態機械３
３０から線路３３２を通って入力されるデータを変換す
る。好適実施例では、ディジタル・アナログ変換器３４
０は、１０ボルト基準から流れ出る１２ディジタルビッ
ト入力を利用している。ディジタル・アナログ変換器３
４０の出力は、図示してない二つの演算増幅器３５０に
供給される。第１の演算増幅器は、線路３３２のデータ
により０から−１０ボルトの間を変動し、第２の演算増
幅器は、第１の結果を反転し、信号を−５．５ボルトか
ら＋５．５ボルトになるようにレベルシフトする。簡単
のため、図３には一つの増幅器３５０だけを示してあ
る。
増幅器３５０は次のように動作する。ディジタル・アナ
ログ変換器３４０は電流出力を発生する形式のものであ
る。ディジタル・アナログ変換器３４０は、状態機械３
３０から線路３３２を通って入力されるデータを変換す
る。好適実施例では、ディジタル・アナログ変換器３４
０は、１０ボルト基準から流れ出る１２ディジタルビッ
ト入力を利用している。ディジタル・アナログ変換器３
４０の出力は、図示してない二つの演算増幅器３５０に
供給される。第１の演算増幅器は、線路３３２のデータ
により０から−１０ボルトの間を変動し、第２の演算増
幅器は、第１の結果を反転し、信号を−５．５ボルトか
ら＋５．５ボルトになるようにレベルシフトする。簡単
のため、図３には一つの増幅器３５０だけを示してあ
る。
【００３２】集積サンプルホールド回路３６０は、４８
個のサンプルホールドの中から（２進の６ビットに基
き）一つを選択するデコーダマルチプレクサ３６４を利
用する。状態機械３３０からのイネーブルビットは、デ
ィジタル・アナログ変換器からのアナログ入力３５２か
らの内部ＦＥＴスイッチ３６２を閉じる。閉路により、
上述のように、内部保持コンデンサ３６８が選択的に充
電される。保持コンデンサ３６８の電圧は、低電流単位
利得演算増幅器３６９により受信器終端ブロック３００
からバッファされる。アナログ基準制御器の好適構成を
示したが、ＲＨＩおよびＲＬＯ基準電圧を受信器終端ブ
ロックに選択的に配給する他の構成も使用することがで
き、且つそれは本発明の教示の範囲内にあるとを明確に
理解すべきである。
個のサンプルホールドの中から（２進の６ビットに基
き）一つを選択するデコーダマルチプレクサ３６４を利
用する。状態機械３３０からのイネーブルビットは、デ
ィジタル・アナログ変換器からのアナログ入力３５２か
らの内部ＦＥＴスイッチ３６２を閉じる。閉路により、
上述のように、内部保持コンデンサ３６８が選択的に充
電される。保持コンデンサ３６８の電圧は、低電流単位
利得演算増幅器３６９により受信器終端ブロック３００
からバッファされる。アナログ基準制御器の好適構成を
示したが、ＲＨＩおよびＲＬＯ基準電圧を受信器終端ブ
ロックに選択的に配給する他の構成も使用することがで
き、且つそれは本発明の教示の範囲内にあるとを明確に
理解すべきである。
【００３３】ｂ．受信器終端ブロック３００ 受信器終端ブロック３００は、図３に示すように、その
入力５０で取付具およびＰＣ基板２０に接続されてい
る。これは図１の従来技術の回路に相当する。同様に、
受信器終端ブロック３００は、線路ＲＨＩo およびＲＬ
Ｏo によりアナログ基準制御器３１０に接続されてい
る。最後に、受信器終端ブロック３００は、受信器に受
信器３９０からの出力ＧＴＨおよびＧＴＬを伝える。
入力５０で取付具およびＰＣ基板２０に接続されてい
る。これは図１の従来技術の回路に相当する。同様に、
受信器終端ブロック３００は、線路ＲＨＩo およびＲＬ
Ｏo によりアナログ基準制御器３１０に接続されてい
る。最後に、受信器終端ブロック３００は、受信器に受
信器３９０からの出力ＧＴＨおよびＧＴＬを伝える。
【００３４】受信器終端ブロック３００には、アナログ
スイッチ３２０、高電流単位利得バッファ３７０、およ
び高しきい値および低しきい値の比較器３８０がある。
ダイオード３７２ａは抵抗器Ｒ１を介してバッファ３７
０ａの出力に接続されている。バッファ３７０ａの出力
は、抵抗器Ｒ１に、およびコンデンサＣ１を介して大地
に、接続されている。同様に、バッファ３７０ｂの出力
は、抵抗器Ｒ２に、およびコンデンサＣ２を介して大地
に、接続されている。抵抗器Ｒ２の出力は、ダイオード
３７２ｂの入力にも接続されている。ＲＨＩしきい値信
号は、その出力が高より大きい（ＧＴＨ）指示である高
しきい値比較器３８０ａに伝えられる。ＲＨＩ信号は、
アナログスイッチ３２０ｂを介してバッファ３７０ａに
も伝えられる。同様に、ＲＬＯは、その出力が低より大
きい（ＧＴＬ）指示である比較器３８０ｂの入力に伝え
られる。ＲＬＯはバッファ３７０ｂの入力にも伝えられ
る。
スイッチ３２０、高電流単位利得バッファ３７０、およ
び高しきい値および低しきい値の比較器３８０がある。
ダイオード３７２ａは抵抗器Ｒ１を介してバッファ３７
０ａの出力に接続されている。バッファ３７０ａの出力
は、抵抗器Ｒ１に、およびコンデンサＣ１を介して大地
に、接続されている。同様に、バッファ３７０ｂの出力
は、抵抗器Ｒ２に、およびコンデンサＣ２を介して大地
に、接続されている。抵抗器Ｒ２の出力は、ダイオード
３７２ｂの入力にも接続されている。ＲＨＩしきい値信
号は、その出力が高より大きい（ＧＴＨ）指示である高
しきい値比較器３８０ａに伝えられる。ＲＨＩ信号は、
アナログスイッチ３２０ｂを介してバッファ３７０ａに
も伝えられる。同様に、ＲＬＯは、その出力が低より大
きい（ＧＴＬ）指示である比較器３８０ｂの入力に伝え
られる。ＲＬＯはバッファ３７０ｂの入力にも伝えられ
る。
【００３５】アナログスイッチ３２０は、終端電圧をＲ
ＨＩおよびＲＬＯにまたはＣＨＩおよびＣＬＯに結合さ
せる。ＣＨＩおよびＣＬＯは、終端電圧をＲＨＩおよび
ＲＬＯの有効プログラミング範囲を超えてプログラムす
ることによりクランプを確実にオフにすることができる
電圧である。アナログスイッチ３２０は、線路３２２ａ
および３２２ｂを通して制御レジスタ３２２によりディ
ジタル的に制御される。制御レジスタ３２２は、線路３
２４を通してＡＴＥ装置のオペレータにより選択的にロ
ードされる。スイッチ３２０は、ＤＧ２１１−ａディジ
タル制御ＦＥＴスイッチであることが望ましい。
ＨＩおよびＲＬＯにまたはＣＨＩおよびＣＬＯに結合さ
せる。ＣＨＩおよびＣＬＯは、終端電圧をＲＨＩおよび
ＲＬＯの有効プログラミング範囲を超えてプログラムす
ることによりクランプを確実にオフにすることができる
電圧である。アナログスイッチ３２０は、線路３２２ａ
および３２２ｂを通して制御レジスタ３２２によりディ
ジタル的に制御される。制御レジスタ３２２は、線路３
２４を通してＡＴＥ装置のオペレータにより選択的にロ
ードされる。スイッチ３２０は、ＤＧ２１１−ａディジ
タル制御ＦＥＴスイッチであることが望ましい。
【００３６】高電流単位利得バッファ３７０ａおよび３
７０ｂは、ＲＴＢへの確実な高電流電圧源を成す。バッ
ファ３７０ａおよび３７０ｂは、フィードバックループ
に外部電流増強トランジスタを備えている演算増幅器と
して（図示せず）実施されている。
７０ｂは、ＲＴＢへの確実な高電流電圧源を成す。バッ
ファ３７０ａおよび３７０ｂは、フィードバックループ
に外部電流増強トランジスタを備えている演算増幅器と
して（図示せず）実施されている。
【００３７】抵抗器Ｒ１およびＲ２は、そのそれぞれの
コンデンサＣ１およびＣ２をそのそれぞれの高電流バッ
ファ増幅器３７０ａおよび３７０ｂから分離して、ＲＬ
ＯがＲＨＩより大きいとき余分な電流が回路を通して引
出されないようにする限流抵抗器である。これはＲＩＮ
にＲＣ時定数を追加せずに行われる。本発明では、ＲＨ
Ｉ（またはＲＬＯ）が変化すると、コンデンサＣ１が新
しい電圧レベルに調節する。高電流増幅器３７０ａおよ
び３７０ｂから分離することにより、高速パルスが終端
５０に押込まれるとき、受信器入力（ＲＩＮ）における
電圧が電圧源の周りに引かれないようになる。分離抵抗
器Ｒ１およびＲ２は更に、ＲＨＩ＜ＲＬＯのときクラン
プが損傷しないように保護する。最後に、分離抵抗器Ｒ
１およびＲ２は、クランプがオンのときＤＵＴから見た
ＤＣ負荷を制限する。
コンデンサＣ１およびＣ２をそのそれぞれの高電流バッ
ファ増幅器３７０ａおよび３７０ｂから分離して、ＲＬ
ＯがＲＨＩより大きいとき余分な電流が回路を通して引
出されないようにする限流抵抗器である。これはＲＩＮ
にＲＣ時定数を追加せずに行われる。本発明では、ＲＨ
Ｉ（またはＲＬＯ）が変化すると、コンデンサＣ１が新
しい電圧レベルに調節する。高電流増幅器３７０ａおよ
び３７０ｂから分離することにより、高速パルスが終端
５０に押込まれるとき、受信器入力（ＲＩＮ）における
電圧が電圧源の周りに引かれないようになる。分離抵抗
器Ｒ１およびＲ２は更に、ＲＨＩ＜ＲＬＯのときクラン
プが損傷しないように保護する。最後に、分離抵抗器Ｒ
１およびＲ２は、クランプがオンのときＤＵＴから見た
ＤＣ負荷を制限する。
【００３８】コンデンサＣ１およびＣ２は、電荷蓄積器
および高周波の側路となる。これらコンデンサの大きさ
は、終端電圧が変化したときの、必要な高周波応答（す
なわち、良好な高周波側路）および所要静定時間（ｓｅ
ｔｔｌｉｎｇ ｔｉｍｅ）により指示される。好適実施
例では、これらコンデンサの値は、０．１μＦから２．
２μＦの範囲にある。
および高周波の側路となる。これらコンデンサの大きさ
は、終端電圧が変化したときの、必要な高周波応答（す
なわち、良好な高周波側路）および所要静定時間（ｓｅ
ｔｔｌｉｎｇ ｔｉｍｅ）により指示される。好適実施
例では、これらコンデンサの値は、０．１μＦから２．
２μＦの範囲にある。
【００３９】ダイオード３７２ａおよび３７２ｂは、慣
習的に利用可能な二重ＳＯＴ−２３パッケージに入って
いるショットキー障壁ダイオードである。このダイオー
ドは高速にオンするよう働かなければならない。二重し
きい値受信器３９０は、受信器入力（ＲＩＮ）における
電圧で駆動される。二重しきい値受信器３９０は実質的
には二つの比較器３８０を使用して有効高しきい値ＲＨ
Ｉおよび有効低しきい値ＲＬＯに対して比較する電圧ウ
ィンドウ受信器である。ＧＴＨおよびＧＴＬにより与え
られる受信器出力は、受信器入力ＲＩＮの状態を次のよ
うに決定する。
習的に利用可能な二重ＳＯＴ−２３パッケージに入って
いるショットキー障壁ダイオードである。このダイオー
ドは高速にオンするよう働かなければならない。二重し
きい値受信器３９０は、受信器入力（ＲＩＮ）における
電圧で駆動される。二重しきい値受信器３９０は実質的
には二つの比較器３８０を使用して有効高しきい値ＲＨ
Ｉおよび有効低しきい値ＲＬＯに対して比較する電圧ウ
ィンドウ受信器である。ＧＴＨおよびＧＴＬにより与え
られる受信器出力は、受信器入力ＲＩＮの状態を次のよ
うに決定する。
【００４０】有効高：ＲＩＮ＞ＲＬＯはＧＴＬ＝１を意
味する。 ＲＩＮ＞ＲＨＩはＧＴＨ＝１を意味する。 有効低：ＲＩＮ＜ＲＬＯはＧＴＬ＝０を意味する。 ＲＩＮ＜ＲＨＩはＧＴＨ＝０を意味する。 ウィンドウ誤差：ＲＩＮ＞ＲＬＯはＧＴＬ＝１を意味す
る。 ＲＩＮ＞ＲＨＩはＧＴＨ＝０を意味する。 ウィンドウ誤差は、入力が有効高（ＲＨＩ）と有効低
（ＲＬＯ）しきい値との間にあるときの誤差状態と考え
られる。
味する。 ＲＩＮ＞ＲＨＩはＧＴＨ＝１を意味する。 有効低：ＲＩＮ＜ＲＬＯはＧＴＬ＝０を意味する。 ＲＩＮ＜ＲＨＩはＧＴＨ＝０を意味する。 ウィンドウ誤差：ＲＩＮ＞ＲＬＯはＧＴＬ＝１を意味す
る。 ＲＩＮ＞ＲＨＩはＧＴＨ＝０を意味する。 ウィンドウ誤差は、入力が有効高（ＲＨＩ）と有効低
（ＲＬＯ）しきい値との間にあるときの誤差状態と考え
られる。
【００４１】ＲＩＮ＜ＲＬＯはＧＴＬ＝０を意味する。 ＲＩＮ＞ＲＨＩはＧＴＨ＝１を意味する。 この状態は決して発生すべきではなく、それ故規定され
ていない（この状態はＲＨＩ＜ＲＬＯを意味する）。
ていない（この状態はＲＨＩ＜ＲＬＯを意味する）。
【００４２】抵抗器Ｒ３には二つの機能がある。第１は
受信器入力ＲＩＮの電圧を静電放電および過電圧状態か
ら隔離すると共に終端がオンであるとき電流を制限する
のに役立つ。したがって、５０に現われるＤＵＴ１０か
らの出力電圧はＲＨＩ＋Ｉｏｈmax ×（Ｒ１＋Ｒ３）＋
０．３ボルト高およびＲＬＯ−Ｉｏｌmax ×（Ｒ２＋Ｒ
３）−０．３ボルト低にクランプされる。ここで、 ＲＨＩ＝受信器についてプログラムされた有効高しきい
値（たとえば、通常のＴＴＬ論理集団＋２．０ボルト） ＲＬＯ＝受信器についてプログラムされた有効低しきい
値（たとえば、通常のＴＴＬ論理集団＝０．８ボルト） Ｉｏｈmax ＝ＤＵＴにより供給される最大高レベル出力
電流 Ｉｏｌmax ＝ＤＵＴにより供給される最大低レベル出力
電流 上の方程式における０．３ボルトはダイオード３７２を
横断する降下に起因する。好適な構成を図３の受信器ブ
ロック終端３００として提供したが、上述のように機能
するどんな適切な構成も本発明の教示の範囲にあること
を明確に理解すべきである。
受信器入力ＲＩＮの電圧を静電放電および過電圧状態か
ら隔離すると共に終端がオンであるとき電流を制限する
のに役立つ。したがって、５０に現われるＤＵＴ１０か
らの出力電圧はＲＨＩ＋Ｉｏｈmax ×（Ｒ１＋Ｒ３）＋
０．３ボルト高およびＲＬＯ−Ｉｏｌmax ×（Ｒ２＋Ｒ
３）−０．３ボルト低にクランプされる。ここで、 ＲＨＩ＝受信器についてプログラムされた有効高しきい
値（たとえば、通常のＴＴＬ論理集団＋２．０ボルト） ＲＬＯ＝受信器についてプログラムされた有効低しきい
値（たとえば、通常のＴＴＬ論理集団＝０．８ボルト） Ｉｏｈmax ＝ＤＵＴにより供給される最大高レベル出力
電流 Ｉｏｌmax ＝ＤＵＴにより供給される最大低レベル出力
電流 上の方程式における０．３ボルトはダイオード３７２を
横断する降下に起因する。好適な構成を図３の受信器ブ
ロック終端３００として提供したが、上述のように機能
するどんな適切な構成も本発明の教示の範囲にあること
を明確に理解すべきである。
【００４３】２．受信器終端ブロックの第２の実施例 図４に本発明の受信器終端ブロック３００の第２の実施
例を示す。可能な場合、類似構成要素には図３と同じ数
字で番号を付けてある。二つの実施例の間の動作は下記
の他は同じである。
例を示す。可能な場合、類似構成要素には図３と同じ数
字で番号を付けてある。二つの実施例の間の動作は下記
の他は同じである。
【００４４】図４で、Ｖcl（Ｖクランプ低）およびＶch
（Ｖクランプ高）で表わした終端電圧もアナログ基準制
御器３１０から配給される。したがって、第２の実施例
は、受信器のしきい値電圧に無関係に終端圧のピンごと
の完全なプログラミングを可能とする。したがって、状
態機械３３０および集積サンプルホールド回路３６０
は、受信器終端ブロックあたり四つのアナログ電圧値を
配給することができるように適切に拡張される。したが
って、第２の実施例によれば、受信器のしきい値電圧に
無関係に終端電圧のピンごとのプログラミングが完全に
可能になる。これにより性能を最適にするための、柔軟
性が増すと共に終端電圧の精密同調が可能になる。この
精密同調を行う第２の実施例でのトレード・オフから二
つの基準電圧ではなく四つの基準電圧が生じ、アナログ
基準制御器の複雑さが増すと共に、費用が増大する。
（Ｖクランプ高）で表わした終端電圧もアナログ基準制
御器３１０から配給される。したがって、第２の実施例
は、受信器のしきい値電圧に無関係に終端圧のピンごと
の完全なプログラミングを可能とする。したがって、状
態機械３３０および集積サンプルホールド回路３６０
は、受信器終端ブロックあたり四つのアナログ電圧値を
配給することができるように適切に拡張される。したが
って、第２の実施例によれば、受信器のしきい値電圧に
無関係に終端電圧のピンごとのプログラミングが完全に
可能になる。これにより性能を最適にするための、柔軟
性が増すと共に終端電圧の精密同調が可能になる。この
精密同調を行う第２の実施例でのトレード・オフから二
つの基準電圧ではなく四つの基準電圧が生じ、アナログ
基準制御器の複雑さが増すと共に、費用が増大する。
【００４５】３．本発明の動作 下記は第１の実施例の動作を示すが、これは第２の実施
例にも適用することができることを理解すべきである。
第１の実施例において、信号の位置ＢからＨまでを図２
でＡで示したＤＵＴ１０から出力される信号に基き図３
に示す。図５において、ＡＣＴ（すなわち、ＴＴＬ適合
入力を有するアドバンスドＣＭＯＳ）部分から成るＤＵ
Ｔを試験するオシロスコープ画像の表現をグラフＡから
Ｂに示す。ＡＴＣ装置はその出力で全ＣＭＯＳ振幅
（０．４〜４．８ボルト）を有するが、その入力（０．
８〜２．０ボルト）ではＴＴＬに適合している。
例にも適用することができることを理解すべきである。
第１の実施例において、信号の位置ＢからＨまでを図２
でＡで示したＤＵＴ１０から出力される信号に基き図３
に示す。図５において、ＡＣＴ（すなわち、ＴＴＬ適合
入力を有するアドバンスドＣＭＯＳ）部分から成るＤＵ
Ｔを試験するオシロスコープ画像の表現をグラフＡから
Ｂに示す。ＡＴＣ装置はその出力で全ＣＭＯＳ振幅
（０．４〜４．８ボルト）を有するが、その入力（０．
８〜２．０ボルト）ではＴＴＬに適合している。
【００４６】図５について組立てられた測定は次のとお
りである。７４ＡＣＴ００は、実施例１に示すような終
端を有する受信器を備えているＡＴＥのＰＣ板への標準
取付具を通して（図２および図３を参照）Ａ、Ｂ、Ｃ、
Ｄ、Ｅ、Ｆ、Ｇ、およびＨで示される基準探針点に接続
される。
りである。７４ＡＣＴ００は、実施例１に示すような終
端を有する受信器を備えているＡＴＥのＰＣ板への標準
取付具を通して（図２および図３を参照）Ａ、Ｂ、Ｃ、
Ｄ、Ｅ、Ｆ、Ｇ、およびＨで示される基準探針点に接続
される。
【００４７】ＤＩＰパッケージに入っているＤＵＴ、７
４ＡＣＴ００、はヒューレット・パッカード８００１３
Ｂパルス発生器により７．５ＭＨｚの周波数で駆動され
る。装置はＡＴＣ集団のものであるから、受信器のしき
い値は、ＲＬＯ＝０．４ＶおよびＲＨＩ＝４．０Ｖのデ
フォルトＣＭＯＳレベルではなくＲＬＯ＝０．８Ｖおよ
びＲＨＩ＝２．０Ｖにプログラムされる。したがってス
イッチ３２０ｂおよび３２０ｃはＲＨＩおよびＲＬＯを
配給するように設定される。
４ＡＣＴ００、はヒューレット・パッカード８００１３
Ｂパルス発生器により７．５ＭＨｚの周波数で駆動され
る。装置はＡＴＣ集団のものであるから、受信器のしき
い値は、ＲＬＯ＝０．４ＶおよびＲＨＩ＝４．０Ｖのデ
フォルトＣＭＯＳレベルではなくＲＬＯ＝０．８Ｖおよ
びＲＨＩ＝２．０Ｖにプログラムされる。したがってス
イッチ３２０ｂおよび３２０ｃはＲＨＩおよびＲＬＯを
配給するように設定される。
【００４８】図５、グラフＡ、はクランプがオンである
状態でのＤＵＴにおける波形を示す（図２−点Ａを参
照）。垂直軸の尺度は格子あたり２ボルトであり、時間
尺度は３０ｎｓｅｃ／ｄｉｖである。これはオシロスコ
ープ−ＨＰ５４１１０Ｄディジタルオシロスコープ−に
対するトリガでもある。
状態でのＤＵＴにおける波形を示す（図２−点Ａを参
照）。垂直軸の尺度は格子あたり２ボルトであり、時間
尺度は３０ｎｓｅｃ／ｄｉｖである。これはオシロスコ
ープ−ＨＰ５４１１０Ｄディジタルオシロスコープ−に
対するトリガでもある。
【００４９】図５のグラフＢ１およびＢ２は、受信器の
ＲＩＮ入力（図３の点Ｂ）でのＤＵＴの波形を示してい
る。Ｂ１は、本発明の終端が存在しない場合（すなわ
ち、リンギング）を示すが、Ｂ２は、終端が存在する場
合を示す。Ｂ１における終端が無いリンギングは線５０
４で示すように１．７６ボルトであるが、終端が有るリ
ンギングは線５０６で示すように０．７８ボルトであ
る。二つのグラフＢ１とＢ２との間で立上り縁５００は
立下り縁５０２ほどはリングしないことに注目。この特
定の電圧揺動に対して、受信器の保護回路に特有である
が、エネルギの幾分かを吸収するという二次的効果があ
る。電源電圧が更に低い（３．３Ｖ論理）ＣＭＯＳの場
合には、立上り縁でのリンギングがはるかに大きくなる
（すなわち、グラフＢ１の立下り縁で表示されるものと
同様）。
ＲＩＮ入力（図３の点Ｂ）でのＤＵＴの波形を示してい
る。Ｂ１は、本発明の終端が存在しない場合（すなわ
ち、リンギング）を示すが、Ｂ２は、終端が存在する場
合を示す。Ｂ１における終端が無いリンギングは線５０
４で示すように１．７６ボルトであるが、終端が有るリ
ンギングは線５０６で示すように０．７８ボルトであ
る。二つのグラフＢ１とＢ２との間で立上り縁５００は
立下り縁５０２ほどはリングしないことに注目。この特
定の電圧揺動に対して、受信器の保護回路に特有である
が、エネルギの幾分かを吸収するという二次的効果があ
る。電源電圧が更に低い（３．３Ｖ論理）ＣＭＯＳの場
合には、立上り縁でのリンギングがはるかに大きくなる
（すなわち、グラフＢ１の立下り縁で表示されるものと
同様）。
【００５０】ダイオード３７２およびコンデンサＣは理
想的でないことに注意すること。この非理想性は有限タ
ーンオン時間として現われ、これによりこれら高速の縁
が最初わずかにオーバーシュートして１回リングするこ
とができる。リングのピークは（図Ｂ２に５０６で示す
ように）０．８ボルトというＲＬＯしきい値には決して
達しない。更に改良が必要になる場合には更に高速のダ
イオードおよび更に良いコンデンサＣを選定して単一リ
ングおよび電圧５０６を減らすことができる。この実施
は最良のコストパフォーマンスのトレード・オフであっ
た。図５の例は最悪の性能構成をも示している。取付
具、ＤＵＴ、ＰＣ基板、およびＤＵＴのＰＣ基板の接地
を変更しても受信器で見るリンギングにより特徴づけら
れる性能が改善される。
想的でないことに注意すること。この非理想性は有限タ
ーンオン時間として現われ、これによりこれら高速の縁
が最初わずかにオーバーシュートして１回リングするこ
とができる。リングのピークは（図Ｂ２に５０６で示す
ように）０．８ボルトというＲＬＯしきい値には決して
達しない。更に改良が必要になる場合には更に高速のダ
イオードおよび更に良いコンデンサＣを選定して単一リ
ングおよび電圧５０６を減らすことができる。この実施
は最良のコストパフォーマンスのトレード・オフであっ
た。図５の例は最悪の性能構成をも示している。取付
具、ＤＵＴ、ＰＣ基板、およびＤＵＴのＰＣ基板の接地
を変更しても受信器で見るリンギングにより特徴づけら
れる性能が改善される。
【００５１】図５、グラフＣは、図３のダイオード３７
２ｂとコンデンサＣ２との間の、Ｃ点における約０．５
２ボルトという電圧を示す。これは７．５ＭＨｚの妥当
なＡＴＥ試験電圧に対しては点Ｃ（ＲＬＯ終端）におけ
る正常な電圧である。（この電圧は、図６、グラフＣで
表示したようにコンデンサがより低い周波数で充放電す
るときは幾らか移動する。）
２ｂとコンデンサＣ２との間の、Ｃ点における約０．５
２ボルトという電圧を示す。これは７．５ＭＨｚの妥当
なＡＴＥ試験電圧に対しては点Ｃ（ＲＬＯ終端）におけ
る正常な電圧である。（この電圧は、図６、グラフＣで
表示したようにコンデンサがより低い周波数で充放電す
るときは幾らか移動する。）
【００５２】図５、グラフＤは、約０．９６８ボルトの
電圧源３７０ｂにおける出力を示す。この点は少し雑音
が多いことに注目のこと。この雑音は、回路のスイッチ
ングと非理想電圧源（すなわち、ＡＣ帯域幅が無限大に
等しくない）に打ち当ることから生ずる。ＰＣ基板上
の、分離抵抗器を通ってフィルタコンデンサまでの追跡
長さは、１４インチより上に達する可能性がある。この
ような雑音は、接地線および信号線を適格に引回すこと
により極小にすることができる。
電圧源３７０ｂにおける出力を示す。この点は少し雑音
が多いことに注目のこと。この雑音は、回路のスイッチ
ングと非理想電圧源（すなわち、ＡＣ帯域幅が無限大に
等しくない）に打ち当ることから生ずる。ＰＣ基板上
の、分離抵抗器を通ってフィルタコンデンサまでの追跡
長さは、１４インチより上に達する可能性がある。この
ような雑音は、接地線および信号線を適格に引回すこと
により極小にすることができる。
【００５３】図５、グラフＥは、終端回路３００にプロ
グラムした０．９６ボルトのＲＬＯ電圧を示す。この電
圧は、グラフＢ２に現われるピーク電圧より２００ミリ
ボルト高いことに注目のこと。
グラムした０．９６ボルトのＲＬＯ電圧を示す。この電
圧は、グラフＢ２に現われるピーク電圧より２００ミリ
ボルト高いことに注目のこと。
【００５４】図５、グラフＦ、Ｇ、およびＨは、終端の
高い側での同様な点を示している。グラフＦは、図３の
ダイオード３７２ａとコンデンサＣ１との間の３．９２
ボルトの電圧である。これはダイオード３７２ａをオン
にする点を設定する電圧である。グラフＧは、高電流バ
ッファ増幅器の電圧出力（２．１６ボルト）であるが、
グラフＨは、バッファ増幅器および受信器への２．１６
ボルトのＲＨＩ電圧入力である。グラフＦの電圧はグラ
フＧおよびＨの電圧より幾らか高いことに注目するこ
と。これはダイオード３７２ａがオンになるときコンデ
ンサがますます充電される傾向にあるからである。それ
故、更に高い周波数では終端点がしきい値から遠くに移
動する傾向があり、クランプ値と受信器しきい値電圧と
の間の電圧の差が大きくなる。このことは更に多くの雑
音余裕が存在し、ＤＵＴの負荷が一層軽くなることを意
味する。図５、グラフＣに示す電圧は、同様に動作する
−大きさが小さいだけである。
高い側での同様な点を示している。グラフＦは、図３の
ダイオード３７２ａとコンデンサＣ１との間の３．９２
ボルトの電圧である。これはダイオード３７２ａをオン
にする点を設定する電圧である。グラフＧは、高電流バ
ッファ増幅器の電圧出力（２．１６ボルト）であるが、
グラフＨは、バッファ増幅器および受信器への２．１６
ボルトのＲＨＩ電圧入力である。グラフＦの電圧はグラ
フＧおよびＨの電圧より幾らか高いことに注目するこ
と。これはダイオード３７２ａがオンになるときコンデ
ンサがますます充電される傾向にあるからである。それ
故、更に高い周波数では終端点がしきい値から遠くに移
動する傾向があり、クランプ値と受信器しきい値電圧と
の間の電圧の差が大きくなる。このことは更に多くの雑
音余裕が存在し、ＤＵＴの負荷が一層軽くなることを意
味する。図５、グラフＣに示す電圧は、同様に動作する
−大きさが小さいだけである。
【００５５】図５は、図３の本発明の動作を示す。ＲＨ
Ｉ＝２．０ボルトおよびＲＬＯ＝０．８ボルトの有効高
および低のしきい値は、アナログ基準制御器３１０によ
り終端ブロック３００に伝えられる。これらの値は，Ｔ
ＴＬの規定値に相当する。したがって、受信器３９０は
比較器３８０でこれらの値を使用してＧＴＨおよびＧＴ
Ｌの信号を発生する。（すなわち、Ｂにおける電圧がＲ
ＨＩ＝２．０ボルトを超えると、それは有効高であ
る）。しかし、ディジタル信号の立上り縁は所定の高電
圧値に（たとえば図５のグラフＦでは３．９２ボルトで
あるＲＨＩに基いて）クランプされ、リンギングを極力
小さくしている。同様に、ディジタル信号の立下り縁は
（たとえば図５のグラフＣでは０．５２ボルトであるＲ
ＬＯに基いて）所定の低電圧値にクランプされる。これ
らクランプ値の間の信号は影響を受けない。
Ｉ＝２．０ボルトおよびＲＬＯ＝０．８ボルトの有効高
および低のしきい値は、アナログ基準制御器３１０によ
り終端ブロック３００に伝えられる。これらの値は，Ｔ
ＴＬの規定値に相当する。したがって、受信器３９０は
比較器３８０でこれらの値を使用してＧＴＨおよびＧＴ
Ｌの信号を発生する。（すなわち、Ｂにおける電圧がＲ
ＨＩ＝２．０ボルトを超えると、それは有効高であ
る）。しかし、ディジタル信号の立上り縁は所定の高電
圧値に（たとえば図５のグラフＦでは３．９２ボルトで
あるＲＨＩに基いて）クランプされ、リンギングを極力
小さくしている。同様に、ディジタル信号の立下り縁は
（たとえば図５のグラフＣでは０．５２ボルトであるＲ
ＬＯに基いて）所定の低電圧値にクランプされる。これ
らクランプ値の間の信号は影響を受けない。
【００５６】図６のグラフは図５と同じ測定セットアッ
プを使用している（電圧は格子あたり２ボルトで時間軸
は１目盛５０マイクロ秒である。唯一の差異はＤＵＴが
切換わる周波数であって−これではわずか４．５ＫＨｚ
−ＡＴＥにとってはむしろ低速であるが、或る場合には
確実に可能である。グラフＡは再び、図２の点Ａで示す
ようなＤＵＴ波形である。図６のグラフＢは点Ｂ、受信
器入力−ＲＩＮ−におけるＤＵＴ波形を示す。この低い
周波数ではコンデンサが充電するにつれてＤＵＴへの負
荷が少くなる（プラス側に進むパルスで最も顕著であ
る）ことに注目する。
プを使用している（電圧は格子あたり２ボルトで時間軸
は１目盛５０マイクロ秒である。唯一の差異はＤＵＴが
切換わる周波数であって−これではわずか４．５ＫＨｚ
−ＡＴＥにとってはむしろ低速であるが、或る場合には
確実に可能である。グラフＡは再び、図２の点Ａで示す
ようなＤＵＴ波形である。図６のグラフＢは点Ｂ、受信
器入力−ＲＩＮ−におけるＤＵＴ波形を示す。この低い
周波数ではコンデンサが充電するにつれてＤＵＴへの負
荷が少くなる（プラス側に進むパルスで最も顕著であ
る）ことに注目する。
【００５７】図６のグラフＣおよびＦは、コンデンサＣ
の充放電を示す。充電はそれぞれダイオード３７２を通
して行われる。放電は抵抗器Ｒ２およびＲ１を通して行
われる。始動または低周波動作で終端回路または受信器
入力、ＲＩＮ、への悪影響は存在しない。
の充放電を示す。充電はそれぞれダイオード３７２を通
して行われる。放電は抵抗器Ｒ２およびＲ１を通して行
われる。始動または低周波動作で終端回路または受信器
入力、ＲＩＮ、への悪影響は存在しない。
【００５８】図７は、受信器入力におけるリンギングの
引き伸ばしを示す（電圧は１目盛２ボルトであり、時間
軸は１目盛１０ｎｓｅｃである）。図７ａ〜図７ｄの上
の信号は図２のＡでのＤＵＴ波形を示すが、下の信号は
図３の部分Ｂにおける波形を示している。
引き伸ばしを示す（電圧は１目盛２ボルトであり、時間
軸は１目盛１０ｎｓｅｃである）。図７ａ〜図７ｄの上
の信号は図２のＡでのＤＵＴ波形を示すが、下の信号は
図３の部分Ｂにおける波形を示している。
【００５９】図７ａおよび図７ｂは、終端をオフにした
（ＣＨＩおよびＣＬＯにプログラムした）状態の７４Ａ
ＣＴ００の立上り縁および立下り縁を示す（図５および
図６に使用したと同じセットアップ／測定法）。図７ｃ
および図７ｄは、終端をオンにした状態での同等の波形
である。７ａおよび７ｃの下の波形Ｂの差異に注目のこ
と。明白にオーバーシュートが少く、その部分で達成さ
れるＤＣレベルが小さくなっている。同様に、７ｂおよ
び７ｃの下の波形を比較することができる。ここではリ
ンギングの劇的な減少を見ることができる。最後に、７
ａと７ｃとの組、７ｂと７ｄとの組の上の波形が終端の
有無に影響されないことに注目する。このことはＤＵＴ
が終端により与えられる小さな負荷を完全に駆動するこ
とができることを意味する。
（ＣＨＩおよびＣＬＯにプログラムした）状態の７４Ａ
ＣＴ００の立上り縁および立下り縁を示す（図５および
図６に使用したと同じセットアップ／測定法）。図７ｃ
および図７ｄは、終端をオンにした状態での同等の波形
である。７ａおよび７ｃの下の波形Ｂの差異に注目のこ
と。明白にオーバーシュートが少く、その部分で達成さ
れるＤＣレベルが小さくなっている。同様に、７ｂおよ
び７ｃの下の波形を比較することができる。ここではリ
ンギングの劇的な減少を見ることができる。最後に、７
ａと７ｃとの組、７ｂと７ｄとの組の上の波形が終端の
有無に影響されないことに注目する。このことはＤＵＴ
が終端により与えられる小さな負荷を完全に駆動するこ
とができることを意味する。
【００６０】
【発明の効果】以上説明したように、本発明を用いるこ
とにより、出力インピーダンスが変化する各種ＤＵＴと
受信器との接続をリンギングの発生をごくわずかに抑え
て行なうことができる。
とにより、出力インピーダンスが変化する各種ＤＵＴと
受信器との接続をリンギングの発生をごくわずかに抑え
て行なうことができる。
【図１】伝送線路を終端する回路の従来例を示す図であ
る。
る。
【図２】従来のＡＴＥシステム例を示す図である。
【図３】本発明による終端システムの一実施例を示す図
である。
である。
【図４】本発明による終端システムの別の実施例を示す
図である。
図である。
【図５】本発明の一実施例におけるさまざまな位置での
信号を表す図である。
信号を表す図である。
【図６】図５に示すのと周波数の異なる信号を表す図で
ある。
ある。
【図７】ＤＵＴのＡＣＴファミリを試験するための信号
を表す図である。
を表す図である。
２０：プリント回路基板、３７０ａ、３７０ｂ：高電流
単位利得バッファ ３９０：二重しきい値受信器
単位利得バッファ ３９０：二重しきい値受信器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１２月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１ａ】伝送線路を終端する回路の従来例を示す図で
ある。
ある。
【図１ｂ】伝送線路を終端する回路の従来例を示す図で
ある。
ある。
【図１ｃ】伝送線路を終端する回路の従来例を示す図で
ある。
ある。
【図１ｄ】伝送線路を終端する回路の従来例を示す図で
ある。
ある。
【図２】従来のＡＴＥシステム例を示す図である。
【図３】本発明による終端システムの一実施例を示す図
である。
である。
【図４】本発明による終端システムの別の実施例を示す
図である。
図である。
【図５ａ】本発明の一実施例におけるさまざまな位置で
の信号を表す図である。
の信号を表す図である。
【図５ｂ】本発明の一実施例におけるさまざまな位置で
の信号を表す図である。
の信号を表す図である。
【図６】図５に示すのと周波数の異なる信号を表す図で
ある。
ある。
【図７ａ】ＤＵＴのＡＣＴファミリを試験するための信
号を表す図である。
号を表す図である。
【図７ｂ】ＤＵＴのＡＣＴファミリを試験するための信
号を表す図である。
号を表す図である。
【図７ｃ】ＤＵＴのＡＣＴファミリを試験するための信
号を表す図である。
号を表す図である。
【図７ｄ】ＤＵＴのＡＣＴファミリを試験するための信
号を表す図である。
号を表す図である。
【符号の説明】 ２０：プリント回路基板、３７０ａ、３７０ｂ：高電流
単位利得バッファ ３９０：二重しきい値受信器
単位利得バッファ ３９０：二重しきい値受信器
Claims (1)
- 【請求項１】被試験装置と該被試験装置からの信号を受
ける受信器との間に接続された終端手段と、 前記終端手段に接続され、該終端手段を動作させて前記
被試験装置に対して終端を提供するための制御信号を前
記終端手段に送る制御器と、を備えて成る終端装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/625,716 US5164663A (en) | 1990-12-05 | 1990-12-05 | Active distributed programmable line termination for in-circuit automatic test receivers |
| US625716 | 1996-03-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05232171A true JPH05232171A (ja) | 1993-09-07 |
| JP3186152B2 JP3186152B2 (ja) | 2001-07-11 |
Family
ID=24507260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34783391A Expired - Fee Related JP3186152B2 (ja) | 1990-12-05 | 1991-12-03 | 受信機終端システム、伝送線路終端装置、能動的終端回路及び能動的終端を施すための方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5164663A (ja) |
| EP (1) | EP0489510B1 (ja) |
| JP (1) | JP3186152B2 (ja) |
| DE (1) | DE69125459T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006329994A (ja) * | 2005-05-27 | 2006-12-07 | Agilent Technol Inc | Ａｃ結合される箇所のｅｓｄ保護のための方法及び構成 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408146A (en) * | 1992-01-31 | 1995-04-18 | Lsi Logic Corporation | High performance backplane driver circuit |
| US5422608A (en) * | 1992-09-23 | 1995-06-06 | Texas Instruments Incorporated | Adaptive transmission line termination |
| US5701309A (en) * | 1992-12-02 | 1997-12-23 | At&T Global Information Solutions Company | Automated test equipment digital tester expansion apparatus |
| US5430400A (en) * | 1993-08-03 | 1995-07-04 | Schlumberger Technologies Inc. | Driver circuits for IC tester |
| US5463359A (en) * | 1994-03-21 | 1995-10-31 | Texas Instruments Incorporated | Impedance matching network for low output impedance devices |
| US5585741B1 (en) * | 1994-04-22 | 2000-05-02 | Unitrode Corp | Impedance emulator |
| US5682337A (en) * | 1995-04-13 | 1997-10-28 | Synopsys, Inc. | High speed three-state sampling |
| JP3469351B2 (ja) | 1995-04-17 | 2003-11-25 | 三菱電機株式会社 | リンギング防止回路、デバイスアンダーテストボード、ピンエレクトロニクスカード及び半導体装置 |
| US5530377A (en) * | 1995-07-05 | 1996-06-25 | International Business Machines Corporation | Method and apparatus for active termination of a line driver/receiver |
| US5811984A (en) * | 1995-10-05 | 1998-09-22 | The Regents Of The University Of California | Current mode I/O for digital circuits |
| US5705937A (en) * | 1996-02-23 | 1998-01-06 | Cypress Semiconductor Corporation | Apparatus for programmable dynamic termination |
| US5726583A (en) * | 1996-07-19 | 1998-03-10 | Kaplinsky; Cecil H. | Programmable dynamic line-termination circuit |
| EP1282315A3 (en) * | 1997-03-21 | 2004-09-01 | Canal+ Technologies | Smartcard for use with a receiver of encrypted broadcast signals, and receiver |
| US6373260B1 (en) * | 1998-02-24 | 2002-04-16 | Agilent Technologies, Inc. | Single cable, single point, stimulus and response probing system and method |
| JP3053012B2 (ja) * | 1998-03-02 | 2000-06-19 | 日本電気株式会社 | 半導体装置の試験回路および試験方法 |
| US6133725A (en) * | 1998-03-26 | 2000-10-17 | Teradyne, Inc. | Compensating for the effects of round-trip delay in automatic test equipment |
| JP3872594B2 (ja) * | 1998-05-21 | 2007-01-24 | 株式会社アドバンテスト | 半導体試験装置 |
| US6198307B1 (en) * | 1998-10-26 | 2001-03-06 | Rambus Inc. | Output driver circuit with well-controlled output impedance |
| US7005938B1 (en) * | 1998-11-09 | 2006-02-28 | Alcatel Usa Sourcing, L.P. | Software controllable termination network for high speed backplane bus |
| US6408347B1 (en) | 1998-12-10 | 2002-06-18 | Cisco Technology, Inc. | Integrated multi-function adapters using standard interfaces through single a access point |
| US6175239B1 (en) * | 1998-12-29 | 2001-01-16 | Intel Corporation | Process and apparatus for determining transmission line characteristic impedance |
| US6501293B2 (en) | 1999-11-12 | 2002-12-31 | International Business Machines Corporation | Method and apparatus for programmable active termination of input/output devices |
| US6671844B1 (en) * | 2000-10-02 | 2003-12-30 | Agilent Technologies, Inc. | Memory tester tests multiple DUT's per test site |
| US6798237B1 (en) | 2001-08-29 | 2004-09-28 | Altera Corporation | On-chip impedance matching circuit |
| US6603329B1 (en) | 2001-08-29 | 2003-08-05 | Altera Corporation | Systems and methods for on-chip impedance termination |
| US6590413B1 (en) | 2001-10-03 | 2003-07-08 | Altera Corporation | Self-tracking integrated differential termination resistance |
| US6812732B1 (en) | 2001-12-04 | 2004-11-02 | Altera Corporation | Programmable parallel on-chip parallel termination impedance and impedance matching |
| US6836144B1 (en) | 2001-12-10 | 2004-12-28 | Altera Corporation | Programmable series on-chip termination impedance and impedance matching |
| US6812734B1 (en) | 2001-12-11 | 2004-11-02 | Altera Corporation | Programmable termination with DC voltage level control |
| US7109744B1 (en) | 2001-12-11 | 2006-09-19 | Altera Corporation | Programmable termination with DC voltage level control |
| KR100471544B1 (ko) * | 2002-05-30 | 2005-03-10 | 주식회사 유니테스트 | 실장과 에이티이가 통합된 반도체 소자 테스트 장치 |
| US6888369B1 (en) | 2003-07-17 | 2005-05-03 | Altera Corporation | Programmable on-chip differential termination impedance |
| US6859064B1 (en) | 2003-08-20 | 2005-02-22 | Altera Corporation | Techniques for reducing leakage current in on-chip impedance termination circuits |
| US6888370B1 (en) | 2003-08-20 | 2005-05-03 | Altera Corporation | Dynamically adjustable termination impedance control techniques |
| US7218155B1 (en) | 2005-01-20 | 2007-05-15 | Altera Corporation | Techniques for controlling on-chip termination resistance using voltage range detection |
| US7221193B1 (en) | 2005-01-20 | 2007-05-22 | Altera Corporation | On-chip termination with calibrated driver strength |
| US7679397B1 (en) | 2005-08-05 | 2010-03-16 | Altera Corporation | Techniques for precision biasing output driver for a calibrated on-chip termination circuit |
| US7518392B2 (en) * | 2006-08-02 | 2009-04-14 | Texas Instruments Incorporated | Systems and methods for continuity testing using a functional pattern |
| CN101846707B (zh) * | 2010-02-04 | 2012-07-18 | 艾默生网络能源有限公司 | 一种低压侧实现低电压穿越试验平台的设备及方法 |
| US9823306B2 (en) | 2016-02-11 | 2017-11-21 | Texas Instruments Incorporated | Measuring internal signals of an integrated circuit |
| WO2018022126A1 (en) * | 2016-07-27 | 2018-02-01 | Hubbell Incorporated | Systems, apparatuses and methods for dual line inbound detection on a data communication bus |
| US11448559B2 (en) * | 2018-03-30 | 2022-09-20 | Panasonic Intellectual Property Management Co., Ltd. | Capacitance detection device for detecting the capacitance of a sensor element |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2853630A (en) * | 1954-06-08 | 1958-09-23 | Hughes Aircraft Co | Circuits for clamping voltage levels in gating matrices |
| US3532982A (en) * | 1967-01-03 | 1970-10-06 | Tektronix Inc | Transmission line termination circuit |
| US3600634A (en) * | 1969-12-16 | 1971-08-17 | Integrated Systems Inc | Protective control circuit against transient voltages |
| US3660675A (en) * | 1970-05-05 | 1972-05-02 | Honeywell Inc | Transmission line series termination network for interconnecting high speed logic circuits |
| US3832575A (en) * | 1972-12-27 | 1974-08-27 | Ibm | Data bus transmission line termination circuit |
| US4450370A (en) * | 1979-01-31 | 1984-05-22 | Phillips Petroleum Company | Active termination for a transmission line |
| US4675551A (en) * | 1986-03-04 | 1987-06-23 | Prime Computer, Inc. | Digital logic bus termination using the input clamping Schottky diodes of a logic circuit |
| US4791312A (en) * | 1987-06-08 | 1988-12-13 | Grumman Aerospace Corporation | Programmable level shifting interface device |
| US4859877A (en) * | 1988-01-04 | 1989-08-22 | Gte Laboratories Incorporated | Bidirectional digital signal transmission system |
| US4894829A (en) * | 1988-04-21 | 1990-01-16 | Honeywell Inc. | Comprehensive design and maintenance environment for test program sets |
| US4943739A (en) * | 1988-12-19 | 1990-07-24 | Slaughter Grimes G | Non-reflecting transmission line termination |
| US4947113A (en) * | 1989-03-31 | 1990-08-07 | Hewlett-Packard Company | Driver circuit for providing pulses having clean edges |
| US4985672A (en) * | 1989-12-11 | 1991-01-15 | Advantest Corporation | Test equipment for a low current IC |
-
1990
- 1990-12-05 US US07/625,716 patent/US5164663A/en not_active Expired - Fee Related
-
1991
- 1991-11-14 EP EP91310502A patent/EP0489510B1/en not_active Expired - Lifetime
- 1991-11-14 DE DE69125459T patent/DE69125459T2/de not_active Expired - Fee Related
- 1991-12-03 JP JP34783391A patent/JP3186152B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006329994A (ja) * | 2005-05-27 | 2006-12-07 | Agilent Technol Inc | Ａｃ結合される箇所のｅｓｄ保護のための方法及び構成 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3186152B2 (ja) | 2001-07-11 |
| EP0489510A2 (en) | 1992-06-10 |
| EP0489510A3 (en) | 1993-06-16 |
| EP0489510B1 (en) | 1997-04-02 |
| DE69125459D1 (de) | 1997-05-07 |
| US5164663A (en) | 1992-11-17 |
| DE69125459T2 (de) | 1997-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05232171A (ja) | 伝送線路終端装置 | |
| US6275023B1 (en) | Semiconductor device tester and method for testing semiconductor device | |
| US6492798B2 (en) | Method and circuit for testing high frequency mixed signal circuits with low frequency signals | |
| US6965248B2 (en) | Compensation for test signal degradation due to DUT fault | |
| US6677775B2 (en) | Circuit testing device using a driver to perform electronics testing | |
| JPH07151833A (ja) | Ｉｃテスタ用ドライバ回路 | |
| US7362622B2 (en) | System for determining a reference level and evaluating a signal on the basis of the reference level | |
| US4507576A (en) | Method and apparatus for synthesizing a drive signal for active IC testing including slew rate adjustment | |
| US7509227B2 (en) | High-speed digital multiplexer | |
| US20060010360A1 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| US5842155A (en) | Method and apparatus for adjusting pin driver charging and discharging current | |
| US6788090B2 (en) | Method and apparatus for inspecting semiconductor device | |
| KR100377919B1 (ko) | 디지털논리회로의논리및누설전류시험장치 | |
| US6292010B1 (en) | Dynamic pin driver combining high voltage mode and high speed mode | |
| US6621321B2 (en) | Circuit for conditioning output waveform | |
| CN100550624C (zh) | 具有充电升压器的脉冲电流发生器电路 | |
| JPS6081836A (ja) | 集積回路論理チップの試験装置 | |
| JP2002539420A (ja) | デジタル電子ｃｍｏｓ回路の過渡電流試験用装置 | |
| US6313669B1 (en) | Buffer circuitry | |
| JPH0792492B2 (ja) | 電子デバイス駆動回路 | |
| JP3589934B2 (ja) | 半導体集積回路試験装置 | |
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 | |
| JPS63127614A (ja) | ピ−クデイテクタ回路 | |
| Herlein | Terminating transmission lines in the test environment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |