JPH05234840A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05234840A JPH05234840A JP4001115A JP111592A JPH05234840A JP H05234840 A JPH05234840 A JP H05234840A JP 4001115 A JP4001115 A JP 4001115A JP 111592 A JP111592 A JP 111592A JP H05234840 A JPH05234840 A JP H05234840A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- reading
- amount
- deviation
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】ＰＲ工程での目合せずれ量の読みとりの際、従
来、自工程に対する確認しか出来なかったθ方向のずれ
に対し、前工程との相対的なθずれ量が確認出来るよう
に読みとりパターンを配置し目合せ精度の向上を実現す
る。 【構成】半導体ペレット１の相対する２辺上の対向位置
に目合せずれ読みとりパターンを配置して、ウェハー上
に露光した時に読みとりパターン３，５のように隣接し
て形成されるようにし、ペレットの反対側のずれ量を比
較して前工程に対するθずれ量を求める。
来、自工程に対する確認しか出来なかったθ方向のずれ
に対し、前工程との相対的なθずれ量が確認出来るよう
に読みとりパターンを配置し目合せ精度の向上を実現す
る。 【構成】半導体ペレット１の相対する２辺上の対向位置
に目合せずれ読みとりパターンを配置して、ウェハー上
に露光した時に読みとりパターン３，５のように隣接し
て形成されるようにし、ペレットの反対側のずれ量を比
較して前工程に対するθずれ量を求める。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に拡散工程で必要な目合せずれ量読取りパターン
を配置した半導体集積回路装置に関する。
し、特に拡散工程で必要な目合せずれ量読取りパターン
を配置した半導体集積回路装置に関する。
【０００２】
【従来の技術】従来、半導体集積回路装置の製造工程で
は、半導体ペレットのパターンニングをするためにＰＲ
工程を通してフォトレジストを回路パターンの形に残
し、エッチングのマスク材として活用して来た。ＰＲ工
程では、ウェハース上に既に形成されている下地パター
ンと、これからエッチングを行うレジストパターンとが
設計どおりの関係で配置されパターンニングされる必要
があるため目合せ作業を必要とし、かつレジストパター
ン形成後には、目合せが正しく行われたかを確認する必
要がある。
は、半導体ペレットのパターンニングをするためにＰＲ
工程を通してフォトレジストを回路パターンの形に残
し、エッチングのマスク材として活用して来た。ＰＲ工
程では、ウェハース上に既に形成されている下地パター
ンと、これからエッチングを行うレジストパターンとが
設計どおりの関係で配置されパターンニングされる必要
があるため目合せ作業を必要とし、かつレジストパター
ン形成後には、目合せが正しく行われたかを確認する必
要がある。
【０００３】目合せの確認のためには、ウェハースとこ
れに重なるマスクパターンとの間の３種のずれ量（Ｘ方
向，Ｙ方向，θ方向）を読みとって許容範囲内に入って
いるかどうかを判定して合否を決定する。集積度の向
上，パターンの微細化に伴って許容される目合せずれ量
は小さくなっており、０．１μｍ以内のずれ量に押えな
いと不良が多発してしまう工程も出て来ている。このた
め半導体ペレットの内部又は周囲のスクライブ線内にノ
ギスパターンなど微小なずれ量を読み取るための専用パ
ターンを配置して、合否判定をしやすくしている。
れに重なるマスクパターンとの間の３種のずれ量（Ｘ方
向，Ｙ方向，θ方向）を読みとって許容範囲内に入って
いるかどうかを判定して合否を決定する。集積度の向
上，パターンの微細化に伴って許容される目合せずれ量
は小さくなっており、０．１μｍ以内のずれ量に押えな
いと不良が多発してしまう工程も出て来ている。このた
め半導体ペレットの内部又は周囲のスクライブ線内にノ
ギスパターンなど微小なずれ量を読み取るための専用パ
ターンを配置して、合否判定をしやすくしている。
【０００４】このノギスパターンなどは、Ｘ方向，Ｙ方
向の目合せずれ量を読み取るために図２（ａ）のように
ペレットの直交する２辺に１つずつ入っており、もう一
つのずれ量であるθ方向のずれを読むためには、ノギス
の主尺と副尺を別々にして、例えば、主尺をコンタクト
パターン用マスクに、また副尺をアルミニウムパターン
用マスクに形成してそれぞれペレットの反対側に配置
し、ウェハース上への露光後に主尺，副尺が合わさるよ
うにしている（図２（ｂ））。θずれが発生すれば、マ
スクの中心を軸にしてペレットの相対する二辺は反対方
向に動くため、ノギスパターンのずれ量によってθずれ
の程度を判定できる。
向の目合せずれ量を読み取るために図２（ａ）のように
ペレットの直交する２辺に１つずつ入っており、もう一
つのずれ量であるθ方向のずれを読むためには、ノギス
の主尺と副尺を別々にして、例えば、主尺をコンタクト
パターン用マスクに、また副尺をアルミニウムパターン
用マスクに形成してそれぞれペレットの反対側に配置
し、ウェハース上への露光後に主尺，副尺が合わさるよ
うにしている（図２（ｂ））。θずれが発生すれば、マ
スクの中心を軸にしてペレットの相対する二辺は反対方
向に動くため、ノギスパターンのずれ量によってθずれ
の程度を判定できる。
【０００５】
【発明が解決しようとする課題】この従来の目合せずれ
読みとりパターンの配置では、Ｘ，Ｙそれぞれの方向の
読みとりパターンを１個所ずつ読むため、読みとりパタ
ーンが配置された近辺の目合せ精度は確保されるが、θ
方向のずれが発生していると読みとりパターンの無い側
で大きなずれが生じてしま合うという欠点があった。さ
らにθずれを読みとるパターンも、同一工程での自分自
身のθずれ量は読みとることが出来ても、前工程での下
地パターンとの相対的なθずれ量を読み取ることはでき
ないという問題点があった。
読みとりパターンの配置では、Ｘ，Ｙそれぞれの方向の
読みとりパターンを１個所ずつ読むため、読みとりパタ
ーンが配置された近辺の目合せ精度は確保されるが、θ
方向のずれが発生していると読みとりパターンの無い側
で大きなずれが生じてしま合うという欠点があった。さ
らにθずれを読みとるパターンも、同一工程での自分自
身のθずれ量は読みとることが出来ても、前工程での下
地パターンとの相対的なθずれ量を読み取ることはでき
ないという問題点があった。
【０００６】また、各々のずれ量を読みとるために、何
度も視野を移動させて読みとりパターンをさがさなけれ
ばならないという煩わしさも伴っていた。
度も視野を移動させて読みとりパターンをさがさなけれ
ばならないという煩わしさも伴っていた。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
装置は、相対する２辺上の対向位置に目合せずれ読みと
りパターンを配置し、この読みとりパターンは露光後に
ウェハース上で隣接するペレットとの間でスクライブラ
インに対し対称になるように配置されている。また、一
ペレット上にはＸ方向，Ｙ方向の２組のパターン対が配
置される。
装置は、相対する２辺上の対向位置に目合せずれ読みと
りパターンを配置し、この読みとりパターンは露光後に
ウェハース上で隣接するペレットとの間でスクライブラ
インに対し対称になるように配置されている。また、一
ペレット上にはＸ方向，Ｙ方向の２組のパターン対が配
置される。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示す半導体ペレットの平
面図である。図１（ａ）は半導体ペレット１の全体上の
読みとりパターンの配置を示している。２と４はＹ方向
のずれ量の読みとりパターンＹ1 ，Ｙ2 であり、３と５
はＸ方向のずれ量の読みとりパターンＸ1 ，Ｘ2 であ
る。読みとりパターンを用いた読みとり方法を図１
（ｂ）に示す。図１（ｂ）は図１（ａ）の読みとりパタ
ーンＸ1 の付近を拡大した図面であり、ウェハース上に
露光したときに隣接するペレット６の読みとりパターン
Ｘ2 との関連をも示したものである。
る。図１は本発明の一実施例を示す半導体ペレットの平
面図である。図１（ａ）は半導体ペレット１の全体上の
読みとりパターンの配置を示している。２と４はＹ方向
のずれ量の読みとりパターンＹ1 ，Ｙ2 であり、３と５
はＸ方向のずれ量の読みとりパターンＸ1 ，Ｘ2 であ
る。読みとりパターンを用いた読みとり方法を図１
（ｂ）に示す。図１（ｂ）は図１（ａ）の読みとりパタ
ーンＸ1 の付近を拡大した図面であり、ウェハース上に
露光したときに隣接するペレット６の読みとりパターン
Ｘ2 との関連をも示したものである。
【０００９】図１（ｂ）で解るように、同一の半導体ペ
レット１上では最も離れている読みとりパターンが隣接
ペレット６との間では最も近い配置となり、顕微鏡の一
視野で観測することができる。もし、パターンＸ1 とＸ
2 にずれ量が発生し、その目ずれ量読みとり値が同一な
らば下地パターンと目合せ工程とのθずれが無い事を示
しており、Ｘ方向のずれ分のみ補正をかけてやればよ
い。また、Ｘ1 とＸ2 の読みとり値に差があれば、下地
のパターンに対しθずれが発生していることを示してお
り、θずれの補正も行なわなければならないことが直ち
にわかる。
レット１上では最も離れている読みとりパターンが隣接
ペレット６との間では最も近い配置となり、顕微鏡の一
視野で観測することができる。もし、パターンＸ1 とＸ
2 にずれ量が発生し、その目ずれ量読みとり値が同一な
らば下地パターンと目合せ工程とのθずれが無い事を示
しており、Ｘ方向のずれ分のみ補正をかけてやればよ
い。また、Ｘ1 とＸ2 の読みとり値に差があれば、下地
のパターンに対しθずれが発生していることを示してお
り、θずれの補正も行なわなければならないことが直ち
にわかる。
【００１０】但し注意すべき点として、同一レチクル上
に複数のペレットを形成した「多面付け」レチクルを使
用する場合には、レチクルの端部に配置された読みとり
パターンを使わないとθずれの読みとりは出来ないの
で、配慮が必要である。
に複数のペレットを形成した「多面付け」レチクルを使
用する場合には、レチクルの端部に配置された読みとり
パターンを使わないとθずれの読みとりは出来ないの
で、配慮が必要である。
【００１１】以上、実施例では、目ずれ量読みとりパタ
ーンとしてノギスパターンを例に挙げて説明したが、他
のパターンを挿入しても同等の効果があげられる事は言
うまでもない。
ーンとしてノギスパターンを例に挙げて説明したが、他
のパターンを挿入しても同等の効果があげられる事は言
うまでもない。
【００１２】
【発明の効果】以上説明したように本発明は、半導体ペ
レットの相対する２辺上の対向位置に目合せずれ量読み
とりパターンを配置することにより、Ｘ方向またはＹ方
向の目合せずれ量と同時に、フォトマスクの装着時まで
に生じたθずれを容易に判別することが出来る効果を有
する。
レットの相対する２辺上の対向位置に目合せずれ量読み
とりパターンを配置することにより、Ｘ方向またはＹ方
向の目合せずれ量と同時に、フォトマスクの装着時まで
に生じたθずれを容易に判別することが出来る効果を有
する。
【００１３】しかも従来のノギス応用のθずれチェック
方法では、自工程だけのθずれ量のみを読みとっていた
のに対し、目合せ対象の前工程に対する相対的な目合せ
ずれ量を読みとることが出来るという効果を有してい
る。
方法では、自工程だけのθずれ量のみを読みとっていた
のに対し、目合せ対象の前工程に対する相対的な目合せ
ずれ量を読みとることが出来るという効果を有してい
る。
【図１】本発明の一実施例を示す図で、同図（ａ）はペ
レット上での読みとりパターンの配置を示す平面図、同
図（ｂ）はウェハース上での隣接ペレットとの関係を示
す読みとりパターンの詳細図である。
レット上での読みとりパターンの配置を示す平面図、同
図（ｂ）はウェハース上での隣接ペレットとの関係を示
す読みとりパターンの詳細図である。
【図２】従来の読みとりパターンの配置を示す図で、同
図（ａ）は平面図、同図（ｂ）は読みとりパターンの詳
細図である。
図（ａ）は平面図、同図（ｂ）は読みとりパターンの詳
細図である。
１ 半導体ペレット ２，３，４，５ 読みとりパターン ６ 隣接ペレット
Claims (2)
- 【請求項１】 半導体集積回路装置ペレットの相対する
２組の辺と各々平行に配置された目合せずれ量読みとり
パターンを、相対する２辺上の対向位置に配置したこと
を特徴とする半導体集積回路装置。 - 【請求項２】 前記目合せずれ量読みとりパターンが隣
接するペレットとの間でスクライブラインに対し対称位
置に配置されている請求項１記載の半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001115A JPH05234840A (ja) | 1992-01-08 | 1992-01-08 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001115A JPH05234840A (ja) | 1992-01-08 | 1992-01-08 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05234840A true JPH05234840A (ja) | 1993-09-10 |
Family
ID=11492465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001115A Pending JPH05234840A (ja) | 1992-01-08 | 1992-01-08 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05234840A (ja) |
-
1992
- 1992-01-08 JP JP4001115A patent/JPH05234840A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0370834B1 (en) | Method of manufacturing a semiconductor device | |
| CN100468623C (zh) | 对准方法、套刻检查方法和光掩模 | |
| US5733690A (en) | Reticle for fabricating semiconductor device | |
| KR100381881B1 (ko) | 얼라인먼트 마크 세트 및 얼라인먼트 정밀도 계측 방법 | |
| US6489067B2 (en) | Reticle for manufacturing semiconductor integrated circuit | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| KR960014961B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH10213896A (ja) | レチクル | |
| KR100192171B1 (ko) | 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법 | |
| JPS588132B2 (ja) | 集積回路製造方法 | |
| JPS5922370B2 (ja) | 集積回路用マスクの位置合わせ方法 | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| KR100270476B1 (ko) | 반도체 소자 제조용 얼라인 키 | |
| KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 | |
| KR20040059251A (ko) | 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 | |
| JP2513540Y2 (ja) | アライメント測定装置 | |
| JPS59188648A (ja) | マスク合せキ− | |
| JP4845005B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6222432A (ja) | 位置合わせ方法 | |
| JPH02174110A (ja) | 露光方法 | |
| JPH02197113A (ja) | 半導体装置の製造方法 | |
| JPH03137646A (ja) | 縮小投影露光装置用レチクル | |
| KR20070071657A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |