JPH05234970A - 研磨方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ２枚の薄板を張り合わせて形成された張合せ
薄板を所望の板厚とすべく研磨処理を行うにあたって、
簡易な手法で高平坦度を得るようにし、もって製品の歩
留り向上、更には製造コストの低減を図る。 【構成】 ２枚の半導体ウェハ（薄板）１１０，１２０
の一方の面１１０Ａ，１２０Ａを互いに接着して張合せ
半導体ウェハ（張合せ薄板）１００を形成し、該張合せ
半導体ウェハ１００をラッピング装置に搭載して上面１
１０Ｂ及び下面１２０Ｂを同時にラッピングする。ラッ
ピング処理が行われた張合せ半導体ウェハの両面にアル
カリエッチング処理を施し、その後、ポリッシング装置
に搭載してその上面１１０Ｂ及び下面１２０Ｂを同時に
ポリッシングする。尚、上記張り合わされる２枚の半導
体ウェハ１１０，１２０の他方の面１１０Ｂ，１２０Ｂ
には、予め所定膜厚の加工取り代１１０Ｃ，１２０Ｃが
形成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄板の研磨技術さらに
は２枚の薄板を張り合せた張合せ薄板の研磨に適用して
特に有効な技術に関し、例えば２枚の半導体ウェハを張
り合わせた張合せウェハの研磨に利用して有用な研磨方
法に関する。

【０００２】

【従来の技術】２枚の薄板を互いに接着して張合せ薄板
を形成し、該張合せ薄板を研磨して所望の板厚とする技
術としては、ＳＯＩ（セミコンダクタ−オン−インシュ
レータ）張合せウェハの製造に係る研磨工程があげられ
る。このＳＯＩ型張合せウェハを製造するにあたって
は、一般的に、２枚の半導体ウェハを例えばＳｉＯ₂膜
等の絶縁膜を介して貼り合わせ、素子領域が形成される
側の半導体ウェハの表面を所望の厚さまで研磨（ラッピ
ング）する手法が採られている。このような張合せ半導
体ウェハを形成するに当たっては、平坦度の良いウェハ
同士を貼り合わせ、一方のウェハ表面を数段階にわたり
精度良く繰り返し研磨（ラッピング）し、もって高平坦
度のＳＯＩ型張合せウェハを得るようにしている。

【０００３】

【発明が解決しようとする課題】ところで、近年の高集
積化が図られたＬＳＩ等に用いられる半導体ウェハは、
その製造上の精密さを達成するために、該ウェハ表面の
高さ方向の歪ｈ（誤差）を２μｍ程度に抑えることが望
まれている（歪ｈは、例えば図８に示すようにウェハ面
上の凹凸部分の高低差で表される）。これは、高さ方向
に２μｍ以上の誤差がある場合、ホトレジスト等の露光
処理実行時に、ウェハ表面に描画される露光パターン
に、この誤差に起因してボケやゆらぎが生じるためであ
り、特に高集積化が図られたＬＳＩで問題となる。しか
るに、誤差を２μｍ程度に抑えるのは、１枚の薄板から
なる半導体ウェハに関しても困難であり、ましてや、２
枚のウェハを張り合わせた張合せ半導体ウェハにおいて
達成することは困難であった。仮りに誤差ｈを２μｍ程
度に抑えるのであれば、張り合わされる２枚の半導体ウ
ェハを殆ど歪のない、所謂、超高平坦度のウェハとしな
ければならず、コスト面での不具合が生じる。

【０００４】本発明は、上記事情に鑑みてなされたもの
で、２枚の薄板を張り合わせて形成された張合せ薄板を
所望の板厚とすべく研磨処理を行うにあたって、簡易な
手法で高平坦度を得るようにし、もって製品の歩留り向
上、更には製造コストの低減を図るようにした研磨方法
を提供することを目的とする。この発明の前記ならびに
そのほかの目的と新規な特徴については、本明細書の記
述および添附図面から明らかになるであろう。

【０００５】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。即ち、本発明の研磨方法は、２枚の薄板の
一方の面を互いに接着して張合せ薄板を形成し、斯く張
り合わせた張合せ薄板の上面及び下面を同時に研磨する
ようにしたものである。

【０００６】

【作用】張り合わされた２枚の薄板の上面及び下面を研
磨（ラッピング）するに当たって、その研磨処理が両面
同時に行われるので、従来の、一方の面のみに研磨を行
う手法及び両面の研磨を別工程で行う手法に比べて表面
研磨実行時に発生する高さ方向の歪が低減される。

【０００７】

【実施例】以下、本発明に係わる研磨方法を、該方法を
半導体ウェハの研磨工程に適用した実施例に従って説明
する。図１〜図３は、本発明の研磨方法によって研磨処
理される張合せ半導体ウェハ１００の両面のラッピング
工程までを示す断面図である。このうち図１は半導体素
子が形成される側の半導体ウェハ（第１の半導体ウェ
ハ）１１０の張合せ前の断面と他方の側の半導体ウェハ
（第２の半導体ウェハ）１２０の断面とを示す図であ
る。図１に示すように本実施例では第１の半導体ウェハ
１１０の接合面１１０Ａ側に酸化シリコン膜１１１が形
成されており、該酸化膜１１１が第２の半導体ウェハ１
２０の接合面１２０Ａに当接され、この状態で熱処理が
加えられて、２つの半導体ウェハ１１０，１２０が張り
合わされる（図２）。

【０００８】ところで、上記半導体ウェハ１１０及び半
導体ウェハ１２０には、接合面の反対側の面１１０Ｂ，
１２０Ｂに、所定の厚さの加工取り代１１０Ｃ，１２０
Ｃが形成されている。この加工取り代１１０Ｃ，１２０
Ｃは、後述の両面ラッピング工程、さらには、両面のア
ルカリエッチング，ポリッシング工程によって削除され
る膜厚分を見込んで予め形成しておくものである。この
場合、２つの加工取り代１１０Ｃ，１２０Ｃは、その厚
さが互いに略同一となるように形成される。上記張り合
わされた張合せウェハ１００は、後述のラッピング装置
に装着され、上面１００Ａ及び下面１００Ｂが同時に研
磨（ラッピング）される（図２）。このように研磨（ラ
ッピング）された張合せウェハ１００は、更にその両面
１００Ａ，１００Ｂに同時にアルカリエッチング，ポリ
ッシングが行われ、高平坦度のＳＯＩ張合せ半導体ウェ
ハ１００が形成される（図３）。

【０００９】次に、上記張合せウェハ１００の具体的な
製造方法について、図４〜図７を参照して説明する。上
記２枚の半導体ウェハ１１０，１２０を張り合わせた状
態の張合せウェハ１００（図２）は、図４に示すラッピ
ング装置２００に装着される。このラッピング装置２０
０は、研磨される張合せ半導体ウェハ１００が装着され
る円盤状のキャリア２１０、該キャリア２１０を上面及
び下面から挟む上定盤２２０，下定盤２３０、及び上記
キャリア２１０を上定盤２２０，下定盤２３０間にて水
平に回転させる遊星ギア構造の回動装置２４０を具えて
いる。

【００１０】このうちキャリア２１０には、図５に示す
ように所定数（例えば５個）のウェハ収納孔２１１，２
１１…が形成されており、この中に研磨されるウェハが
その内部で回動しないように収納される。このキャリア
２１０の外周面にはギア溝２１２が形成されており、該
ギア溝２１２が回動装置２４０側のサンギア２４１及び
インターナルギア２４２と嵌合し、サンギア２４１の回
転に伴って、前記キャリア２１０がサンギア２４２の周
囲を自転しながら公転する。このとき収納孔２１１内に
収納されたウェハ１００は、その上面１１０Ｂが上定盤
２２０の鋳鉄にて構成された下面２２０Ａと当接し、一
方、下面１２０Ｂが下定盤２３０の鋳鉄にて構成された
上面２３０Ａと当接し、且つ上面１１０Ｂ／下面１２０
Ｂは、上定盤２２０／下定盤２３０によって加圧されて
おり、その間には砥粒等が注入され、このキャリア２１
０の回転により、ウェハ１００の上面１１０Ｂ及び下面
１２０Ｂが同時に研磨（ラッピング）される。

【００１１】このラッピング処理では、前述したウェハ
の高さ方向の歪ｈ（図８参照）が、予め定められた基準
値（例えばウェハ全体の厚みバラツキを示すＴＴＶ（To
atlThickness Variation）と称せられる基準値、或は、
部分的な厚みバラツキを示すＬＴＶ（Local Thickness
Variation）と称せられる基準値）より小さくなるよう
にその平坦化が行われる。このようにウェハの両面を同
時に研磨（ラッピング）する平坦化処理によって、生じ
る誤差は一行程分となり厚さの均一性が保たれた平坦度
の高いウェハが形成される。

【００１２】上記ラッピング装置２００により両面研磨
（ラッピング）されたウェハ１００は、更に両面にアル
カリエッチングが施されて、上記ラッピング処理によっ
て生じた加工歪の除去及び表面の清浄化が両面同時に行
われる。エッチング処理においては、通常、酸系若くは
アルカリ系を用いた薬品が使用されるが、本実施例では
寸法精度の劣化が少ないアルカリ系のエッチング剤が用
いられる。

【００１３】このように両面エッチング処理された張合
せＳＯＩ半導体ウェハ１００は、前述のラッピング装置
２００とほぼ同様の構造のポリッシング装置３００（図
７）に装着されて、その両面に鏡面研磨（ポリッシン
グ）が行われる。このポリッシング装置３００の構造が
上記ラッヒング装置２００と異なるのは、研磨される半
導体ウェハ１００の上面及び下面が研磨布３２２，３３
２によって接触されて、その研磨処理が行われること、
及びその際に注入される研磨剤としてコロイダルシリカ
が用いられる点などである。このポリッシング処理にお
いても、上定盤３２０，下定盤３３０によって加圧され
た状態で張合せ半導体ウェハ１００がキャリア３１０の
自転／公転に伴って回転されてその両面が同時に研磨さ
れるので、誤差ｈが１回の鏡面研磨工程で生じる誤差内
に抑えられ、１回の工程で片面のみに鏡面研磨を施す従
来の手法による張合せウェハと比べて加工精度の高い高
平坦化張合せ半導体ウェハが達成される。

【００１４】以上詳述したように、本実施例に係わる張
合せ半導体ウェハの研磨方法によれば、ラッピング処
理、エッチング処理、ポリッシング処理等の平坦化処理
が、当該張合せＳＯＩ半導体ウェハの上面／下面の両面
に、同一の研磨工程にて行われるので、その加工精度が
向上する。

【００１５】以上本発明者によってなそれた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、ラ
ッピング装置２００における研磨処理前に、例えば半導
体ウェハ１１０側の上面１１０Ｂに対する研削加工処理
を行うことによって、当該ラッピング処理によって研削
される加工代を薄くすることができ、ＳＯＩ半導体ウェ
ハ１００の歩留りが向上する。

【００１６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
製造装置におけるＳＯＩ張合せ半導体ウェハの製造方法
における研磨に適用した場合について説明したが、これ
に限定されるものではなく、ガラス又はレンズ等の、硬
ぜい材料にて形成された２枚の薄板を、張り合わせて一
体物を製造する場合の研磨技術にも、本発明は適用可能
である。

【００１７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。２枚の薄板からなる張合せ薄板の平坦
化を達成するに当たって、その上面／下面の両面を研磨
し、且つこの両面研磨を同一の研磨工程によって行うよ
うにしたので、その加工精度が向上し、高平坦度の張合
せ薄板が達成される。

【図面の簡単な説明】

【図１】第１の半導体ウェハ１１０の張合せ前の断面、
及び第２の半導体ウェハ１２０の断面を示す図である。

【図２】第１の半導体ウェハと第２の半導体ウェハを張
り合わせた状態を示す断面図である。

【図３】両面同時の研磨工程により平坦化が達成された
ＳＯＩ張合せ半導体ウェハの断面を示す図である。

【図４】ラッピング装置２００の断面図である。

【図５】ラッピング装置のキャリア２１０の形状を示す
斜視図である。

【図６】回動装置２４０内に収納されたキャリアの自転
／公転の様子を示す説明図である。

【図７】ポリッシング装置３００の断面図である。

【図８】ウェハの平坦度ｈを説明するための説明図であ
る。

【符号の説明】

１００ ＳＯＩ張合せ半導体ウェハ １１０ 第１の半導体ウェハ １１１ 酸化シリコン膜 １２０ 第２の半導体ウェハ ２００ ラッピング装置 ２１０，３１０ キャリア ２４１ サンギア ２１０ 収容孔 ２２０，３２０ 上定盤 ２３０，３３０ 下定盤 ３００ ポリッシング装置 ３２２，３３２ 研磨布

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ２枚の薄板の一方の面を互いに接着して
   張合せ薄板を形成し、該張合せ薄板の上面及び下面を同
   時に研磨することを特徴とする研磨方法。
2. 【請求項２】 前記張合せ薄板は、２枚の半導体ウェハ
   を絶縁膜を介して貼り合わせた張合せ半導体ウェハであ
   ることを特徴とする請求項１に記載の研磨方法。