JPH05235659A - 増幅器のオフセット除去回路 - Google Patents
増幅器のオフセット除去回路Info
- Publication number
- JPH05235659A JPH05235659A JP4038261A JP3826192A JPH05235659A JP H05235659 A JPH05235659 A JP H05235659A JP 4038261 A JP4038261 A JP 4038261A JP 3826192 A JP3826192 A JP 3826192A JP H05235659 A JPH05235659 A JP H05235659A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- offset
- reference voltage
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】増幅器の動作点の変移を防止するためのオフセ
ット除去回路として、フィルタ（従ってコンデンサ）を
必要としないオフセット除去回路を提供する。 【構成】基準電圧により入力側に直流バイアスが与えら
れた第１増幅器３と、この第１増幅器３と同一構成で且
つ前記基準電圧ＶREFにより入力側に直流バイアスが与
えられた第２増幅器３’と、第１増幅器３に接続された
信号入力端子２と、第１増幅器３に接続された信号出力
端子４と、第２増幅器３’の出力と前記基準電圧ＶREF
を比較し、その比較出力を第１、第２増幅器３、３’の
入力側に与える比較器１０とから成っていて、第１増幅
器３の動作点のオフセットを除去する増幅器のオフセッ
ト除去回路。
ット除去回路として、フィルタ（従ってコンデンサ）を
必要としないオフセット除去回路を提供する。 【構成】基準電圧により入力側に直流バイアスが与えら
れた第１増幅器３と、この第１増幅器３と同一構成で且
つ前記基準電圧ＶREFにより入力側に直流バイアスが与
えられた第２増幅器３’と、第１増幅器３に接続された
信号入力端子２と、第１増幅器３に接続された信号出力
端子４と、第２増幅器３’の出力と前記基準電圧ＶREF
を比較し、その比較出力を第１、第２増幅器３、３’の
入力側に与える比較器１０とから成っていて、第１増幅
器３の動作点のオフセットを除去する増幅器のオフセッ
ト除去回路。
Description
【０００１】
【産業上の利用分野】本発明は増幅器の動作点の変移を
防ぐオフセット除去回路に関するものである。
防ぐオフセット除去回路に関するものである。
【０００２】
【従来の技術】図２に示す従来回路において、演算増幅
器型に構成された増幅器３の（＋）入力端子には端子１
から抵抗Ｒ３を介して直流の基準電圧ＶREFが与えられ
るとともに、（−）入力端子にも前記基準電圧ＶＲＥＦ
が抵抗Ｒ１を介して与えられる。
器型に構成された増幅器３の（＋）入力端子には端子１
から抵抗Ｒ３を介して直流の基準電圧ＶREFが与えられ
るとともに、（−）入力端子にも前記基準電圧ＶＲＥＦ
が抵抗Ｒ１を介して与えられる。
【０００３】また、増幅器３の（＋）入力端子に信号入
力端子２から交流信号が与えられる。この信号は増幅器
３で増幅され、エミッタフォロアＱ２を介して信号出力
端子４に導出される。信号出力端子４には基準電圧Ｖ
REFと同値の直流電圧が出力されるように設計されてい
るが、この直流電圧は変動する（即ち動作点が変移す
る）ことがある。特に、（Ｒ１＋Ｒ２）／Ｒ１の値を大
きくしてゲインを上げると、変動が大きくなる。増幅器
３の動作点は一般にダイナミックレンジの中点に設定さ
れるが、その動作点が変移（オフセット）すると、増幅
された交流信号の片側（プラス側又はマイナス側）が歪
んだり、欠如されたりするという問題につながる。
力端子２から交流信号が与えられる。この信号は増幅器
３で増幅され、エミッタフォロアＱ２を介して信号出力
端子４に導出される。信号出力端子４には基準電圧Ｖ
REFと同値の直流電圧が出力されるように設計されてい
るが、この直流電圧は変動する（即ち動作点が変移す
る）ことがある。特に、（Ｒ１＋Ｒ２）／Ｒ１の値を大
きくしてゲインを上げると、変動が大きくなる。増幅器
３の動作点は一般にダイナミックレンジの中点に設定さ
れるが、その動作点が変移（オフセット）すると、増幅
された交流信号の片側（プラス側又はマイナス側）が歪
んだり、欠如されたりするという問題につながる。
【０００４】そこで、このような動作点のオフセットを
除去するために増幅器３の出力をエミッタフォロアＱ１
を介して取り出し、且つ抵抗Ｒ４とコンデンサＣ１から
成る交流成分除去用のフィルタ７を介して比較器８の
（＋）入力端子に入力し、この比較器８により増幅器３
の直流出力電圧が前記基準電圧ＶREFから変移している
ずれ量を検出し、そのずれ量に対応する電流を増幅器３
の（＋）入力端子に帰還して、前記ずれ量が零になるよ
うにすることによって増幅器３のオフセットを除去して
いる。尚、図２において、５、６はエミッタフォロアＱ
１、Ｑ２の出力電極（エミッタ）にそれぞれ接続された
定電流源である。
除去するために増幅器３の出力をエミッタフォロアＱ１
を介して取り出し、且つ抵抗Ｒ４とコンデンサＣ１から
成る交流成分除去用のフィルタ７を介して比較器８の
（＋）入力端子に入力し、この比較器８により増幅器３
の直流出力電圧が前記基準電圧ＶREFから変移している
ずれ量を検出し、そのずれ量に対応する電流を増幅器３
の（＋）入力端子に帰還して、前記ずれ量が零になるよ
うにすることによって増幅器３のオフセットを除去して
いる。尚、図２において、５、６はエミッタフォロアＱ
１、Ｑ２の出力電極（エミッタ）にそれぞれ接続された
定電流源である。
【０００５】
【発明が解決しようとする課題】しかしながら、この従
来例では、入力の交流信号の周波数が低い場合は、フィ
ルタ７のコンデンサＣ１の容量値を大きくしなければな
らず、実質的にＩＣ内部には作れない。従って、コンデ
ンサＣ１のみを外付けにしなければならず、ＩＣのピン
数の増大や外付け部品（コンデンサ）を要するという欠
点がある。本発明はこのような点に鑑みなされたもので
あって、フィルタ（従ってコンデンサ）を必要としない
オフセット除去回路を提供することを目的とする。
来例では、入力の交流信号の周波数が低い場合は、フィ
ルタ７のコンデンサＣ１の容量値を大きくしなければな
らず、実質的にＩＣ内部には作れない。従って、コンデ
ンサＣ１のみを外付けにしなければならず、ＩＣのピン
数の増大や外付け部品（コンデンサ）を要するという欠
点がある。本発明はこのような点に鑑みなされたもので
あって、フィルタ（従ってコンデンサ）を必要としない
オフセット除去回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め本発明のオフセット回路は、基準電圧により入力側に
直流バイアスが与えられた第１増幅器と、この第１増幅
器と同一構成で且つ前記基準電圧により入力側に直流バ
イアスが与えられた第２増幅器と、前記第１増幅器に接
続された信号入力端子と、前記第１増幅器に接続された
信号出力端子と、前記第２増幅器の出力と前記基準電圧
を比較し、その比較出力を前記第１、第２増幅器の入力
側に与える比較器とから成っていて、前記第１増幅器の
動作点のオフセットを除去する。
め本発明のオフセット回路は、基準電圧により入力側に
直流バイアスが与えられた第１増幅器と、この第１増幅
器と同一構成で且つ前記基準電圧により入力側に直流バ
イアスが与えられた第２増幅器と、前記第１増幅器に接
続された信号入力端子と、前記第１増幅器に接続された
信号出力端子と、前記第２増幅器の出力と前記基準電圧
を比較し、その比較出力を前記第１、第２増幅器の入力
側に与える比較器とから成っていて、前記第１増幅器の
動作点のオフセットを除去する。
【０００７】
【作用】このような構成によると、第２増幅器の動作点
の移動と第１動作点の移動は同じであるから、第２増幅
器の動作点のずれ量（オフセット量）を第１増幅器の入
力側へ帰還することにより、第１増幅器のオフセット量
を零にすることができる。また、オフセット量を検出器
へ与えるための第２増幅器には交流の入力信号を入力す
る必要はないから、その第２増幅器の出力に交流成分除
去用のフィルタを設ける必要もなくなる。そのためフィ
ルタ（従ってコンデンサ）を設けることなく、第１増幅
器のオフセットを除去することができる。
の移動と第１動作点の移動は同じであるから、第２増幅
器の動作点のずれ量（オフセット量）を第１増幅器の入
力側へ帰還することにより、第１増幅器のオフセット量
を零にすることができる。また、オフセット量を検出器
へ与えるための第２増幅器には交流の入力信号を入力す
る必要はないから、その第２増幅器の出力に交流成分除
去用のフィルタを設ける必要もなくなる。そのためフィ
ルタ（従ってコンデンサ）を設けることなく、第１増幅
器のオフセットを除去することができる。
【０００８】
【実施例】本発明を実施した図１において、図２の従来
例と同一部分には同一の符号を付し、重複説明を省略す
る。本実施例では、第１増幅器３と第２増幅器３’は同
一の構成となっており、それに接続される抵抗等も同値
となっている。即ち第１増幅器３に接続される抵抗Ｒ
１、Ｒ２、Ｒ３と、第２増幅器３’に接続される抵抗Ｒ
１’、Ｒ２’、Ｒ３’はそれぞれが同値である。図１に
おいて、第１増幅器の（＋）（−）入力端子と第２増幅
器の（＋）（−）入力端子の直流電圧も同じ値になる。
更に、第１、第２増幅器３、３’の直流出力電圧も互い
に同じ条件となる。
例と同一部分には同一の符号を付し、重複説明を省略す
る。本実施例では、第１増幅器３と第２増幅器３’は同
一の構成となっており、それに接続される抵抗等も同値
となっている。即ち第１増幅器３に接続される抵抗Ｒ
１、Ｒ２、Ｒ３と、第２増幅器３’に接続される抵抗Ｒ
１’、Ｒ２’、Ｒ３’はそれぞれが同値である。図１に
おいて、第１増幅器の（＋）（−）入力端子と第２増幅
器の（＋）（−）入力端子の直流電圧も同じ値になる。
更に、第１、第２増幅器３、３’の直流出力電圧も互い
に同じ条件となる。
【０００９】さて、第１増幅器３の出力は信号出力端子
４へ供給されるが、第２増幅器３’の出力は比較器１０
の（＋）入力端子へ与えられて、ここで（−）入力端子
に印加されている基準電圧ＶREFと比較される。その比
較結果としての誤差電圧はＱ１、Ｒ４、Ｉ1より構成さ
れる回路で電流に変換され第１増幅器３の（＋）入力端
子へ与えられるとともに、同様にＱ２、Ｒ５、Ｉ2によ
り構成される回路で電流に変換されエミッタフォロア１
２を介して第２増幅器３’の（＋）入力端子へ帰還され
る。
４へ供給されるが、第２増幅器３’の出力は比較器１０
の（＋）入力端子へ与えられて、ここで（−）入力端子
に印加されている基準電圧ＶREFと比較される。その比
較結果としての誤差電圧はＱ１、Ｒ４、Ｉ1より構成さ
れる回路で電流に変換され第１増幅器３の（＋）入力端
子へ与えられるとともに、同様にＱ２、Ｒ５、Ｉ2によ
り構成される回路で電流に変換されエミッタフォロア１
２を介して第２増幅器３’の（＋）入力端子へ帰還され
る。
【００１０】このため、第１、第２増幅器３、３’では
同じように前記差電圧が零となるように制御されること
になる。このようにして第１増幅器３の動作点のずれ
（オフセット）は除去されることになる。図１からも分
かるように、本実施例によれば第２増幅器３’には交流
の入力信号を与える必要はないので、第２増幅器３’の
出力を基準電圧ＶREFと比較するに際し、交流成分除去
用フィルタを設ける必要はないので、その交流の入力信
号の周波数が低くても従来の如き大きなコンデンサが必
要になるといった問題は全く生じない。
同じように前記差電圧が零となるように制御されること
になる。このようにして第１増幅器３の動作点のずれ
（オフセット）は除去されることになる。図１からも分
かるように、本実施例によれば第２増幅器３’には交流
の入力信号を与える必要はないので、第２増幅器３’の
出力を基準電圧ＶREFと比較するに際し、交流成分除去
用フィルタを設ける必要はないので、その交流の入力信
号の周波数が低くても従来の如き大きなコンデンサが必
要になるといった問題は全く生じない。
【００１１】
【発明の効果】以上説明したように本発明によれば、オ
フセット量を検出器へ与えるための第２増幅器には交流
の入力信号を入力する必要はないから、その第２増幅器
の出力に交流成分除去用のフィルタを設ける必要もなく
なる。そのためフィルタ（従ってコンデンサ）を設ける
ことなく、第１増幅器のオフセットを除去することがで
きる。従って、オフセット除去回路をＩＣで構成したと
き、コンデンサを外付けする必要はなく、ＩＣのピン数
は少なくて済む。
フセット量を検出器へ与えるための第２増幅器には交流
の入力信号を入力する必要はないから、その第２増幅器
の出力に交流成分除去用のフィルタを設ける必要もなく
なる。そのためフィルタ（従ってコンデンサ）を設ける
ことなく、第１増幅器のオフセットを除去することがで
きる。従って、オフセット除去回路をＩＣで構成したと
き、コンデンサを外付けする必要はなく、ＩＣのピン数
は少なくて済む。
【図１】本発明を実施した増幅器のオフセット回路を示
す回路図
す回路図
【図２】従来例の説明図
２ 信号入力端子 ３ 第１増幅器 ３’第２増幅器 ４ 信号出力端子 １０ 比較器 ＶREF 基準電圧
Claims (2)
- 【請求項１】基準電圧により入力側に直流バイアスが与
えられた第１増幅器と、 前記第１増幅器と同一構成で且つ前記基準電圧により入
力側に直流バイアスが与えられた第２増幅器と、 前記第１増幅器に接続された信号入力端子と、 前記第１増幅器に接続された信号出力端子と、 前記第２増幅器の出力と前記基準電圧を比較し、その比
較出力を前記第１、第２増幅器の入力側に与える比較器
と、 から成り、前記第１増幅器の動作点のオフセットを除去
することを特徴とする増幅器のオフセット除去回路。 - 【請求項２】前記第１、第２増幅器は演算増幅器である
ことを特徴とする請求項１に記載の増幅器のオフセット
除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038261A JPH05235659A (ja) | 1992-02-26 | 1992-02-26 | 増幅器のオフセット除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038261A JPH05235659A (ja) | 1992-02-26 | 1992-02-26 | 増幅器のオフセット除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235659A true JPH05235659A (ja) | 1993-09-10 |
Family
ID=12520381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4038261A Pending JPH05235659A (ja) | 1992-02-26 | 1992-02-26 | 増幅器のオフセット除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235659A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205544A (ja) * | 2007-02-16 | 2008-09-04 | Toko Inc | オフセット補正回路 |
| JP2011221778A (ja) * | 2010-04-09 | 2011-11-04 | Hioki Ee Corp | 交流定電流出力装置 |
-
1992
- 1992-02-26 JP JP4038261A patent/JPH05235659A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205544A (ja) * | 2007-02-16 | 2008-09-04 | Toko Inc | オフセット補正回路 |
| JP2011221778A (ja) * | 2010-04-09 | 2011-11-04 | Hioki Ee Corp | 交流定電流出力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135283B2 (ja) | 絶対値検出用信号処理回路装置 | |
| US5008632A (en) | Temperature compensated feedback circuit for setting and stabilizing amplifier DC bias points | |
| US4560920A (en) | Voltage to current converting circuit | |
| US4445054A (en) | Full-wave rectifying circuit | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| EP0532108A1 (en) | Track-and-hold circuit | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JP3095838B2 (ja) | 増幅回路 | |
| KR0171652B1 (ko) | 자기 바이어스용 네거티브 피드백 루프를 갖는 증폭기 회로 | |
| US5510755A (en) | Temperature stable voltage-controlled electronic capacitance for an oscillator | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| US5233311A (en) | Differential amplifier and oscillator mixer comprising said amplifier | |
| EP0462804A2 (en) | Video signal clamper | |
| KR940009398B1 (ko) | 액티브 필터회로 | |
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| KR100291237B1 (ko) | 클램프 회로 | |
| US4518928A (en) | Power supply circuit for amplifier | |
| US5699012A (en) | High gain, low offset input amplifier | |
| US6445219B1 (en) | Method and circuit configuration for converting a frequency signal to a DC voltage | |
| JPH08162920A (ja) | データスライサ回路 | |
| JP2931713B2 (ja) | クランプ回路 | |
| JPH0522979Y2 (ja) | ||
| JP2957796B2 (ja) | 移相回路 | |
| JPH0127602B2 (ja) | ||
| JP3089807B2 (ja) | 温度特性補正回路 |