JPH05235986A

JPH05235986A - スイッチの誤り監視方式

Info

Publication number: JPH05235986A
Application number: JP3352492A
Authority: JP
Inventors: Haruo Yamashita; 治雄山下; Tomohiro Ishihara; 智宏石原; Ryuichi Kondo; 竜一近藤; Takaaki Wakizaka; 孝明脇坂; Toshiyuki Sudo; 俊之須藤; Kenji Akutsu; 賢治阿久津; Hiromi Ueda; 裕巳上田
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; NTT Inc
Priority date: 1992-02-20
Filing date: 1992-02-20
Publication date: 1993-09-10
Anticipated expiration: 2015-04-10
Also published as: JP3031773B2

Abstract

(57)【要約】【目的】固定長の単位情報の方路振り分け用スイッチ
の伝送誤りを監視する方式に関し、単位情報を構成する
すべての構成要素を生成要素として誤り検出符号を生成
及び付加したり、また、入力ポート番号を伝送したりす
るスイッチの誤り監視方式を提供することを目的とす
る。【構成】誤り検出符号生成・付加回路１２は単位情報
毎に単位情報を構成するすべての構成要素を生成要素と
して誤り検出符号を生成し、それを単位情報に付加す
る。誤り検出回路１３はスイッチ４１で方路振り分けら
れた単位情報中の誤り検出符号を比較するだけで、誤り
検出のための演算を行なうことなく、単位情報の誤り検
出を行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスイッチの誤り監視方式
に係り、特に固定長の単位情報の方路振り分け用スイッ
チの伝送誤りを監視する方式に関する。

【０００２】パケット交換方式やＡＴＭ（Asynchronous
Transfer Mode：非同期転送モード）方式では、パケッ
トやセルと呼ばれる、伝送情報及び識別情報の対よりな
る固定長の情報単位に含まれている識別情報を参照し、
スイッチにより固定長の情報単位の方路を振り分ける。

【０００３】従って、パケット交換方式やＡＴＭ方式で
は、パケットやセルのルーチングを行なうスイッチの伝
送誤りの監視が不可欠であり、誤り監視を正確に、しか
も容易に行なえることが重要となる。

【０００４】

【従来の技術】ＡＴＭ方式では、図１０に示す如くセル
ＣＥ₁，ＣＥ₂，ＣＥ₃が時系列的に合成されて転送さ
れる。セルＣＥ₁〜ＣＥ₃の各々はｋバイト（例えば５
４バイト）の固定長で、出方路等を示す識別情報である
ヘッダと、伝送情報であるデータとが対となった構成で
ある。また、各セルＣＥ₁〜ＣＥ₃は常に隣接して時分
割多重されるのではなく、図１０にＯ₁，Ｏ₂で示す如
き空セル（無効情報）が適宜挿入される。

【０００５】また、ＡＴＭ方式では図１１に示す如く、
例えば入力ポート数ｎ個、出力ポート数ｎ個のｎ×ｎス
イッチ１を用いて入力ポートの入力セルのルーチングを
行なう。すなわち、ｎ×ｎスイッチ１はＡＴＭ交換機の
通話路内の空間スイッチで、各入力ポートに図１０に示
す如き形態で入力されるセルのヘッダを参照して、出力
すべき出力ポートへ当該セルを出力するスイッチングを
ハードウェアによって自律的に行なう。

【０００６】これにより、例えば図１１のスイッチ１の
入力ポート＃１，＃３，＃ｎに夫々入力されるセルＣＥ
₁₁，ＣＥ₃₂，ＣＥ_n3の出方路が、スイッチ１の出力ポー
ト＃ｎであるものとすると、各セルＣＥ₁₁，ＣＥ₃₂，Ｃ
Ｅ_n3は出力ポート＃ｎから同図に示すように時系列的に
合成されて取り出される。

【０００７】このようなスイッチングを行なうＡＴＭ方
式において、スイッチ１での伝送誤りの発生の有無を監
視するため、従来は図１２に示す如く、スイッチ１の入
力ポートに夫々対応してパリティ計算回路２₁〜２_nを
設けると共に、スイッチ１の出力ポートに夫々対応して
パリティチェック回路３₁〜３_nを設けている。

【０００８】パリティ計算回路２₁〜２_nの各々は、例
えば図１３に示す如く、ａ₁〜ａ_n，ｂ₁〜ｂ_n，…，
ｈ₁〜ｈ_nよりなる５３バイトの有効情報をもつセルに
対して、次式の計算によりビットインターリーブの水平
パリティビットＡ〜Ｈを計算し、それを図１３に示す如
く有効情報に付加する。

【０００９】

【数１】

【００１０】ここで、奇数パリティとする場合は、ｎビ
ットの生成要素ａ₁〜ａ_nに“１”が奇数個あればパリ
ティビットＡを“０”とし、偶数パリティとする場合
は、ａ ₁〜ａ_nに“１”が偶数個あればＡを“０”とす
る（他のパリティビットＢ〜Ｈも同様）。

【００１１】パリティ計算回路２₁〜２_nの各々は、図
１３に示すように、５３バイトの有効情報に、上記の如
く計算した８ビットのパリティビットＡ〜Ｈを夫々付加
してスイッチ１へ出力する。従って、パリティ計算回路
２₁〜２_nから各々８ビット並列出力される信号の転送
フォーマットは、図１４に示す如く、有効情報５と付加
パリティビット６とよりなるセルＣＥが合成され、また
空きセルＯが適宜挿入されたフォーマットである。

【００１２】図１２のパリティチェック回路３₁〜３_n
の各々は、パリティビットＡ〜Ｈとその生成要素ａ₁〜
ａ_n，…，ｈ₁〜ｈ_nとの排他的論理和演算（２を法と
する演算）を行ない（すなわち、１ビットのパリティビ
ットと、ｎビットの生成要素からなる（ｎ＋１）ビット
の排他的論理和演算を行ない）、演算結果が奇数パリテ
ィの場合は“１”，偶数パリティの場合は“０”のとき
正常と判定し、それ以外のときは異常と判定する。

【００１３】

【発明が解決しようとする課題】しかるに、上記の従来
のスイッチの監視方式では、パリティ計算回路２₁〜２
_nの各々では各セル毎に８×ｎビットの有効情報に対し
て８つのパリティビットを得、従ってパリティチェック
回路３₁〜３_nの各々でも８つのパリティビット別にパ
リティチェックを行なう必要があるため、誤りの監視が
比較的面倒である。また、スイッチ１のどの入力ポート
に入力されたセルに誤りがあるかの検出が困難で、監視
能力が低い。

【００１４】本発明は上記の点に鑑みなされたもので、
単位情報を構成するすべての構成要素を生成要素として
誤り検出符号を生成及び付加したり、また入力ポート番
号を伝送することにより、上記の課題を解決したスイッ
チの誤り監視方式を提供することを目的とする。

【００１５】

【課題を解決するための手段】図１は請求項１記載の発
明の原理ブロック図を示す。本発明は、伝送情報と識別
情報との対からなる固定長の単位情報を、その識別情報
を参照して方路の振り分けを行なうスイッチ１１の誤り
監視方式において、前記単位情報毎に、単位情報を構成
するすべての構成要素を生成要素として単一の誤り検出
符号を生成し、その単一の誤り検出符号を前記単位情報
に付加して前記スイッチ１１に入力する誤り検出符号生
成・付加手段１２と、スイッチ１１より取り出された前
記誤り検出符号が付加された単位情報が入力され、誤り
検出を行なう誤り検出回路１３とを有する。

【００１６】なお、スイッチ１１に対して入力及び出力
される前記単位情報は、複数ビット並列に伝送され、前
記単一の誤り検出符号は該複数ビットの夫々に対して同
一のものが付加されて伝送されてもよい。

【００１７】図２は請求項３記載の発明の原理ブロック
図を示す。本発明は、伝送情報と識別情報との対からな
る固定長の単位情報が複数並列に入力され、各識別情報
を参照して方路の振り分けを行なうスイッチ２１の誤り
監視方式において、付加ビット付与手段２２と誤り検出
手段２３とを設けたものである。

【００１８】付加ビット付与手段２２は、スイッチ２１
に並列に入力される複数の単位情報の伝送期間毎に、予
め定めた規則に従って前記複数の単位情報に付加ビット
を付与する。

【００１９】誤り検出手段２３は、スイッチ２１より取
り出された前記付加ビットが付与された前記単位情報に
対し、付加ビットに基づいて誤り検出する。

【００２０】図３は請求項６，７記載の発明の原理ブロ
ック図を示す。本発明は、伝送情報と識別情報との対か
らなる固定長の単位情報が順次に入力ポートに入力さ
れ、前記識別情報を参照して方路の振り分けを行なって
出力ポートへ出力するスイッチ３１の誤り監視方式にお
いて、前記単位情報に対してスイッチ３１の出力ポート
別に誤り検出符号を生成する誤り検出符号生成手段３２
と、入力手段３３と誤り検出手段３４を有するよう構成
したものである。

【００２１】ここで、請求項６記載の入力手段３３は誤
り検出符号を、その生成要素の単位情報が入力されるス
イッチ３１の入力ポートに割り当てられた入力ポート番
号と共に、前記単位情報の空き伝送期間に挿入してスイ
ッチ３１の入力ポートに入力する。

【００２２】また、請求項７記載の入力手段３３は、前
記単位情報の空き伝送期間の代わりに、周期的又は非周
期的に、前記誤り検出符号及び前記入力ポート番号から
なる情報を前記単位情報間に挿入してスイッチ３１の入
力ポートに入力する。

【００２３】また、誤り検出手段３４は、スイッチ３１
の出力ポートから取り出された前記単位情報、入力ポー
ト番号及び誤り検出符号が夫々入力され、入力ポート番
号別に誤り検出符号を用いた演算を行なって前記単位情
報の誤り検出結果を得る。

【００２４】

【作用】図１の発明では、誤り検出符号生成・付加手段
１２により、単位情報を構成するすべての構成要素を生
成要素として誤り検出符号を生成して単位情報に付加す
るようにしている。そのため、単位情報がスイッチ１１
に複数ビット並列に入力される場合は、上記の誤り検出
符号は同一のものが上記の複数ビットの夫々に付加され
る。

【００２５】従って、誤り検出回路１３は複数ビット夫
々について誤り検出符号が同一値であるか否かだけで誤
りの有無を検出することができ、誤り検出演算をする必
要がない。

【００２６】図２の発明では、付加ビット付与手段２２
により、スイッチ２１に並列入力される複数の単位情報
の伝送期間毎に、予め定めた規則に従って付加ビットが
付与される。従って、スイッチ２１から複数の単位情報
が並列に取り出される毎に、それに続いて並列に取り出
される複数の付加ビットの値は互いに同一値であるか否
かにより、また前記した予め定めた規則に従っているか
により誤りの有無を検出することができ、誤り検出演算
を不要にできる。

【００２７】図３の発明では誤り検出符号生成手段３２
は、単位情報をスイッチ３１の出力ポート対応に誤り検
出符号を生成する。すなわち、入力単位情報は図１０に
示したようなフォーマットで転送され、相隣る空き伝送
期間の間にある入力ポートが同一の複数の単位情報のう
ち同じｉ番目の出力ポートに出力される単位情報につい
て誤り検出符号を生成する。

【００２８】入力手段３３はこの誤り検出符号を入力ポ
ート番号と共に前記空き伝送期間又は周期的若しくは非
周期的に転送単位情報間に挿入して伝送する。これによ
り、誤り検出手段３４は入力ポート番号別に誤り検出符
号を用いた演算を行なうことにより、どの入力ポートか
らの単位情報に誤りがあるかを検出することができる。

【００２９】

【実施例】図４は本発明の一実施例の構成図を示す。本
実施例はＡＴＭ方式に適用した例で、ＡＴＭスイッチと
してビットスライス型スイッチ４０が用いられている。
このビットスライス型スイッチ４０は４×４空間スイッ
チを２ケ内蔵する空間スイッチ４１〜４４と、同じ出力
ポートへの出力タイミングが重ならないようにするため
に空間スイッチ４１〜４４の入力側に設けられたバッフ
ァと、ヘッダの内容を識別し、それに応じて空間スイッ
チ４１〜４４を切換制御する制御回路（いずれも図示せ
ず）などからなる。ここでは、固定長５３バイトのセル
が８ビット並列転送されるものとする。

【００３０】また、パリティ生成・付加回路５１〜５４
は４系統の並列入力セル群に対して夫々誤り検出符号と
してパリティビットを生成及び付加する回路で、前記誤
り検出符号生成・付加手段１２又は誤り検出符号生成手
段３２及び入力手段３３を実現する回路である。

【００３１】また、パリティチェック回路６１〜６４は
ＡＴＭスイッチ４０からの４系統の並列出力セル群に対
して夫々パリティチェックを行なう回路で、前記誤り検
出回路１３，誤り検出手段３４を実現する回路である。

【００３２】次に本実施例の動作について説明するに、
各々図１０に示す如きフォーマットで転送されるセル群
がパリティ生成・付加回路５１，５２，５３及び５４に
別々に、かつ、同時に入力される。パリティ生成・付加
回路５１〜５４は、後述する如く入力セルに基づいて生
成したパリティビットを入力セルに付加して入力セル及
びパリティビットを８ビット並列伝送路を介してＡＴＭ
スイッチ４０へ入力する。

【００３３】ここで、上記のパリティ生成・付加回路５
１〜５４は、８ビット並列出力のうち上位２ビットは空
間スイッチ４１に、次の２ビットは空間スイッチ４２
に、更に次の２ビットは空間スイッチ４３に、最後の２
ビットは空間スイッチ４４に入力する。

【００３４】スイッチ４０は入力セルのヘッダに基づい
て、空間スイッチ４１〜４４を切換制御する。空間スイ
ッチ４１〜４４は夫々上記の各２ビットの４つの入力
を、４つの２ビット出力ポートへ夫々選択出力し、パリ
ティチェック回路６１〜６４のいずれかに入力する。

【００３５】パリティチェック回路６１は空間スイッチ
４１，４２，４３及び４４から夫々２ビットの信号が入
力されるが、これらは同一セルの上位２ビット、次の２
ビット、更に次の２ビット、そして下位２ビットであ
り、よって同一セルの８ビットが入力され、スイッチ４
０での転送誤りを監視する。パリティチェック回路６
２，６３及び６４も同様に、２ビットずつに分割された
８ビットのセルが入力され、パリティ演算を行なってＡ
ＴＭスイッチ４０での転送誤りを監視する。

【００３６】次に本発明の第１実施例の誤り監視方法に
ついて説明する。この第１実施例ではパリティ生成・付
加回路５１〜５４は夫々図５に示す如く、例えば５３バ
イトの有効情報１０１全体を生成要素として１ビットの
パリティビットを生成する（奇数パリティ又は偶数パリ
ティのいずれかを適用）。

【００３７】そして、このようにして生成された１ビッ
トのパリティビットを８ビットに並列展開して図５に２
０１で示す如く付加ビットとして付与する。従って、付
加ビットは８ビットすべて同一値（前記１ビットのパリ
ティビットの値）となる。この５３バイトの有効情報１
０１と１バイトのパリティビット２０１とからなる５４
バイトによりセル３０１が構成される。

【００３８】同様にして、次の５３バイトの有効情報１
０２と１バイト（ただし、１ビットのパリティビットの
８ビットからなる）のパリティビット２０２とからなる
５４バイトによりセル３０２が構成される。

【００３９】このようなフォーマットでセルが転送され
た場合、パリティチェック回路６１〜６４は各々入力さ
れる８ビットのデータのうち２０１，２０２等の付加ビ
ットが同一値であるか否かを検出し、同一値のときは誤
りなしと判定し、同一値でないときは誤り有りと判定す
る。

【００４０】従って、本実施例ではパリティチェック回
路６１〜６４はパリティ演算を行なう必要がなく、極め
て容易にパリティチェックができる。また、パリティビ
ットは１回の演算で生成できるので、従来の水平パリテ
ィや垂直パリティに比し容易に演算できる。

【００４１】次に本発明の第２実施例の誤り監視方法に
ついて説明する。この第２実施例ではパリティ生成・付
加回路５１〜５４に代えて、付加ビット付与回路を設
け、セル単位にカウントされる時刻毎に、ある一定の規
則に従って付加ビット（“１”又は“０”）を付与す
る。

【００４２】すなわち、セルの有効情報は固定長である
から、図６に示すようにスイッチ４０の入力ポートに夫
々入力される有効情報の伝送期間ｔ₁，ｔ₂，ｔ₃は一
定である。そこで、付加ビット付与回路はセル伝送期間
をカウントし、セルｔ₁，ｔ ₂，ｔ₃直後に付加ビット
を図６に斜線を付して示す如く付与する。

【００４３】この付加ビットの付与方法としてはス
イッチ４０の入力ポートのセルに対して同一時刻（すな
わち、セル有効情報伝送終了直後の時刻）に同一の値を
付与する方法と、スイッチ４０の入力ポートのセル
に対して同一時刻に、入力ポート毎に独立した値を付与
する方法とがある。

【００４４】上記の及びの付加ビット付与方法のい
ずれの場合も、付加ビットはある規則に従って付与され
る。ある規則とは、例えば（ａ）“１”，“０”を交番
に付与する。（ｂ）ＰＮ（Pseudo random noise ）パタ
ーンに従ってビットを付与するなどが考えられる。

【００４５】従って、本実施例では、スイッチ４０の出
力ポート側にはパリティチェック回路６１〜６４の代わ
りに付加ビットチェック回路を設け、付加ビットをチェ
ックする。スイッチ４０の出力ポートから取り出される
セルの有効情報もスイッチ４０に入力されるセルの有効
情報と同期して、図６にｔ₁’，ｔ₂’，ｔ₃’で示す
如く一定周期で取り出され、付加ビット（図６に斜線を
付して示す）もセル伝送期間毎に取り出される。

【００４６】そこで、上記の付加ビットチェック回路は
上記の付加ビットが、８ビットに並列展開されているも
のとすると、その８ビットの付加ビットが同じ値のとき
誤りが無しと判定し、８ビットの一部でも一致しないと
きは誤りが有ると判定する。

【００４７】従って、本実施例も前記第１実施例と同様
に、パリティチェック演算を行なうことなく、極めて簡
単にスイッチの転送誤りを検出できる。これは図４に示
したようにセルが異なる空間スイッチ４１〜４４を通っ
て伝送されるビットスライス型スイッチ４０に適用して
特に好適である。

【００４８】次に本発明の第３実施例の誤り監視方法に
ついて説明する。この第３実施例では、図４のパリティ
生成・付加回路５１〜５４の夫々が次のような動作を行
なう。図７に示す如く、有効情報のあるセル（有効セ
ル）が７１〜７３，７５，７６，７８と有効情報のない
セル（空セル）７４，７７とが時系列的に入力され、ま
た各セルは図７の下側に示した番号の出力ポートへ出力
されるものとする。

【００４９】ここで、図７の＃１，＃２，＃３及び＃４
は、図４のビットスライス型スイッチ４０の場合、パリ
ティチェック回路６１，６２，６３及び６４へ出力する
出力ポート番号である。なお、パリティ生成・付加回路
５１，５２，５３及び５４の出力はスイッチ４０の空間
スイッチ４１〜４４に分割入力されるが、便宜上、ここ
ではパリティ生成・付加回路５１の出力が入力される入
力ポートを入力ポート番号＃１とし、同様にパリティ生
成・付加回路５２〜５４の出力が入力される入力ポート
を入力ポート番号＃２〜＃４とするものとする。

【００５０】本実施例では、パリティ生成・付加回路５
１〜５４は出力ポート対応にパリティ計算（例えば、前
記した水平パリティ計算）を行なった後、それにより得
られたパリティ演算結果を適当な空セル期間に入力ポー
ト番号と共に挿入付加するようにしたものである。

【００５１】例えば、パリティ生成・付加回路５１に図
７に示す如きセル列が入力されたものとすると、パリテ
ィ生成・付加回路５１は空セル７４の入力直前まで同じ
＃１の出力ポートへ出力される入力セルについてパリテ
ィ計算して得たパリティ演算結果を、空セル７４の伝送
期間にて自分の入力ポート番号（＃１）と共に挿入す
る。次の空セル７７の伝送期間も、同様に、＃２の出力
ポートへ出力される入力セルについてパリティ計算して
得たパリティ演算結果を入力ポート番号（＃１）と共に
挿入する。

【００５２】一方、パリティチェック回路６１〜６４で
は入力セルのヘッダからパリティビットが伝送されてい
るセルであるか否かを判定し、パリティビットが伝送さ
れているセルのときは入力ポート対応にパリティ演算を
行なう。すなわち、同じ入力ポート番号の相隣る空セル
間の同じ入力ポート番号の有効セルに対してパリティ演
算した結果と、上記同じ入力ポート番号の空セルにロー
ドされているパリティ演算結果とを比較して誤りがない
かどうかチェックする。

【００５３】これにより、パリティ演算結果により、ど
の入力ポートからのセルが誤まっていたかの判定ができ
ることとなり、従来に比べてより監視能力を向上するこ
とができる。

【００５４】次に本発明の第４実施例の誤り監視方法に
ついて説明する。この第４実施例は第３実施例と同様
に、パリティ生成・付加回路５１〜５４が出力ポート対
応にパリティ計算を行なうものであるが、第３実施例と
は異なり、それにより得られたパリティビットと入力ポ
ート番号とを、周期的又は非周期的に有効セル間に挿入
するようにしたものである。

【００５５】例えば、パリティ生成・付加回路５１に図
８（Ａ）に模式的に示す如くセルが入力されるものとす
る。同図（Ａ）中、ａ₁，ａ₂は出力ポート番号＃４の
出力ポートへ出力される空セル、ｂ₁〜ｂ₆は夫々有効
セルで、＃１〜＃４はその有効セルが出力される出力ポ
ート番号を示す。

【００５６】この場合、パリティ生成・付加回路５１は
前回出力された空セルａ₁以後次の空セルａ₂までのセ
ルで、出力ポート番号＃４のセルｂ₂，ｂ₄に対してパ
リティ計算を行ない、これにより得られたパリティビッ
トを、入力ポート番号＃１と共に図９に示す如き監視用
セルを生成し、その監視用セルを周期的又は非周期的に
有効セル間に挿入する。

【００５７】図９において、監視用セル９０はヘッダ９
１，入力ポート番号９２，パリティビット９３等から構
成されたフォーマットとされている。ヘッダ９１は、こ
のセル９０が監視用であることを識別させるための識別
情報である。入力ポート番号はスイッチ４０の入力ポー
トに予め割当てられた番号で、パリティ生成・付加回路
５１〜５４に夫々固有の番号である。

【００５８】パリティビット９３は水平パリティ又は同
じ出力ポートへ出力される空セル間の有効セル全体を生
成要素としてパリティ計算したパリティ演算結果であ
る。

【００５９】これにより、スイッチ４０の＃４の出力ポ
ートよりパリティチェック回路６４へ入力されるセル
は、図８（Ｂ）に模式的に示す如く時系列的に合成され
る。図８（Ｂ）において、ａ₁，ａ₂は空セル、ｂ₂，
ｂ₄は有効セルで、いずれも図８（Ａ）に示した入力ポ
ート番号＃１の入力ポートから＃４の出力ポートへ転送
されたセルであり、また、ｃ₁，ｃ₂，ｃ₃は入力ポー
ト番号＃１以外の入力ポートから＃４の出力ポートへ転
送された有効セルであり、更にｄ₁は前記した監視用セ
ルである。

【００６０】パリティチェック回路６４はこの監視用セ
ルｄ₁の入力ポート番号＃１と同じ入力ポート番号をも
つ、監視用セルｄ₁以前の有効セルのパリティ計算を行
ない、その計算結果と監視用セルｄ₁中のパリティビッ
ト（図９の９３）とを比較照合して、スイッチの誤りの
有無を判定する。

【００６１】従って、本実施例を第３実施例と同様に、
入力ポート対応にスイッチの誤り監視ができるため、従
来に比し、監視能力を向上することができる。

【００６２】なお、本発明は以上の実施例に限定される
ものではなく、例えばパリティビットに限らずＣＲＣ
（サイクリック・リダンダンシイ・チェック・コード）
などの他の誤り検出符号を用いてもよい。また、ＡＴＭ
方式に限らず、パケット交換方式にも本発明を適用する
ことができる。

【００６３】

【発明の効果】上述の如く、請求項１乃至３記載の発明
によれば、誤り検出符号又は付加ビットが同一値である
か否かだけで誤りの有無を検出でき、誤り検出演算が不
要であるため、従来に比しより簡易にスイッチの誤り監
視ができる。また、請求項４乃至７記載の発明によれ
ば、スイッチの入力ポート対応に誤り監視ができるた
め、従来に比しより信頼性の高いスイッチの誤り監視が
できる等の特長を有するものである。

【図面の簡単な説明】

【図１】請求項１記載の発明の原理ブロック図である。

【図２】請求項３記載の発明の原理ブロック図である。

【図３】請求項６，７記載の発明の原理ブロック図であ
る。

【図４】本発明の一実施例の構成図である。

【図５】本発明の第１実施例の転送フォーマットを説明
する図である。

【図６】本発明の第２実施例の転送フォーマットを説明
する図である。

【図７】本発明の第３実施例の説明図である。

【図８】本発明の第４実施例のスイッチの入力側と出力
側のセル転送フォーマットを示す図である。

【図９】本発明の第４実施例のセルの構造を示す図であ
る。

【図１０】ＡＴＭ方式のセル転送例を示す図である。

【図１１】ＡＴＭ方式の法路振り分け説明図である。

【図１２】従来方式の一例の構成図である。

【図１３】従来方式によるパリティ計算の説明図であ
る。

【図１４】図１２の従来方式のセル転送例を示す図であ
る。

【符号の説明】

１１，２１，３１スイッチ１２誤り検出符号生成・付加回路１３誤り検出回路２２付加ビット付与手段２３，２４誤り検出手段３２誤り検出符号生成手段３３入力手段４０ビットスライス型スイッチ４１〜４４空間スイッチ５１〜５４パリティ生成・付加回路６１〜６４パリティチェック回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｑ 3/52 １０１Ｚ 9076−5Ｋ 11/04 9076−5ＫＨ０４Ｑ 11/04 Ｌ (72)発明者近藤竜一神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者脇坂孝明神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者須藤俊之神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者阿久津賢治東京都千代田区内幸町一丁目１番６号日本電信電話株式会社内 (72)発明者上田裕巳東京都千代田区内幸町一丁目１番６号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】伝送情報と識別情報との対からなる固定
長の単位情報を、その識別情報を参照して方路の振り分
けを行なうスイッチ（１１）の誤り監視方式において、前記単位情報毎に、該単位情報を構成するすべての構成
要素を生成要素として単一の誤り検出符号を生成し、該
単一の誤り検出符号を該単位情報に付加して前記スイッ
チ（１１）に入力する誤り検出符号生成・付加手段（１
２）と、前記スイッチ（１１）より取り出された前記誤り検出符
号が付加された単位情報が入力され、誤り検出を行なう
誤り検出回路（１３）とを有することを特徴とするスイ
ッチの誤り監視方式。
【請求項２】前記スイッチ（１１）に対して入力及び
出力される前記単位情報は、複数ビット並列に伝送さ
れ、前記単一の誤り検出符号は該複数ビットの夫々に対
して同一のものが付加されて伝送されることを特徴とす
る請求項１記載のスイッチの誤り監視方式。
【請求項３】伝送情報と識別情報との対からなる固定
長の単位情報が複数並列に入力され、各識別情報を参照
して方路の振り分けを行なうスイッチ（２１）の誤り監
視方式において、前記スイッチ（２１）に並列に入力される複数の単位情
報の伝送期間毎に、予め定めた規則に従って前記複数の
単位情報に付加ビットを付与する付加ビット付与手段
（２２）と、前記スイッチ（２１）より取り出された前記付加ビット
が付与された前記単位情報に対し、該付加ビットに基づ
いて誤り検出する誤り検出手段（２３）とを有すること
を特徴とするスイッチの誤り監視方式。
【請求項４】前記付加ビット付与手段（２２）は、同
じ伝送期間の前記複数の単位情報に対しては、夫々同一
の値の前記付加ビットを付与することを特徴とする請求
項３記載のスイッチの誤り監視方式。
【請求項５】前記付加ビット付与手段（２２）は、同
じ伝送期間の前記複数の単位情報に対しては、夫々互い
に独立して前記付加ビットを付与することを特徴とする
請求項３記載のスイッチの誤り監視方式。
【請求項６】伝送情報と識別情報との対からなる固定
長の単位情報が順次に入力ポートに入力され、前記識別
情報を参照して方路の振り分けを行なって出力ポートへ
出力するスイッチ（３１）の誤り監視方式において、前記単位情報に対して前記スイッチ（３１）の出力ポー
ト別に誤り検出符号を生成する誤り検出符号生成手段
（３２）と、該誤り検出符号を、その生成要素の単位情報が入力され
る前記スイッチ（３１）の入力ポートに割り当てられた
入力ポート番号と共に、前記単位情報の空き伝送期間に
挿入して該スイッチ（３１）の入力ポートに入力する入
力手段（３３）と、前記スイッチ（３１）の出力ポートから取り出された前
記単位情報、入力ポート番号及び誤り検出符号が夫々入
力され、該入力ポート番号別に該誤り検出符号を用いた
演算を行なって前記単位情報の誤り検出結果を得る誤り
検出手段（３４）とを有することを特徴とするスイッチ
の誤り監視方式。
【請求項７】前記入力手段（３３）は、前記単位情報
の空き伝送期間の代わりに、周期的又は非周期的に、前
記誤り検出符号及び前記入力ポート番号からなる情報を
前記単位情報間に挿入して前記スイッチ（３１）の入力
ポートに入力することを特徴とする請求項６記載のスイ
ッチの誤り監視方式。