JPH05236358A

JPH05236358A - 固体撮像装置

Info

Publication number: JPH05236358A
Application number: JP4271205A
Authority: JP
Inventors: Yukio Endo; 幸雄遠藤; Yoshitaka Egawa; 佳孝江川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-11-26
Filing date: 1992-09-14
Publication date: 1993-09-10

Abstract

(57)【要約】【目的】ハイビジョン用固体撮像素子の画素欠陥を高
速でノイズの増加なく補正することができ、且つ１箇所
で多画素の欠陥をも補正することができ、高画質の再生
像を得ることのできる固体撮像装置を提供すること。【構成】複数の感光画素を配列してなる固体撮像素子
の画素欠陥部分を周辺の正常画素信号で補正する欠陥補
正回路を備えた固体撮像装置において、欠陥補正回路
を、画素欠陥の位置と種類を記憶するメモリ７１と、こ
のメモリ７１から読み出された情報コードを画素欠陥補
正パルスに変換するデコーダ回路７４〜７６と、固体撮
像素子５０の画素信号出力を遅延量が異なる複数の画素
信号に分割する遅延分割回路５６〜５９と、画素欠陥補
正パルスに応じて遅延量が異なる分割信号の出力を選択
し、画素欠陥を周辺の正常画素信号で置き換えるスイッ
チ回路６５〜６９とから構成するようにしたもの。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像装置に係わ
り、特に画素欠陥補正回路の改良をはかった固体撮像装
置に関する。

【０００２】

【従来の技術】ＣＣＤ（電荷転送素子）等を用いた固体
撮像素子は、小型，軽量，高信頼性，保守がしやすい等
の多くの特徴があり、広い分野のカメラに応用されてい
る。また、最近ではハイビジョンカメラ用としても開発
され、その実用化が期待されている。

【０００３】ハイビジョン用固体撮像素子に要求される
ことは、多画素，高感度，高速で使用できることであ
る。例えば、画素数として水平２０００画素、垂直１０
００画素の信号を、７４．２５ＭＨｚで読み出すことが
要求されている。このような多くの画素を高速で均一に
読み出すには、極めて難しい技術が必要である。特に、
固体撮像素子では、半導体の結晶を一定の面積にわたっ
て均一に形成することが困難であり、局所的に結晶欠陥
が生じる結果、この結晶欠陥が熱的な原因で電荷の発生
を招く。このため、この部分が他の部分に比べて大きく
なり欠陥のある画素となる。

【０００４】また、先に述べた画素数を、例えば２／３
インチのイメージフォーマットに適合するサイズで素子
を設計すると、１画素の大きさは約５μｍ×５μｍとな
る。このような微小画素においては、非常に小さいゴミ
であっても素子製作工程上に存在した場合、又はゴミが
素子の表面に付着した場合に欠陥のある画素となってし
まう。そして、素子に欠陥画素があると再生画像ではノ
イズとなって現われ、画質劣化となる。

【０００５】この画素欠陥を回路的な手法によって除去
する方法として、特公昭５５−３２２７０号公報や特公
平２−７２２７号公報等がある。これらに開示された画
素欠陥の補正技術は、信号処理回路にサンプル・ホール
ド回路を設け、画素欠陥のある位置だけサンプルパルス
を停止し、これにより１画素前の画素信号で欠陥画素の
信号を置き換えるものである。しかしながら、この技術
においては、高速性，ノイズ等の点に問題がある。以
下、この問題について、図３４，３５を参照して説明す
る。

【０００６】図３４は従来の欠陥補正回路を示す回路構
成図で、図３５はその動作波形図である。図３４におい
て、ＣＣＤ１８０から出力された画像信号は、アンプ１
８１で増幅された後、サンプルホールド回路１８２，ホ
ールドコンデンサ１８３を通り、さらにアンプ１８４で
処理された後、出力端１８５に出力される。サンプルホ
ールド回路１８２の駆動は、サンプルパルス発生回路１
８６，欠陥画素の位置をメモリしておく回路１８７より
画素周期パルス１８９を制御して行う。

【０００７】図３５にはＣＣＤ出力波形ＯＳ，サンプル
ホールド（Ｓ／Ｈ）パルス，欠陥補正後の出力波形を示
す。図中の時間は、２００万画素ＣＣＤを７４．２５Ｍ
Ｈｚで動作した場合を示す。Ｓ₀…Ｓ₃は画素信号でＳ
₂に欠陥画素がある場合を示す。このような高速動作で
は画素信号期間ｔ₁₉は６．７５ｎｓとなる。このときの
サンプルパルス幅ｔ₂₀は２ｎｓである。欠陥画素でサン
プルパルスを停止すると出力信号はＳ₂の期間にＳ₁の
信号がホールドされる。

【０００８】しかし、この方法では図から明らかなよう
に画素信号期間を使用してサンプルホールドを行ってい
るため、このサンプルホールドに使用するパルスが信号
に飛び込む。一方、欠陥画素信号の位置にはパルスは飛
び込まない。この飛び込みの差が出力信号のＮ₁，Ｎ₂
となって現われる。このため、確実に欠陥補正ができな
い問題があった。また、サンプルホールド回路ではパル
ス幅２ｎｓと極めて高速である回路が必要である。さら
に、このパルスにジッタがあると出力波形に振幅方向の
ノイズが現われる問題があった。

【０００９】

【発明が解決しようとする課題】このように従来の画素
欠陥補正回路においては、画素信号期間でサンプルホー
ルドを行っているためノイズが発生する、高速信号処理
に対応できない、さらに欠陥補正位置を記憶しておくＲ
ＯＭからデータを読み出すときノイズが発生する等の問
題点があった。また、従来の画素欠陥補正回路は１箇所
で１画素の補正であり、１箇所で多画素の欠陥の補正は
できない問題点があった。

【００１０】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、ハイビジョン用固体撮
像素子の画素欠陥を高速でノイズの増加なく補正するこ
とができ、且つ１箇所で多画素の欠陥をも補正すること
ができ、高画質の再生像を得ることのできる固体撮像装
置を提供することにある。

【００１１】

【課題を解決するための手段】本発明の骨子は、固体撮
像素子の画素欠陥部分をその欠陥の周辺の正常画素部分
の信号で補正することにあり、さらにこの補正手段とし
て、固体撮像素子の画素信号出力を遅延して分割する機
能，分割された画素信号出力を選択する機能を設けたこ
とにある。

【００１２】即ち本発明（請求項１）は、複数の感光画
素を配列してなる固体撮像素子の画素欠陥部分を正常画
素信号で補正する欠陥補正回路を備えた固体撮像装置に
おいて、欠陥補正回路を、画素欠陥の位置と種類を記憶
するメモリと、このメモリから読み出された情報コード
を画素欠陥補正パルスに変換するデコーダ回路と、画素
欠陥補正パルスに応じて画素欠陥を周辺の正常画素信号
で置き換える回路とから構成するようにしたものであ
る。

【００１３】また、本発明（請求項２）は、複数の感光
画素を配列してなる固体撮像素子の画素欠陥部分を正常
画素信号で補正する欠陥補正回路を備えた固体撮像装置
において、欠陥補正回路を、画素欠陥の位置と種類を記
憶するメモリと、このメモリから読み出された情報コー
ドを画素欠陥補正パルスに変換するデコーダ回路と、固
体撮像素子の画素信号出力を遅延量が異なる複数の画素
信号に分割する遅延分割回路と、画素欠陥補正パルスに
応じて遅延量が異なる分割信号の出力を選択し、画素欠
陥を周辺の正常画素信号で置き換えるスイッチ回路とか
ら構成するようにしたものである。

【００１４】さらに本発明は、以下に示す構成を採用す
ることで、より高速化、低ノイズ化を行うことができる
ものである。 (1) スイッチ回路は、水平走査方向の前後の正常画素を
利用して、画素欠陥を周辺の正常画素信号で置き換え
る。 (2) 遅延分割回路として複数個のアナグロ遅延線を用
い、スイッチ回路により固体撮像素子の出力信号の無効
期間で補正パルスをオン・オフして、遅延した分割信号
を切り換える。 (3) 固体撮像素子の出力は２線として、補正パルスの切
り換えは同相で行う。 (4) 画素欠陥の位置と種類を記憶するメモリは、水平ブ
ランキング期間を単位としてこの情報の読出しは水平ブ
ランキング期間にコードで行い、水平有効期間に所定の
１画素の位置だけアドレスカウンタを動作させ、この出
力と欠陥の種類を選択するパルスを合成して補正パルス
を発生する。 (5) デコーダ回路を、画素欠陥の中で水平走査方向の所
定の１画素だけの位置を出力する水平アドレスカウンタ
と、複数の画素欠陥の種類を水平有効期間出力する画素
欠陥選択回路と、水平アドレスカウンタの出力パルスと
画素欠陥選択回路の出力パルスを合成して画素欠陥補正
パルスを成形する成形回路と、から構成する。 (6) 水平アドレスカウンタをグレイカウンタで構成し、
グレイカウンタのセット入力にメモリから読み出された
コードを与え、水平走査方向の所定の１画素だけの位置
を出力するのにグレイカウンタのキャリーパルスを用い
る。 (7) 遅延分割回路は、分割した各信号に対して独立に直
流オフセットを制御できる機能を持つ。 (8) スイッチ回路は、遅延分割回路からの分割信号出力
が供給される複数のスイッチと、これらのスイッチの出
力側にそれぞれ接続されたトランジスタとからなり、各
トランジスタのベースを対応するスイッチの出力端に接
続し、各トランジスタのエミッタを共通に接続し、スイ
ッチ・オフのときはトランジスタがオフになるバイアス
を設定し、スイッチ・オンのときはトランジスタがオン
になるバイアスを設定する。 (9) 固体撮像素子の画素信号出力はデジタル信号であっ
て、複数の画素信号に分割する遅延分割回路、分割した
信号を切り換えるスイッチ回路はデジタル信号を処理す
る回路である。 (10)遅延分割回路及びスイッチ回路を、電荷転送素子
（ＣＣＤ）で構成する。

【００１５】また、本発明（請求項９）は、複数の感光
画素を配列してなる固体撮像素子の画素欠陥部分を正常
画素信号で補正する欠陥補正回路を備えた固体撮像装置
において、欠陥画素位置を記憶するメモリと、このメモ
リから欠陥位置指定パルスを読出すデコーダ回路と、固
体撮像素子の画素信号出力を遅延量が異なる複数の画素
信号に分割する遅延分割回路と、欠陥位置指定パルスに
応じて欠陥画素信号及びそれ以外の信号の一方をレベル
シフトし、欠陥画素信号以外の信号を抽出する第１の信
号抽出手段と、欠陥画素を置き換える正常画素信号及び
それ以外の信号の一方をレベルシフトし、補正用の正常
画素信号を抽出する第２の信号抽出手段と、第１の信号
抽出手段で得られた欠陥画素信号以外の信号と第２の信
号抽出手段で得られた補正用の正常画素信号とを合成す
る信号合成手段とからなることを特徴とする。

【００１６】また、本発明（請求項１０）は、複数の感
光画素を配列してなる固体撮像素子の画素欠陥部分を正
常画素信号で補正する欠陥補正回路を備えた固体撮像装
置において、欠陥画素位置を記憶するメモリと、このメ
モリから欠陥位置指定パルスを読出すデコーダ回路と、
固体撮像素子の画素信号出力を遅延量が異なる複数の画
素信号に分割する遅延分割回路と、欠陥位置指定パルス
に応じて欠陥画素信号をレベルシフトする欠陥信号レベ
ルシフト回路と、正常画素信号で補正する信号以外をレ
ベルシフトする補正信号以外レベルシフト回路と、各信
号のレベルシフトしてない信号期間を合成する合成回路
とからなることを特徴とする。

【００１７】さらに、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) レベルシフト回路は、複数のトランジスタを直列に
接続して同一のコレクタ電流が流れるようにし、一方の
トランジスタのベースに画素信号を入力し、他方のトラ
ンジスタのベースに欠陥位置指定パルスを入力し、コレ
クタ電流を制御してレベルシフトを行う。 (2) レベルシフト回路は、トランジスタのエミッタ、コ
レクタに抵抗を設け、ベースに画素信号を入力し、反転
増幅回路を構成して、コレクタ側の抵抗の両端にスイッ
チ回路を設け、欠陥位置指定パルスでこのスイッチ回路
を制御し、コレクタ側の抵抗を短絡してコレクタ電圧を
制御するレベルシフトを行う。 (3) レベルシフト回路は、画素信号に欠陥位置指定パル
スを合成してレベルシフトを行う。

【００１８】

【作用】本発明によれば、ハイビジョン用固体撮像素子
の欠陥補正回路を確実に行うことができる。例えば、１
箇所の画素欠陥が複数であっても左右の正常画素で補間
するので補正誤差を小さくした状態で補正ができる。し
かも、複数の画素信号を遅延量が異なる複数の画素信号
に分割し、画素欠陥の種類に応じて分割信号を選択して
いるので、補正パルスの周波数が低くて済む、このた
め、従来のサンプルホールドを利用した方法に比べ高速
性に優れている。

【００１９】また、スイッチ回路による分割信号の選択
を固体撮像素子の出力信号の無効期間で行っているの
で、画素信号にパルスが飛び込む等の不都合はなく、ノ
イズの増加を未然に防止できる。さらに、補正パルスの
発生を１個のアドレスカウンタで行い、メモリからのコ
ードデータ転送を水平ブランキング期間で行っているの
で、補正パルスからのノイズの発生がない。

【００２０】さらに、欠陥補正の信号切り替えにスイッ
チ回路を用いないで、欠陥信号のレベルシフトと補間す
る信号以外をレベルシフトする方法で両信号を合成して
欠陥補正を行うことにより、スイッチでは約５ＶP-P 必
要であった補正パルスが１／１０の０．５Ｖ-pp で済
む。この場合は、ノイズの発生をより確実に抑えること
ができる。

【００２１】従って本発明では、従来の欠陥補正で行っ
ている画素有効信号を直接サンプルホールドする方法と
は異なり、固体撮像素子の画素信号出力を遅延して分割
する機能，分割された画素信号出力を選択する機能を設
け、固体撮像素子の画素欠陥部分をその欠陥の周辺の正
常画素部分の信号で補正することにより、高速で、ノイ
ズの増加なく、１箇所で複数の画素欠陥を補正すること
が可能となる。

【００２２】

【実施例】以下、本発明の詳細を図示の実施例によって
説明する。

【００２３】図１は、本発明の第１の実施例に係わる画
素欠陥補正回路を備えた固体撮像装置を示す回路構成図
である。ＣＣＤ１０は２線出力構成であり、ＯＳ_A１１
及びＯＳ_B１２が出力されている。これらの出力は、ア
ンプ１３，１４で増幅された後、遅延線（ＤＬ）１５，
１６を介して、又は直接にスイッチ回路の各スイッチ１
７（ＳＷ１），１８（ＳＷ２），１９（ＳＷ３），２０
（ＳＷ４）に供給される。そして、このスイッチ回路に
より異なる遅延量の信号が選択される。

【００２４】具体的には、アンプ１３の出力はＳＷ１に
供給されると共に、ＤＬ１５を通してＳＷ３に供給さ
れ、アンプ１４の出力はＤＬ１６を通してＳＷ２，ＳＷ
４に供給される。なお、ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ
４は図示しない画素欠陥アドレスパルス発生回路より得
たパルスで制御される。

【００２５】ＳＷ１，ＳＷ２を介して得られる出力は、
アンプ２１，遅延線（ＤＬ）２３及びアンプ２４を通し
て加算回路２５に供給される。また、ＳＷ３，ＳＷ４を
介して得られる出力は、アンプ２２を通して加算回路２
５に供給される。ここで、ＤＬ１５，１６は２画素相当
の遅延量２ｔであり、ＤＬ２３は１画素相当の遅延量ｔ
である。アンプ２２とアンプ２４の出力は加算回路２５
によって加算され、出力端２６に出力される。

【００２６】次に、図１の実施例の具体的動作につい
て、図２を参照して説明する。この図では、ＣＣＤ１０
の出力信号ＯＳ_Ａ，ＯＳ_B、ＳＷ１，ＳＷ２，ＳＷ３，
ＳＷ４の入力信号、スイッチ回路で選択切換えた後のア
ンプ２１，２２の出力信号、加算回路２６の出力信号を
示している。

【００２７】図中に示すＳ₀，Ｓ₁，Ｓ₃…Ｓ₇は有効
期間画素信号を示す。この場合、Ｓ₂に画素欠陥があ
り、他の画素は正常画素である。ＣＣＤ１０の出力は同
相出力である。即ち、Ｓ₁とＳ₂，Ｓ₃とＳ₄，…は同
位相で出力されている。スイッチ回路のＳＷ１入力とＳ
Ｗ３入力の位相差は２画素２ｔとする。スイッチ回路の
ＳＷ２入力とＳＷ４入力はＯＳ_B出力を２画素遅延して
同位相とする。

【００２８】この例では、Ｓ₂の画素信号に欠陥がある
ので、Ｓ₂を隣の正常画素Ｓ₁に置き換えればよい。即
ち、ＳＷ１はオン，ＳＷ２はオフ，ＳＷ３はオン，ＳＷ
４はオフにすると、アンプ２１，２２の出力は図２のよ
うになる。そして、アンプ２１の出力信号を１画素相当
遅延ｔして加算すれば、加算回路２６の出力信号ではＳ
₂の欠陥画素がＳ₁の正常画素に置き換えられる。

【００２９】この動作による効果について、図３を用い
て詳しく説明する。この図は、図２の欠陥画素付近の信
号波形を拡大したものであり、ＯＳ_A出力波形，ＯＳ_B
出力波形，補正パルス（欠陥アドレスパルス），補正後
の出力波形を示している。

【００３０】Ｓ₂の欠陥画素をＳ₁の正常画素に置き換
えるため、補正パルスでスイッチ回路を切り換える。こ
のとき、補正パルスはＣＣＤ出力信号の無効期間でオン
・オフする。このため、スイッチの切り換え時点で発生
する飛び込みノイズＮｐは信号無効期間に入る。有効画
素信号はＯＳ出力のまま、ノイズの混入なくきれいに保
たれている。

【００３１】また、補正パルス幅ｔ₂は２００万画素Ｃ
ＣＤの場合画素信号有効期ｔ₁の１３．５ｎｓの２倍の
２７ｎｓと広くできる。この値は、従来のサンプルホー
ルド法によるものに比べ１０倍以上である。このこと
は、本実施例は従来法に比べ１０倍以上高速の回路に適
用できることを意味する。さらに、補正パルスのオン・
オフ時点が無効期間であるため、このパルスにジッタが
あっても有効画素信号に変化がないので、高Ｓ／Ｎのま
ま欠陥補正が可能になる。

【００３２】次に、本発明の第２の実施例について説明
する。本発明は、固体撮像素子の画素欠陥を１箇所で複
数の欠陥を補正し、かつ補正したことによるノイズの増
加、さらに回路の高速対応にも適用できる特徴がある。
特に、ハイビジョン用素子では例えば２００万画素の画
素数がある。このため、１箇所で１０画素付辺の欠陥を
補正しても再生画係止では殆ど分からない。

【００３３】図４は、１箇所で１０画素の欠陥画素があ
る場合の画素配置例を示した図である。ここで、Ｎ＋
１，Ｎ＋２…Ｎ＋６は走査線方向を示し、Ｐ₁，Ｐ₂，
Ｐ₃…Ｐ₈は水平画素方向を示す。□印は正常画素、×
印は欠陥画素を示す。矢印は欠陥画素を左右の正常画素
で補間する関係を示す。本実施例では、ここに示すよう
な１箇所で複雑な画素欠陥を補正できる。次に、具体的
構成と動作について説明する。

【００３４】図５は、第２の実施例を実現する具体的回
路例を示す図である。ＣＣＤ５０の出力は、５分割にし
てアンプ５１，５２，５３，５４，５５でそれぞれ増幅
される。アンプ５２〜５５の出力は、遅延線（ＤＬ）５
６，５７，５８，５９を介してアンプ６１，６２，６
３，６４でそれぞれ増幅される。アンプ５１の出力は、
遅延線を通すことなくアンプ６０で増幅される。ここ
で、ＤＬ５６は１画素相当の遅延量、ＤＬ５７は２画素
相当の遅延量、Ｄ５８は３画素相当の遅延量、ＤＬ５９
は４画素相当の遅延量を持つ。

【００３５】アンプ６０〜６４の出力はスイッチ６５，
６６，６７，６８，６９で切換えられ、出力アンプ７０
を通して出力される。スイッチ６５〜６９は欠陥補正パ
ルスで制御される。この欠陥補正パルスは、例えばＲＯ
Ｍ７１より読出し形成して得る。ＲＯＭ７１はアドレス
発生回路７２より駆動され、ＲＯＭ７１のコードの出力
は水平アドレスカウンタ７５と欠陥選択回路７４へ入力
される。そして、成形回路７６により、各走査線におけ
る水平アドレスと欠陥の種類を選択して欠陥補正パルス
８０が得られる。アドレス線７７とＲＯＭ出力コード７
８，７９は、水平ブランキング期間で動作させ、欠陥補
正パルス８０への同期性ノイズの抑圧を行っている。

【００３６】図６は、図５の回路の動作波形図である。
ここでは、図４に示す画素配置図のＮ＋４ラインでの動
作について説明する。Ｎ＋４ラインは水平方向に４画素
の欠陥画素がある場合である。図６（ａ）〜（ｅ）は、
スイッチ６５〜６９の入力の波形である。図６（ｆ）〜
（ｊ）は、スイッチ６５〜６９の制御パルスである。図
６（ｋ）は、アンプ７０の出力で欠陥補正した信号波形
である。

【００３７】Ｐ₁，Ｐ₂，…Ｐ₉は、図４に示す画素配
置図の位置と対応している。即ち、Ｐ₁，Ｐ₂，Ｐ₇，
Ｐ₈，Ｐ₉は正常画素、Ｐ₃，Ｐ₄，Ｐ₅，Ｐ₆は欠陥
画素である。遅延量の異なった画素信号をスイッチで切
り換える。そして、切り換えるタイミングは画素信号の
無効期間で行う。図６（ｆ）〜（ｊ）に示すスイッチ６
５〜６９のオン・オフの制御によって、図６（ｋ）に示
すように出力画素は、Ｐ₁，Ｐ₂，Ｐ₂，Ｐ₂，Ｐ₇，
Ｐ₇，Ｐ₇，Ｐ₈，Ｐ₉となる。即ち、欠陥画素の位置
で前の欠陥はＰ₂に補間され、後の欠陥はＰ₇に補間さ
れ、１ライン上で欠陥のない正常画素の信号になる。こ
の動作をＮ＋２，Ｎ＋３，Ｎ＋５の各走査線でそれぞれ
の欠陥画素に対応した制御パルスで行えば、図４に示し
た１箇所で複雑な多画素欠陥を補正することが可能とな
る。

【００３８】図７は、図５に示した欠陥補正パルスをノ
イズの発生なく作る方法を説明するための図である。Ｒ
ＯＭから読出しコードＤ₀〜Ｄ₁₃は１Ｈ期間のブランキ
ング期間（ＢＬ期間）に行う。この動作によりＲＯＭと
水平アドレスカウンタ、欠陥選択回路の信号線による有
効期間へのノイズの飛び込みを防止できる。特に、水平
アドレスカウンタ，欠陥選択回路等をＬＳＩ化したとき
にこの効果は大きい。また、ＲＯＭからの読出しコード
は水平アドレスを示すコードと欠陥種類を示すコードに
分離して記憶する。この図では、コードＤ₀〜Ｄ₉が水
平アドレスを、Ｄ₁₀〜Ｄ₁₃が欠陥種類を示すコードであ
る。

【００３９】水平アドレスコードＣ_Aで水平アドレスカ
ウンタのセット入力を制御し、このカウンタのキャリー
出力がアドレスパルスになる。このカウンタとしてグレ
イコードカウンタを使用すればパルス変化時点が分散で
きるので、さらにノイズを小さくできる効果がある。一
方、欠陥種類コードＣ_Bは先のアドレスパルスと組み合
わせることによって、図６（ｆ）〜（ｊ）に示した欠陥
補正パルスを作成することができる。

【００４０】第２の実施例では第１の実施例で説明した
効果に加えて、１箇所で多画素の欠陥画素の補正をノイ
ズの増加なく高速に行える特長がある。このことは、ハ
イビジョン用ＣＣＤなどの画素数が多く、高速対応が要
求され、かつノイズを小さくすることが強く望まれてい
る画像欠陥補正回路として極めて有効な方法であること
になる。

【００４１】次に、本発明の第３の実施例について説明
する。この実施例は本発明者が実際に設計し実験して、
極めて大きい効果を得た方法である。ここで使用したＣ
ＣＤはハイビジョン用素子であり、画素数は水平２００
０、垂直１０００であり、出力は２線構成であり、信号
読出し周波数は３７．１２５ＭＨｚである。この実施例
は、多画素の画素欠陥を低ノイズでかつ高速に処理でき
る特徴を持つ。ここでは２線出力のＣＣＤを使用して水
平方向に１画素の欠陥から３画素の欠陥まで対応した場
合について説明する。

【００４２】図８〜図１１は、第３の実施例で実現可能
な各方法をまとめたものである。各図において、ＡはＯ
Ｓ_Aの出力、ＢはＯＳ_Bの出力を示し、出力と示してい
るのは画素欠陥を補正した場合、□は正常画素信号、×
は欠陥画素信号を示す。矢印は欠陥画素信号をどの正常
画素信号で置き換えるかを示している。

【００４３】図８は隣々接前補間、図９は隣接前補間、
図１０は隣接前後補間、図１１は隣々接前後補間であ
る。また、各図において、（ａ）は水平１画素欠陥の場
合、（ｂ）は水平２画素欠陥の場合、（ｃ）は水平３画
素欠陥の場合について表わしている。ここに示したよう
に本実施例では、水平方向の補間を種々選択できる。こ
の選択は回路規模、信号の質などに応じて行えばよい。

【００４４】次に、図１０の隣接前後補間について具体
的回路と動作を説明する。また、図１２は回路構成図を
示し、図１３〜１６はタイミング図を示し、図１７は動
作図を示し、図１８は欠陥補正された図を示している。
図１２において、１００，１０１，１０３〜１１１，１
３２，１３３，１３５，１３７はバッファアンプであ
り、１０２，１１２〜１２３，１３４は遅延線を示し、
遅延量は１画素相当の１３．５ｎｓである。１２４〜１
３１は切換スイッチであり、それぞれのスイッチの入力
パルスはＰ_A0，Ｐ_A-1，Ｐ_A+1，Ｐ_A+2，Ｐ_B0，
Ｐ_B-1，Ｐ_B+1，Ｐ_B+ ₂で示す。１３６は２線信号を加
算するための切換スイッチである。

【００４５】図１２の回路に図１３〜１６に示すパルス
を印加することによって、図１０で説明した方法が実現
できる。図１３は欠陥なし，Ａ１点欠陥の場合、図１４
はＡ１点欠陥，Ｂ１点欠陥の場合、図１５はＡＢ２点欠
陥，ＢＡ２点欠陥の場合、図１６はＡＢＡ３点欠陥，Ｂ
ＡＢ３点欠陥の場合を示している。また、各図におい
て、ＨＢＬは水平ブランキングを示し、φＨ₁は水平転
送パルスを示す。各パルスのＨは高レベルを示しスイッ
チオンとなり、Ｌは低レベルを示しスイッチオフとな
る。

【００４６】図１２の回路で、図１３〜１６のタイミン
グでスイッチを制御した場合の動作図を図１７に示す。
□は正常画素、×は欠陥画素、ＯＳ_A，ＯＳ_Bは固体撮
像素子の出力信号、Ｐ_A+Bは補正処理後の信号を示す。
Ｓ_Dは欠陥信号を示し、矢印は欠陥信号を正常信号に置
き換える位置関係を示す。（ａ）はＡ１画素欠陥の場
合、（ｂ）はＢ１画素欠陥の場合、（ｃ）はＡＢ２画素
欠陥の場合、（ｄ）はＢＡ２画素欠陥の場合、（ｅ）は
ＡＢＡ３画素欠陥の場合、（ｆ）はＢＡＢ３画素欠陥の
場合である。

【００４７】図１７（ａ）の場合、ＯＳ_Bの信号を遅延
線１１２，１１３を通して２画素相当遅延させＡ₂の欠
陥信号の位置にＢ₁の正常信号を持ってくる。そして、
この位置でスイッチ１２４をオフして、スイッチ１２６
をオンすると、Ａ₂の信号はＢ₁の信号に置き換えるこ
とができる。同様な動作を図１７（ｂ）〜（ｆ）で行え
ば、水平１画素から３画素までの欠陥を正常画素に置き
換えることが可能である。

【００４８】以上の動作を垂直方向で何回か行えば、水
平，垂直でｎ×ｍ画素の画素欠陥を補正できる。図１８
は、水平１画素×垂直２画素から水平３画素×垂直４画
素の補正をした場合の画素配置図を示し、これらは図１
２の回路で実現できるものである。ここに示したように
本実施例ではハイビジョン用ＣＣＤの多画素の画素欠陥
を低ノイズで行える特徴を持つ。

【００４９】次に、単板カラーカメラに実施した例を、
図１９を用いて説明する。ここで、Ｎ＋１，Ｎ＋２，…
Ｎ＋６は垂直方向画素番号，Ｐ₁，Ｐ₂，…Ｐ₈は水平
方向画素番号を示し、Ｒ，Ｇ，Ｂは赤，緑，青色のフィ
ルタを示す。色フィルタ配列は良く知られているバイヤ
配列である。この実施例で示すように水平画素方向で画
素欠陥の位置に近い同色の正常画素で置き換えることに
より補正できる。本発明は単板カラーカメラにおいても
高速で低ノイズで１箇所多画素の欠陥を補正することが
可能である。

【００５０】次に、本発明の第４の実施例について説明
する。図２０は欠陥画素を正常画素信号に置き換えると
き、精度良く実現する一方法を説明するための回路構成
図であり、図２１はその動作波形図である。図２０にお
いて１５０〜１５４，１６２はバッファアンプ、１５５
〜１５７は遅延線、１５８〜１６１はスイッチ、またＶ
_OF1，Ｖ_OF2，Ｖ_OF3，Ｖ_OF4はオフセット調整器であ
る。

【００５１】入力信号は図に示すように４分割して遅延
量の異なる信号にする。そして、欠陥画素の大きさに応
じてスイッチを切り変えて正常信号に置き換える。この
置き換える動作のとき２つの信号間にオフセットがある
と、これが新たにノイズとなって表われて、画素欠陥補
正したにもかかわらずノイズが残ってしまう。本実施例
では、このノイズを除去することを可能としている。

【００５２】具体的には、図２１（ａ）に示すように正
常画素と欠陥画素がある信号を、（ｂ）に示すようにオ
フセットが可能なようにＶ_OF1，Ｖ_OF2，Ｖ_OF3，Ｖ
_OF4で処理する。そして、各スイッチを図２１（ｃ）
（ｄ）で示すパルスで制御したとき、バッファアンプ出
力で（ｅ）に示すようにオフセットを調整してノイズが
ない状態にする。このようにすれば画素欠陥を高精度に
置き換えることが可能であり、例えばスイッチを制御す
るパルスが信号系に飛び込んだ場合も同様に補正するこ
とが可能になる。

【００５３】次に、本発明の第５の実施例について説明
する。図２２は、正常信号と欠陥信号を正常信号に置き
換えた信号を高精度に高帯域の状態で加算する回路を示
す。４分割された入力信号Ｉ１〜Ｉ４はトランジスタＴ
Ｒ１〜ＴＲ３及び抵抗Ｒ１，Ｒ２からなるスイッチ回路
を介して出力端子ＯＵＴに出力される。

【００５４】具体的には、Ｉ１はコレクタを接地しエミ
ッタをＲ１Ａを介して電源ＰＳ１に接続したＴＲ１Ａの
ベースに接続され、ＴＲ１ＡのエミッタはＭＯＳスイッ
チとしてのＴＲ２Ａを介してＴＲ３Ａのベースに接続さ
れている。ＴＲ２ＡのベースはＲ２Ａを介して接地さ
れ、コレクタは電源ＰＳ１に接続され、エミッタはＲ３
を介して電源ＰＳ２に接続されている。そして、ＴＲ３
ＡのエミッタがＲ４を介して出力端子ＯＵＴに接続され
ている。Ｉ２〜Ｉ４に関するスイッチ回路も同様の構成
である。

【００５５】通常の加算回路では、図２０に示すように
スイッチの出力を接続して行っている。この場合、スイ
ッチの端子容量が増加して周波数特性が劣化したり、ス
イッチ間でそれぞれの制御パルスがカップリングして信
号波形が劣化する問題が生じる。これを改善するため、
本実施例ではスイッチを独立になるようにして、かつ加
算が可能な構成を実現している。これにより、高帯域で
ノイズ増加のない加算が可能である。

【００５６】即ち、ＴＲ２ＡがオンのときＴＲ３Ａがオ
ンとなるようにＲ１ＡとＲ２Ａのバイアスを設定する。
そして、ＴＲ２ＡがオフのときＴＲ３Ａがオフとなるよ
うＲ２Ａを設定する。このように他の３組の回路を設定
しておくと、それぞれのスイッチＴＲ２Ａ，ＴＲ２Ｂ，
ＴＲ２Ｃ，ＴＲ２Ｄがオンとなったときだけの信号が出
力端子ＯＵＴに表われる。この場合、スイッチが独立と
なっているので、スイッチの端子容量が増加することは
なく、周波数特性が劣化や信号波形の劣化を未然に防止
することができる。

【００５７】なお、本発明は上述した各実施例に限定さ
れるものではなく、欠陥画素をその周辺の正常画素で置
き換える方法であれば、種々変形して実施できる。例え
ば、画素信号をデジタル信号にして処理してもよい。こ
の場合、複数の画素信号に分割する遅延分割回路、分割
した信号を切り換えるスイッチ回路をデジタル信号を処
理する回路とすればよい。また、遅延分割回路及びスイ
ッチ回路をＣＣＤで構成し、画素信号をＣＣＤ内の信号
電荷のまま分割，選択する処理を行うようにしてもよ
い。

【００５８】次に、本発明の別の実施例として、スイッ
チを用いない例について説明する。

【００５９】図２３は、本発明の第６の実施例に係わる
画素欠陥補正回路を備えた固体撮像装置の基本回路構成
を示す図である。入力へは、ＣＣＤ出力信号が入る。こ
の入力信号をアンプＡ₁で増幅した後、遅延しない信号
Ｓ_Aと遅延線Ｄ_Lを通して１画素分遅延した信号Ｓ_Bに
分割する。補正パルスＰ_Aは抵抗Ｒ₃、Ｒ₄で分割して
信号Ｓ_Aと合成する。補正パルスＰ_Bは抵抗Ｒ₁、Ｒ₂
で分割して信号Ｓ_Bと合成する。それぞれの信号はダイ
オードＤ₁、Ｄ₂を通して合成してアンプＡ₂を通して
出力する。

【００６０】図２４に図２３の動作波形図を示す。欠陥
画素のある入力信号は遅延しない信号Ｓ_A、遅延した信
号Ｓ_Bに分割され、補正パルスＰ_Aに応じて欠陥画素部
分だけレベルシフトする。一方、遅延した信号Ｓ_Bは１
画素前の正常画素信号以外は補正パルスＰ_Bに応じてレ
ベルシフトする。そして、Ｒ₃とＲ₄の接続点、Ｒ₁と
Ｒ₂の接続点とアンプＡ₂の入力長のバイアスをダイオ
ードＤ₁、Ｄ₂がレベルシフトしたときだけオフになる
ように（図ではスライスレベル）設定しておけば、欠陥
画素信号部分だけ１画素前の正常信号に置き換わる。

【００６１】この動作には、欠陥画素信号の振幅分だけ
レベルシフトすればよいので出力信号に現われる切換ノ
イズは殆んど問題とならない。通常、用いられている信
号を直接切換えるスイッチでは、約５Ｖp-p のパルス振
幅が必要であるのに対して本構成では約０．５Ｖp-p の
パルス振幅でよい。さらに、この切換えは信号の無効期
間で行っているので、有効期間への影響が少ない効果が
ある。

【００６２】次に、本発明の第７の実施例について説明
する。この実施例は、第６の実施例のレベルシフトの考
えを第２の実施例に適用したものである。図２５は、第
７の実施例を実現する具体的回路例を示す図である。こ
の回路は、図５の回路のスイッチ６５〜６９をレベルシ
フト回路９０に置き換えたものである。このレベルシフ
ト回路９０は欠陥補正パルスで制御される。

【００６３】この回路の動作波形は前記図６と基本的に
同様であり、第２の実施例と同様に複雑な画素欠陥をも
補正することができる。さらに、スイッチを用いないこ
とから、切換えノイズの問題もなくすことができる。

【００６４】次に、本発明の第８の実施例について説明
する。この実施例は本発明者が実際に設計し実験して、
極めて大きい効果を得た方法である。ここで使用したＣ
ＣＤはハイビジョン用素子であり、画素数は水平２００
０、垂直１０００であり、出力は２線構成であり、信号
読出し周波数３７．１２５ＭＨｚである。

【００６５】この実施例は、多画素の画素欠陥を低ノイ
ズでかつ高速に処理できる特徴を持つ。ここでは、２線
出力のＣＣＤを使用して水平方向に１画素の欠陥から３
画素の欠陥まで対応した場合について説明する。図２６
はその回路構成図を示し、図２７は動作図を示す。

【００６６】図２６において、１００〜１１０はバッフ
ァアンプであり、１２０〜１３５は遅延線ＤＬを示し、
遅延量は１画素相当の１３．５ｎＳである。１４０〜１
４７は信号切換えのためのダイオードであり、それぞれ
のダイオードのレベルをシフトするためのパルスは
Ｐ_A-，Ｐ_A0，Ｐ_A+，Ｐ_B-，Ｐ_B0，Ｐ_B+で示す。Ｒ₁とＣ
₁、Ｒ₂とＣ₂、Ｒ₃とＣ₃、Ｒ₄とＣ₄、Ｒ₅と
Ｃ₅、Ｒ₆とＣ₆は、各信号の波形を合わせるための抵
抗とコンデンサのフィルタである。Ｒ₇〜Ｒ₂₄はバッフ
ァアンプ及び遅延線の入出力のインピーダンスを整合さ
せるための抵抗である。Ｒ₂₅〜Ｒ₃₀は補正パルスの振幅
を下げるための抵抗である。各遅延数で分割遅延した信
号をＳ_A-，Ｓ_A0，Ｓ_A+，Ｓ_B-，Ｓ_B0，Ｓ_B+で示す。

【００６７】図２７において、１〜２５は画素番号を示
し、×印は欠陥画素、Ａ，ＢはＣＣＤ出力信号ＯＳ_A，
ＯＳ_Bを示す。Ｐ_A-，Ｐ_Ao，Ｐ_A+，Ｐ_B-，Ｐ_Bo，Ｐ_B+は
レベルシフトを行う補正パルスを示し、Ｓ_A-，Ｓ_Ao，Ｓ
_A+，Ｓ_B-，Ｓ_Bo，Ｓ_B+の各信号に対応している。また、
○で囲んだ画素番号は欠陥画素が正常画素に置き替わる
関係を示す。ここでは、Ａ₁画素欠陥、ＡＢ２画素欠
陥、ＡＢＡ３画素欠陥の場合について示している。

【００６８】Ａ１画素欠陥の場合はＳ_Aoの信号の欠陥画
素をレベルシフトし、Ｓ_A+の補間信号以外（図では３番
の信号）をレベルシフトし、レベルシフトしてない信号
だけを合成すると欠陥画素５番が正常画素３番に置き換
えられる。同様な動作を各補正パルスに応じて行えば、
ＡＢ２画素欠陥，ＡＢＡ３画素欠陥も欠陥画素を正常画
素に置き換えることが可能である。

【００６９】以上の動作を垂直方向で何回か行えば、水
平，垂直でｎ×ｍ画素の画素欠陥を補正できる。ここに
示したように、本実施例ではハイビジョン用ＣＣＤの多
画素の画素欠陥を低ノイズで行える特徴を持つ。

【００７０】次に、今まで説明してきた本発明のポイン
トであるレベルシフト回路の具体例について説明する。
図２８、図２９はレベルシフトを補正パルスと画素信号
を合成して得る実施例を説明する図である。Ｔｒ₁，Ｔ
ｒ₂はトランジスタ、Ｄ₁，Ｄ₂はダイオード、Ｒ₁，
Ｒ₂，Ｒ₃，Ｒ₄，Ｒ₅，Ｒ₆は抵抗、Ｓ_A，Ｓ_Bは入
力、Ｖ_OUTは出力、Ｐ_A，Ｐ_Bは補正パルス、Ｖ_Dは正
電源、Ｖ_Sは負電源、Ｐ₁，Ｐ₂，Ｐ₃，Ｐ₄は画素信
号で、特にＰ₃は欠陥画素を示す。

【００７１】Ｓ_A入力信号はＰ_Aパルスにより、欠陥信
号Ｐ₃部分のみ負の方向へシフトする。このとき、ダイ
オードＤ₁はカットオフになる。一方、１画素遅延した
信号Ｓ_BはＰ_Bパルスにより、補間信号Ｐ₂以外は負の
方向へシフトする。このとき、ダイオードＤ₂はカット
オフになる。そして、ダイオードＤ₁、Ｄ₂で合成され
た信号はＶ_OUTに示すように欠陥信号Ｐ₃の替わりに正
常信号Ｐ₂が置き替わる。

【００７２】図３０はレベルシフトを電圧制御によって
行う実施例である。図３１は図３０の動作図を示す。Ｔ
ｒ₁，Ｔｒ₂，Ｔｒ₃，Ｔｒ₄はトランジスタ、Ｄ₁，
Ｄ₂はダイオード、Ｒ₁，Ｒ₂，Ｒ₃，Ｒ₄は抵抗、Ｓ
_A，Ｓ_Bは入力、Ｖ_OUTは出力、Ｐ_A、Ｐ_Bは補正パル
ス、Ｐ₁，Ｐ₂，Ｐ₃，Ｐ₄は画素信号で、特にＰ₃は
欠陥画素を示す。

【００７３】Ｓ_A入力信号はＴｒ₁により反転増幅さ
れ、補正パルスＰ_Aにより欠陥信号画素Ｐ₃の部分の
み、Ｔｒ₂がオンされる。このとき、Ｒ₂は短絡して欠
陥信号画素Ｐ₃はＶ_D側へシフトする。このことにより
ダイオードＤ₁はカットオフとなる。一方、１画素遅延
した信号Ｓ_BはＰ_Bパルスにより補間信号Ｐ₂以外がＴ
ｒ₄によってＶ_D側へシフトする。このときＤ₂はカッ
トオフとなる。これらのことにより、ダイオードＤ₁、
Ｄ₂により合成された信号はＶ_OUTに示すように欠陥信
号Ｐ₃の代わりに正常信号Ｐ₂になる。

【００７４】図３２はレベルシフトを電流制御によって
行う実施例である。図３３は図３２の動作図を示す。Ｔ
ｒ₁，Ｔｒ₂，Ｔｒ₃，Ｔｒ₄はトランジスタ、Ｄ₁，
Ｄ₂はダイオード、Ｒ₁，Ｒ₂，Ｒ₃，Ｒ₄は抵抗、Ｓ
_A，Ｓ_Bは入力信号、Ｐ_A，Ｐ_Bは補正パルス、Ｓ_OUT
は出力信号、Ｐ₁，Ｐ₂，Ｐ₃，Ｐ₄は画素信号で、特
にＰ₃は欠陥信号を示す。

【００７５】Ｓ_A入力信号はＴｒ₁により反転増幅さ
れ、Ｐ_A補正パルスはＴｒ₂はＲ₁によりＴｒ₁の電流
を制御する。この結果、Ｔｒ₁のコレクタには欠陥画素
Ｐ₃の期間のみＶ_D側へシフトする。このシフトしたレ
ベルがダイオードＤ₁のカットオフレベルに設定してお
けば、欠陥画素Ｐ₃の信号はＳ_OUTへ現われない。一
方、１画素遅延した信号Ｓ_BはＴｒ₃で反転増幅され、
補正パルスＰ_BによってＴｒ₃の電流を制御して、補間
信号Ｐ₂以外の画素信号はレベルシフトする。このと
き、ダイオードＤ₂はカットオフになる。この結果、２
つの信号を合成すると、Ｓ_OUTには欠陥信号Ｐ₃の代わ
りに正常信号Ｐ₂になる。

【００７６】以上、３つのレベルシフト法の実施例につ
いて説明した。これらの方法では、欠陥信号を正常信号
に切換えるのに信号をオン、オフするスイッチを用いて
ないので、切換え時点におけるパルスの飛び込みを大幅
に小さくすることが可能である。

【００７７】なお、本発明は上述した各実施例に限定さ
れるものではなく、２つ以上の信号をレベルシフトして
欠陥信号を正常信号に置き換える方法であれば、種々変
形して実施できる。例えば、欠陥信号以外をレベルシフ
トした信号と補間信号をレベルシフトした信号を合成し
てもよい。また、欠陥信号をレベルシフトした信号と補
間信号をレベルシフトした信号を合成してもよい。さら
に、欠陥信号以外をレベルシフトした信号と補間信号以
外をレベルシフトした信号を合成してもよい。

【００７８】

【発明の効果】以上、詳述したように本発明によれば、
固体撮像素子の欠陥補正回路として、固体撮像素子の画
素信号出力を遅延して分割する機能，分割された画素信
号出力を選択する機能を設けたことにより、ハイビジョ
ン用固体撮像素子の画素欠陥を高速でノイズの増加なく
補正することができ、且つ１箇所で多画素の欠陥をも補
正することができる。より具体的には、以下のような効
果が得られる。 (1) １ヶ所で水平ｎ×垂直ｍ画素の多画素欠陥の補正が
できる。 (2) 補正パルスの飛び込みノイズが少なくできる。 (3) 高速回路に対応できる。 (4) 補正パルス発生回路からの同期性ノイズが少ない。 (5) 欠陥画素の前後の画素で補正するので補正誤差が小
さくできる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係わる固体撮像装置を
示す回路構成図、

【図２】第１の実施例の動作を説明するためのタイミン
グ図、

【図３】第１の実施例の動作を説明するための模式図、

【図４】多画素の欠陥を補正する位置関係を説明するた
めの模式図、

【図５】第２の実施例に係わる固体撮像装置を示す回路
構成図、

【図６】第２の実施例における多画素欠陥の補正動作を
説明するためのタイミング図、

【図７】第２の実施例におけるＲＯＭのデータ内容を説
明するための模式図、

【図８】欠陥画素を正常画素に置き換える方法を示す模
式図（隣々接前補間）、

【図９】欠陥画素を正常画素に置き換える方法を示す模
式図（隣接前補間）、

【図１０】欠陥画素を正常画素に置き換える方法を示す
模式図（隣接前後補間）、

【図１１】欠陥画素を正常画素に置き換える方法を示す
模式図（隣々接前後補間）、

【図１２】第３の実施例に係わる固体撮像装置の要部を
示す具体的回路構成図、

【図１３】第３の実施例の動作を示すタイミング図（欠
陥なし，Ａ１点欠陥）、

【図１４】第３の実施例の動作を示すタイミング図（Ａ
１点欠陥，Ｂ１点欠陥）、

【図１５】第３の実施例の動作を示すタイミング図（Ａ
Ｂ２点欠陥，ＢＡ２点欠陥）、

【図１６】第３の実施例の動作を示すタイミング図（AB
A ３点欠陥，BAB ３点欠陥）、

【図１７】水平１画素から水平３画素までの補正を説明
するための模式図、

【図１８】多画素欠陥補正を行った場合の画素配置図、

【図１９】単板カラーＣＣＤに適用した場合の画素配置
図、

【図２０】第４の実施例に係わる固体撮像装置の要部を
示す回路構成図、

【図２１】第４の実施例におけるオフセット補正を説明
するためのタイミング図、

【図２２】第５の実施例に係わる固体撮像装置の要部を
示す回路構成図、

【図２３】第６の実施例に係わる画素欠陥補正回路を備
えた固体撮像装置の基本回路構成を示す図。

【図２４】図２３の動作波形図を示す図、

【図２５】第７の実施例を実現する具体的回路例を示す
図。

【図２６】第８の実施例の回路構成を示す図、

【図２７】第８の実施例の動作を示す図、

【図２８】レベルシフトを補正パルスと画素信号を合成
して得る実施例を示す図、

【図２９】図２８の動作波形を示す図、

【図３０】レベルシフトを電圧制御によって行う実施例
を示す図、

【図３１】図３０の動作波形を示す図、

【図３２】レベルシフトを電流制御によって行う実施例
を示す図、

【図３３】図３２の動作波形を示す図、

【図３４】従来の欠陥補正回路を示す回路構成図、

【図３５】従来の欠陥補正回路の問題点を説明するため
の模式図。

【符号の説明】

１０，５０…ＣＣＤ、１１，１２…ＣＣＤ出力、１３，１４，２１，２２，２４，５１〜５５，６０〜６
４，７０，１５０〜１５４，１６２，１００，１０１，
１０３〜１１１，１３２，１３３，１３５，１３７…ア
ンプ、１５，１６，２３，５６〜５９，１０２，１１２〜１２
３，１３４，１５５〜１５７…遅延線、１７，１８，１９，２０，６５〜６９，１２４〜１３
１，１５８〜１６１…スイッチ、２５…加算回路、２６…出力端子、７１…ＲＯＭ、７２…アドレス発生回路、７４…欠陥選択回路、７５…水平アドレスカウンタ、７６…成形回路、１３６…切換スイッチ。

Claims

【特許請求の範囲】

【請求項１】複数の感光画素を配列してなる固体撮像素
子の画素欠陥部分を正常画素信号で補正する欠陥補正回
路を備えた固体撮像装置において、前記欠陥補正回路は、前記画素欠陥の位置と種類を記憶
するメモリと、このメモリから読み出された情報コード
を画素欠陥補正パルスに変換するデコーダ回路と、前記
画素欠陥補正パルスに応じて前記画素欠陥を周辺の正常
画素信号で置き換える回路と、からなることを特徴とす
る固体撮像装置。
【請求項２】複数の感光画素を配列してなる固体撮像素
子の画素欠陥部分を正常画素信号で補正する欠陥補正回
路を備えた固体撮像装置において、前記欠陥補正回路は、前記画素欠陥の位置と種類を記憶
するメモリと、このメモリから読み出された情報コード
を画素欠陥補正パルスに変換するデコーダ回路と、前記
固体撮像素子の画素信号出力を遅延量が異なる複数の画
素信号に分割する遅延分割回路と、前記画素欠陥補正パ
ルスに応じて前記遅延量が異なる分割信号の出力を選択
し、前記画素欠陥を周辺の正常画素信号で置き換えるス
イッチ回路と、からなることを特徴とする固体撮像装
置。
【請求項３】前記遅延分割回路は複数個のアナログ遅延
線からなり、前記スイッチ回路は前記固体撮像素子の画
素信号出力の無効期間で分割信号の出力を選択すること
を特徴とする請求項２記載の固体撮像装置。
【請求項４】前記メモリは、前記固体撮像素子の水平走
査期間を単位として画素欠陥の水平位置と種類をコード
化して記憶するものであり、コード化した情報をメモリ
から読み出す期間は水平ブランキング期間であることを
特徴とする請求項２記載の固体撮像装置。
【請求項５】前記デコーダ回路は、複数の画素欠陥の中
で水平走査方向の所定の１画素だけの位置を出力する水
平アドレスカウンタと、複数の画素欠陥の種類を水平有
効期間出力する画素欠陥選択回路と、前記水平アドレス
カウンタの出力パルスと前記画素欠陥選択回路の出力パ
ルスを合成して画素欠陥補正パルスを成形する成形回路
とからなることを特徴とする請求項２記載の固体撮像装
置。
【請求項６】前記遅延分割回路は、分割した各信号に対
して独立に直流オフセットを制御できる機能を持つこと
を特徴とする請求項２記載の固体撮像装置。
【請求項７】前記スイッチ回路は、前記遅延分割回路か
らの分割信号出力が供給される複数のスイッチと、これ
らのスイッチの出力側にそれぞれ接続されたトランジス
タからなり、各トランジスタのベースを対応するスイッ
チの出力端に接続し、各トランジスタのエミッタを共通
に接続し、スイッチ・オフのときはトランジスタがオフ
になるバイアスを設定し、スイッチ・オンのときはトラ
ンジスタがオンになるバイアスを設定することを特徴と
する請求項２記載の固体撮像装置。
【請求項８】前記固体撮像素子の画素信号出力はデジタ
ル信号であって、前記複数の画素信号に分割する遅延分
割回路、分割した信号を切り換えるスイッチ回路はデジ
タル信号を処理する回路であることを特徴とする請求項
２記載の固体撮像装置。
【請求項９】複数の感光画素を配列してなる固体撮像素
子の画素欠陥部分を正常画素信号で補正する欠陥補正回
路を備えた固体撮像装置において、欠陥画素位置を記憶するメモリと、このメモリから欠陥
位置指定パルスを読出すデコーダ回路と、前記固体撮像
素子の画素信号出力を遅延量が異なる複数の画素信号に
分割する遅延分割回路と、前記欠陥位置指定パルスに応
じて欠陥画素信号及びそれ以外の信号の一方をレベルシ
フトし、欠陥画素信号以外の信号を抽出する第１の信号
抽出手段と、前記欠陥画素を置き換えるべき正常画素信
号及びそれ以外の信号の一方をレベルシフトし、補正用
の正常画素信号を抽出する第２の信号抽出手段と、第１
の信号抽出手段で得られた欠陥画素信号以外の信号と第
２の信号抽出手段で得られた補正用の正常画素信号とを
合成する信号合成手段と、からなることを特徴とする固
体撮像装置。
【請求項１０】複数の感光画素を配列してなる固体撮像
素子の画素欠陥部分を正常画素信号で補正する欠陥補正
回路を備えた固体撮像装置において、欠陥画素位置を記憶するメモリと、このメモリから欠陥
位置指定パルスを読出すデコーダ回路と、前記固体撮像
素子の画素信号出力を遅延量が異なる複数の画素信号に
分割する遅延分割回路と、前記欠陥位置指定パルスに応
じて欠陥画素信号をレベルシフトする欠陥信号レベルシ
フト回路と、正常画素信号で補正する信号以外をレベル
シフトする補正信号以外レベルシフト回路と、前記各信
号のレベルシフトしてない信号期間を合成する合成回路
と、からなることを特徴とする固体撮像装置。