JPH05236794A - パルス幅変調インバータの制御装置 - Google Patents
パルス幅変調インバータの制御装置Info
- Publication number
- JPH05236794A JPH05236794A JP4034678A JP3467892A JPH05236794A JP H05236794 A JPH05236794 A JP H05236794A JP 4034678 A JP4034678 A JP 4034678A JP 3467892 A JP3467892 A JP 3467892A JP H05236794 A JPH05236794 A JP H05236794A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- output
- inverter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 三相交流電動機を駆動するパルス幅変調イン
バータにおいて、インバータの出力線間電圧を検出する
ための絶縁回路を２個だけ用いて、インバータの出力電
圧指令と実際の出力電圧が良好に一致するように補正を
行うことのできるパルス幅変調インバータの制御装置を
得る。 【構成】 インバータの出力線間電圧を検出する線間電
圧検出手段８、９と、非スイッチング相を検出する非ス
イッチング相検出手段１０３と、検出した線間電圧によ
り、インバータの出力電圧指令信号のうち非スイッチン
グ相を除いた残りの相を補正する手段１１０、１１１、
１１２とを備えたものである。
バータにおいて、インバータの出力線間電圧を検出する
ための絶縁回路を２個だけ用いて、インバータの出力電
圧指令と実際の出力電圧が良好に一致するように補正を
行うことのできるパルス幅変調インバータの制御装置を
得る。 【構成】 インバータの出力線間電圧を検出する線間電
圧検出手段８、９と、非スイッチング相を検出する非ス
イッチング相検出手段１０３と、検出した線間電圧によ
り、インバータの出力電圧指令信号のうち非スイッチン
グ相を除いた残りの相を補正する手段１１０、１１１、
１１２とを備えたものである。
Description
【０００１】
【産業上の利用分野】この発明は、三相交流電動機を駆
動するパルス幅変調インバータの制御装置に関するもの
である。
動するパルス幅変調インバータの制御装置に関するもの
である。
【０００２】
【従来の技術】パルス幅変調インバータにおいては、各
相の正側及び負側の半導体スイッチング素子のいずれか
一方がオンとなるように動作して出力電圧を制御してい
る。しかしながら、半導体スイッチング素子にはターン
オフ時間の遅れがあり、実際のインバータでは上下アー
ムの短絡事故防止という観点からオン信号の立ち上がり
部分を一定期間（以下、短絡防止時間と称する）だけ遅
らせる方法がとられている。この短絡防止時間により、
インバータの出力電圧指令と実際の出力電圧は一致せ
ず、インバータの出力電圧に歪を生じる。また、直流母
線電圧の変動、半導体スイッチング素子の電圧降下等に
よってもインバータの出力電圧指令と実際の出力電圧と
の間には偏差を生じる。これらの原因によるインバータ
の出力電圧指令と実際の出力電圧の誤差は、交流電動機
の駆動時においては、不安定現象、トルク脈動、磁気騒
音の増加、電動機出力の減少などさまざまな問題点を生
じる。
相の正側及び負側の半導体スイッチング素子のいずれか
一方がオンとなるように動作して出力電圧を制御してい
る。しかしながら、半導体スイッチング素子にはターン
オフ時間の遅れがあり、実際のインバータでは上下アー
ムの短絡事故防止という観点からオン信号の立ち上がり
部分を一定期間（以下、短絡防止時間と称する）だけ遅
らせる方法がとられている。この短絡防止時間により、
インバータの出力電圧指令と実際の出力電圧は一致せ
ず、インバータの出力電圧に歪を生じる。また、直流母
線電圧の変動、半導体スイッチング素子の電圧降下等に
よってもインバータの出力電圧指令と実際の出力電圧と
の間には偏差を生じる。これらの原因によるインバータ
の出力電圧指令と実際の出力電圧の誤差は、交流電動機
の駆動時においては、不安定現象、トルク脈動、磁気騒
音の増加、電動機出力の減少などさまざまな問題点を生
じる。
【０００３】そこで、従来のこの種のパルス幅変調イン
バータの制御装置においては、例えば図６に示すように
実際のインバータの直流母線電圧の中性点電圧と各相出
力端子間の電圧を検出し、検出した電圧により出力電圧
指令に対して補正をかけるようにしたものが知られてい
る。
バータの制御装置においては、例えば図６に示すように
実際のインバータの直流母線電圧の中性点電圧と各相出
力端子間の電圧を検出し、検出した電圧により出力電圧
指令に対して補正をかけるようにしたものが知られてい
る。
【０００４】この図６の従来のパルス幅変調インバータ
の制御装置において、１は三相交流電動機、２はトラン
ジスタ等の半導体スイッチング素子あるいはダイオード
などで構成されるＰＷＭインバータ部、３は平滑コンデ
ンサ、４は整流回路、５、６、７は各々Ｕ相、Ｖ相、Ｗ
相の半導体スイッチング素子駆動回路、２０は中性点電
圧検出回路、２１、２２、２３は加算器、２４、２５、
２６は係数器、２７、２８、２９は減算器、３０、３
１、３２は各々Ｕ相、Ｖ相、Ｗ相の電圧検出用絶縁回路
である。
の制御装置において、１は三相交流電動機、２はトラン
ジスタ等の半導体スイッチング素子あるいはダイオード
などで構成されるＰＷＭインバータ部、３は平滑コンデ
ンサ、４は整流回路、５、６、７は各々Ｕ相、Ｖ相、Ｗ
相の半導体スイッチング素子駆動回路、２０は中性点電
圧検出回路、２１、２２、２３は加算器、２４、２５、
２６は係数器、２７、２８、２９は減算器、３０、３
１、３２は各々Ｕ相、Ｖ相、Ｗ相の電圧検出用絶縁回路
である。
【０００５】次に、図６の動作について説明する。Ｕ相
の電圧検出用絶縁回路３０により、中性点電圧検出回路
２０で検出した直流母線電圧の中性点電位からみた三相
交流電動機１のＵ相電圧Ｖｕを検出する。検出したＶｕ
は、減算器２７によりＵ相電圧指令Ｖｕ*から減算され
た後、係数器２４によってゲイン倍され、加算器２１で
元のＵ相出力電圧指令Ｖｕ*と加算されてＵ相半導体ス
イッチング素子駆動回路５の入力となる。同様にしてＶ
相，Ｗ相電圧Ｖｖ，Ｖｗも電圧検出用絶縁回路３１、３
２を介して検出され、元の出力電圧指令と比較されて各
々Ｖ相、Ｗ相の半導体スイッチング素子駆動回路６、７
の入力となる。このように三相交流電動機１の各相電圧
を検出し、それを用いて、インバータの各相出力電圧指
令と実際の出力相電圧が一致するように出力電圧指令に
補正を行っていた。
の電圧検出用絶縁回路３０により、中性点電圧検出回路
２０で検出した直流母線電圧の中性点電位からみた三相
交流電動機１のＵ相電圧Ｖｕを検出する。検出したＶｕ
は、減算器２７によりＵ相電圧指令Ｖｕ*から減算され
た後、係数器２４によってゲイン倍され、加算器２１で
元のＵ相出力電圧指令Ｖｕ*と加算されてＵ相半導体ス
イッチング素子駆動回路５の入力となる。同様にしてＶ
相，Ｗ相電圧Ｖｖ，Ｖｗも電圧検出用絶縁回路３１、３
２を介して検出され、元の出力電圧指令と比較されて各
々Ｖ相、Ｗ相の半導体スイッチング素子駆動回路６、７
の入力となる。このように三相交流電動機１の各相電圧
を検出し、それを用いて、インバータの各相出力電圧指
令と実際の出力相電圧が一致するように出力電圧指令に
補正を行っていた。
【０００６】
【発明が解決しようとする課題】しかし、上記技術はＵ
相、Ｖ相、Ｗ相の各相電圧を検出することが必要なため
に、絶縁回路が３個必要となるという問題点があった。
特に、インバータの出力電圧指令と実際の出力電圧が良
好に一致するためには、周波数特性が良く、温度変化に
対しても伝達特性の変化が少ない絶縁回路が必要とな
り、これを３個用いることは制御装置のコストが上が
り、また、制御装置が大きくなるという問題がある。
相、Ｖ相、Ｗ相の各相電圧を検出することが必要なため
に、絶縁回路が３個必要となるという問題点があった。
特に、インバータの出力電圧指令と実際の出力電圧が良
好に一致するためには、周波数特性が良く、温度変化に
対しても伝達特性の変化が少ない絶縁回路が必要とな
り、これを３個用いることは制御装置のコストが上が
り、また、制御装置が大きくなるという問題がある。
【０００７】この発明は上記のような問題点を解決する
ためになされたもので、三相交流電動機を駆動するパル
ス幅変調インバータにおいて、インバータの出力電圧を
検出するための絶縁回路を２個だけ用いて、インバータ
の出力電圧指令と実際の出力電圧が良好に一致するよう
に補正を行うことのできるパルス幅変調インバータの制
御装置を提供することを目的とする。
ためになされたもので、三相交流電動機を駆動するパル
ス幅変調インバータにおいて、インバータの出力電圧を
検出するための絶縁回路を２個だけ用いて、インバータ
の出力電圧指令と実際の出力電圧が良好に一致するよう
に補正を行うことのできるパルス幅変調インバータの制
御装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るパルス幅
変調インバータの制御装置は、インバータの出力線間電
圧を検出する線間電圧検出手段と、検出した線間電圧に
よりインバータの出力電圧指令信号を補正する手段とを
備えたものである。
変調インバータの制御装置は、インバータの出力線間電
圧を検出する線間電圧検出手段と、検出した線間電圧に
よりインバータの出力電圧指令信号を補正する手段とを
備えたものである。
【０００９】
【作用】この発明においては、線間電圧検出手段は、イ
ンバータの出力線間電圧のうち異なる２つの線間電圧を
検出する。そして、インバータの出力電圧指令信号を補
正する手段は、出力電圧指令から作成した出力線間電圧
指令と検出した線間電圧が一致するように出力電圧指令
の補正電圧を演算し、その出力は前記出力電圧指令に加
算されて補正された出力電圧指令が作成される。この結
果、インバータの出力電圧を検出するための絶縁回路を
２個だけ用いて、インバータの出力電圧指令と実際の出
力電圧が良好に一致するように補正を行うことができ
る。
ンバータの出力線間電圧のうち異なる２つの線間電圧を
検出する。そして、インバータの出力電圧指令信号を補
正する手段は、出力電圧指令から作成した出力線間電圧
指令と検出した線間電圧が一致するように出力電圧指令
の補正電圧を演算し、その出力は前記出力電圧指令に加
算されて補正された出力電圧指令が作成される。この結
果、インバータの出力電圧を検出するための絶縁回路を
２個だけ用いて、インバータの出力電圧指令と実際の出
力電圧が良好に一致するように補正を行うことができ
る。
【００１０】
【実施例】実施例１．以下、この発明の一実施例を図面
とともに説明する。まず、この発明の一実施例の構成を
図１を参照しながら説明する。図１において、１は三相
交流電動機、２はトランジスタ等の半導体スイッチング
素子あるいはダイオードなどで構成されるＰＷＭインバ
ータ部、３は平滑コンデンサ、４は整流回路、５、６、
７は各々Ｕ相、Ｖ相、Ｗ相の半導体スイッチング素子駆
動回路、８、９は各々ＵＶ線間、ＵＷ線間の電圧検出用
絶縁回路、１０〜１５は加算器、１６、１７は各々Ｖ
相、Ｗ相の補正電圧演算回路で、従来例と同一符号は同
じものを示す。
とともに説明する。まず、この発明の一実施例の構成を
図１を参照しながら説明する。図１において、１は三相
交流電動機、２はトランジスタ等の半導体スイッチング
素子あるいはダイオードなどで構成されるＰＷＭインバ
ータ部、３は平滑コンデンサ、４は整流回路、５、６、
７は各々Ｕ相、Ｖ相、Ｗ相の半導体スイッチング素子駆
動回路、８、９は各々ＵＶ線間、ＵＷ線間の電圧検出用
絶縁回路、１０〜１５は加算器、１６、１７は各々Ｖ
相、Ｗ相の補正電圧演算回路で、従来例と同一符号は同
じものを示す。
【００１１】次に、上述したこの発明の一実施例の動作
について説明する。ＵＶ線間の電圧検出用絶縁回路８に
より、Ｖ相からみたＵ相の電圧つまりＵＶ線間電圧Ｖｕ
ｖを検出する。また、減算器１４によってＵ相出力電圧
指令Ｖｕ*からＶ相出力電圧指令Ｖｖ*が減算されてＵＶ
間の線間出力電圧指令Ｖｕｖ*となり、さらに減算器１
２により、上記電圧検出用絶縁回路８の出力であるＵＶ
線間電圧Ｖｕｖとの差が取られる。そして、減算器１２
の出力はＶ相補正電圧演算回路１６に入力される。Ｖ相
補正電圧演算回路１６では、Ｖ相に対する補正電圧△Ｖ
ｖ*が演算されて出力され減算器１０で元のＶ相出力電
圧指令Ｖｖ*から減算されてＶ相半導体スイッチング素
子駆動回路６の入力となる。同様にしてＵＷ線間電圧Ｖ
ｕｗも電圧検出用絶縁回路９を介して検出され、Ｗ相補
正電圧演算回路１７でＷ相に対する補正電圧△Ｖｗ*が
演算されて出力され、減算器１１で元のＷ相出力電圧指
令Ｖｗ*から減算されてＷ相の半導体スイッチング素子
駆動回路７の入力となる。
について説明する。ＵＶ線間の電圧検出用絶縁回路８に
より、Ｖ相からみたＵ相の電圧つまりＵＶ線間電圧Ｖｕ
ｖを検出する。また、減算器１４によってＵ相出力電圧
指令Ｖｕ*からＶ相出力電圧指令Ｖｖ*が減算されてＵＶ
間の線間出力電圧指令Ｖｕｖ*となり、さらに減算器１
２により、上記電圧検出用絶縁回路８の出力であるＵＶ
線間電圧Ｖｕｖとの差が取られる。そして、減算器１２
の出力はＶ相補正電圧演算回路１６に入力される。Ｖ相
補正電圧演算回路１６では、Ｖ相に対する補正電圧△Ｖ
ｖ*が演算されて出力され減算器１０で元のＶ相出力電
圧指令Ｖｖ*から減算されてＶ相半導体スイッチング素
子駆動回路６の入力となる。同様にしてＵＷ線間電圧Ｖ
ｕｗも電圧検出用絶縁回路９を介して検出され、Ｗ相補
正電圧演算回路１７でＷ相に対する補正電圧△Ｖｗ*が
演算されて出力され、減算器１１で元のＷ相出力電圧指
令Ｖｗ*から減算されてＷ相の半導体スイッチング素子
駆動回路７の入力となる。
【００１２】なお、この実施例においては、Ｕ相を基準
としてＶ相、Ｗ相の出力電圧指令に対して補正がかけら
れるため、Ｕ相出力電圧指令Ｖｕ*はそのままＵ相半導
体スイッチング素子駆動回路５の入力となる。
としてＶ相、Ｗ相の出力電圧指令に対して補正がかけら
れるため、Ｕ相出力電圧指令Ｖｕ*はそのままＵ相半導
体スイッチング素子駆動回路５の入力となる。
【００１３】実施例２．次に、この発明の他の実施例の
構成を図２を参照しながら説明する。図２において、こ
の発明の一実施例の構成を示す図１と同一符号は同じも
のを示す。１８は、ＵＶ線間、ＵＷ線間の電圧検出用絶
縁回路８、９の出力を入力して、Ｕ相、Ｖ相、Ｗ相の各
相出力電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ*からＵ相、Ｖ相、
Ｗ相の半導体スイッチング素子駆動回路５、６、７の入
力信号を作成する出力電圧制御回路である。
構成を図２を参照しながら説明する。図２において、こ
の発明の一実施例の構成を示す図１と同一符号は同じも
のを示す。１８は、ＵＶ線間、ＵＷ線間の電圧検出用絶
縁回路８、９の出力を入力して、Ｕ相、Ｖ相、Ｗ相の各
相出力電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ*からＵ相、Ｖ相、
Ｗ相の半導体スイッチング素子駆動回路５、６、７の入
力信号を作成する出力電圧制御回路である。
【００１４】ここで、図３に出力電圧制御回路１８の詳
細な構成のブロック図を示す。図３において、１００、
１０１、１０２は各々Ｕ相、Ｖ相、Ｗ相の出力相電圧指
令Ｖｕ*、Ｖｖ*、Ｖｗ*を入力する入力端子、１０３は
Ｕ相、Ｖ相、Ｗ相の出力相電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ
*から非スイッチング相を検出する非スイッチング相検
出回路、１０４〜１０９、１１９は減算器、１１０、１
１１、１１２は各々ＵＶ間、ＶＷ間、ＷＵ間の補正電圧
演算回路、１１３は非スイッチング相検出回路１０３と
各々ＵＶ線間、ＶＷ線間、ＷＵ線間の補正電圧演算回路
１１０、１１１、１１２の出力を入力して各相間の補正
電圧信号△Ｖｕｖ*、△Ｖｖｗ*、△Ｖｗｕ*として出力
する補正電圧切換回路、１１６〜１１８は加算器、１２
０は符号反転器、１２１、１２２、１２３は各々Ｕ相、
Ｖ相、Ｗ相の半導体スイッチング素子駆動回路５、６、
７に信号を出力する出力端子、１２４は各々ＵＶ線間、
ＵＷ線間の電圧検出用絶縁回路からの出力を入力する入
力端子である。
細な構成のブロック図を示す。図３において、１００、
１０１、１０２は各々Ｕ相、Ｖ相、Ｗ相の出力相電圧指
令Ｖｕ*、Ｖｖ*、Ｖｗ*を入力する入力端子、１０３は
Ｕ相、Ｖ相、Ｗ相の出力相電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ
*から非スイッチング相を検出する非スイッチング相検
出回路、１０４〜１０９、１１９は減算器、１１０、１
１１、１１２は各々ＵＶ間、ＶＷ間、ＷＵ間の補正電圧
演算回路、１１３は非スイッチング相検出回路１０３と
各々ＵＶ線間、ＶＷ線間、ＷＵ線間の補正電圧演算回路
１１０、１１１、１１２の出力を入力して各相間の補正
電圧信号△Ｖｕｖ*、△Ｖｖｗ*、△Ｖｗｕ*として出力
する補正電圧切換回路、１１６〜１１８は加算器、１２
０は符号反転器、１２１、１２２、１２３は各々Ｕ相、
Ｖ相、Ｗ相の半導体スイッチング素子駆動回路５、６、
７に信号を出力する出力端子、１２４は各々ＵＶ線間、
ＵＷ線間の電圧検出用絶縁回路からの出力を入力する入
力端子である。
【００１５】次に、この発明の他の実施例の動作につい
て説明する。ＵＶ線間の電圧検出用絶縁回路８により検
出された、Ｖ相からみたＵ相の電圧つまりＵＶ線間電圧
Ｖｕｖは入力端子１２４から入力される。また、減算器
１０４によってＵ相出力電圧指令Ｖｕ*からＶ相出力電
圧指令Ｖｖ*が減算されてＵＶ間の線間出力電圧指令Ｖ
ｕｖ*となり、さらに減算器１０７により、Ｖｕｖ*から
Ｖｕｖが減算されてＵＶ線間の補正電圧演算回路１１０
に出力される。
て説明する。ＵＶ線間の電圧検出用絶縁回路８により検
出された、Ｖ相からみたＵ相の電圧つまりＵＶ線間電圧
Ｖｕｖは入力端子１２４から入力される。また、減算器
１０４によってＵ相出力電圧指令Ｖｕ*からＶ相出力電
圧指令Ｖｖ*が減算されてＵＶ間の線間出力電圧指令Ｖ
ｕｖ*となり、さらに減算器１０７により、Ｖｕｖ*から
Ｖｕｖが減算されてＵＶ線間の補正電圧演算回路１１０
に出力される。
【００１６】また、ＵＷ線間電圧Ｖｕｗも電圧検出用絶
縁回路９を介して検出され、入力端子１２５から入力さ
れる。そして、符号反転器１２０で符号が反転されてＵ
相からみたＷ相の電圧つまりＷＵ線間電圧Ｖｗｕとな
る。さらに、減算器１１９によりＶｗｕとＶｕｖとの差
がとられ、Ｗ相からみたＶ相の電圧つまりＶＷ線間電圧
Ｖｖｗとなる。減算器１０５では、Ｖ相出力電圧指令Ｖ
ｖ*からＷ相出力電圧指令Ｖｗ*が減算されてＶＷ間の線
間出力電圧指令Ｖｖｗ*となり、さらに減算器１０８に
よってＶｖｗとの差がとられてＶＷ線間の補正電圧演算
回路１１１に入力される。同様にして、減算器１０６で
は、Ｗ相出力電圧指令Ｖｗ*からＵ相出力電圧指令Ｖｕ*
が減算されてＷＵ間の線間出力電圧指令Ｖｗｕ*とな
り、さらに減算器１０９によってＶｗｕとの差がとられ
てＷＵ線間の補正電圧演算回路１１２に入力される。
縁回路９を介して検出され、入力端子１２５から入力さ
れる。そして、符号反転器１２０で符号が反転されてＵ
相からみたＷ相の電圧つまりＷＵ線間電圧Ｖｗｕとな
る。さらに、減算器１１９によりＶｗｕとＶｕｖとの差
がとられ、Ｗ相からみたＶ相の電圧つまりＶＷ線間電圧
Ｖｖｗとなる。減算器１０５では、Ｖ相出力電圧指令Ｖ
ｖ*からＷ相出力電圧指令Ｖｗ*が減算されてＶＷ間の線
間出力電圧指令Ｖｖｗ*となり、さらに減算器１０８に
よってＶｖｗとの差がとられてＶＷ線間の補正電圧演算
回路１１１に入力される。同様にして、減算器１０６で
は、Ｗ相出力電圧指令Ｖｗ*からＵ相出力電圧指令Ｖｕ*
が減算されてＷＵ間の線間出力電圧指令Ｖｗｕ*とな
り、さらに減算器１０９によってＶｗｕとの差がとられ
てＷＵ線間の補正電圧演算回路１１２に入力される。
【００１７】次に、ＵＶ線間補正電圧演算回路１１０で
は、減算器１１０の出力である（Ｖｕｖ*ーＶｕｖ）を
係数倍した△Ｖｕｖ*が演算されて出力される。同様に
して、ＶＷ，ＷＵ線間補正電圧演算回路１１１、１１２
では△Ｖｖｗ*、△Ｖｗｕ*が演算されて出力される。非
スイッチング相検出回路１０３では、電圧飽和、２相変
調等によりパルス幅変調におけるキャリア１周期を越え
て半導体スイッチング素子がスイッチングを行わない非
スイッチング相が発生した場合、非スイッチング相を検
出して補正電圧切換回路１１３に出力する。補正電圧切
換回路１１３では、もし、非スイッチング相検出回路１
０３でＵ相が非スイッチング状態であると検出された場
合、Ｕ相、Ｖ相、Ｗ相に対する補正電圧指令は△Ｖｕ*
＝０、△Ｖｖ*＝（−△Ｖｕｖ*）、△Ｖｗ*＝△Ｖｗｕ*
として出力される。Ｖ相が非スイッチング状態であると
検出された場合、Ｕ相、Ｖ相、Ｗ相に対する補正電圧指
令は△Ｖｕ*＝△Ｖｕｖ*、△Ｖｖ*＝０、△Ｖｗ*＝（−
△Ｖｖｗ*）として出力される。Ｗ相が非スイッチング
状態であると検出された場合、Ｕ相、Ｖ相、Ｗ相に対す
る補正電圧指令は△Ｖｕ*＝（−△Ｖｗｕ*）、△Ｖｖ*
＝△Ｖｖｗ*、△Ｖｗ*＝０、として出力される。また、
非スイッチング相検出回路１０３で非スイッチング相が
検出されなかった場合、Ｕ相、Ｖ相、Ｗ相に対する補正
電圧指令は、上記いずれかの電圧が出力される。加算器
１１６では、元のＵ相出力電圧指令Ｖｕ*に補正電圧切
換回路１１３により出力されたＵ相補正電圧指令△Ｖｕ
*が加算されて出力端子１２１から出力されＵ相半導体
スイッチング素子駆動回路５の入力となる。同様にし
て、加算器１１７では、元のＶ相出力電圧指令Ｖｖ*に
補正電圧切換回路１１３により出力されたＶ相補正電圧
指令△Ｖｖ*が加算されて出力端子１２２から出力され
Ｖ相半導体スイッチング素子駆動回路６の入力となり、
加算器１１８では、元のＷ相出力電圧指令Ｖｗ*に補正
電圧切換回路１１３により出力されたＷ相補正電圧指令
△Ｖｗ*が加算されて出力端子１２３から出力されＷ相
半導体スイッチング素子駆動回路７の入力となる。
は、減算器１１０の出力である（Ｖｕｖ*ーＶｕｖ）を
係数倍した△Ｖｕｖ*が演算されて出力される。同様に
して、ＶＷ，ＷＵ線間補正電圧演算回路１１１、１１２
では△Ｖｖｗ*、△Ｖｗｕ*が演算されて出力される。非
スイッチング相検出回路１０３では、電圧飽和、２相変
調等によりパルス幅変調におけるキャリア１周期を越え
て半導体スイッチング素子がスイッチングを行わない非
スイッチング相が発生した場合、非スイッチング相を検
出して補正電圧切換回路１１３に出力する。補正電圧切
換回路１１３では、もし、非スイッチング相検出回路１
０３でＵ相が非スイッチング状態であると検出された場
合、Ｕ相、Ｖ相、Ｗ相に対する補正電圧指令は△Ｖｕ*
＝０、△Ｖｖ*＝（−△Ｖｕｖ*）、△Ｖｗ*＝△Ｖｗｕ*
として出力される。Ｖ相が非スイッチング状態であると
検出された場合、Ｕ相、Ｖ相、Ｗ相に対する補正電圧指
令は△Ｖｕ*＝△Ｖｕｖ*、△Ｖｖ*＝０、△Ｖｗ*＝（−
△Ｖｖｗ*）として出力される。Ｗ相が非スイッチング
状態であると検出された場合、Ｕ相、Ｖ相、Ｗ相に対す
る補正電圧指令は△Ｖｕ*＝（−△Ｖｗｕ*）、△Ｖｖ*
＝△Ｖｖｗ*、△Ｖｗ*＝０、として出力される。また、
非スイッチング相検出回路１０３で非スイッチング相が
検出されなかった場合、Ｕ相、Ｖ相、Ｗ相に対する補正
電圧指令は、上記いずれかの電圧が出力される。加算器
１１６では、元のＵ相出力電圧指令Ｖｕ*に補正電圧切
換回路１１３により出力されたＵ相補正電圧指令△Ｖｕ
*が加算されて出力端子１２１から出力されＵ相半導体
スイッチング素子駆動回路５の入力となる。同様にし
て、加算器１１７では、元のＶ相出力電圧指令Ｖｖ*に
補正電圧切換回路１１３により出力されたＶ相補正電圧
指令△Ｖｖ*が加算されて出力端子１２２から出力され
Ｖ相半導体スイッチング素子駆動回路６の入力となり、
加算器１１８では、元のＷ相出力電圧指令Ｖｗ*に補正
電圧切換回路１１３により出力されたＷ相補正電圧指令
△Ｖｗ*が加算されて出力端子１２３から出力されＷ相
半導体スイッチング素子駆動回路７の入力となる。
【００１８】実施例３．ここで、本発明の他の実施例に
おいては、ＵＶ線間補正電圧演算回路１１０、ＶＷ線間
補正電圧演算回路１１１、ＷＵ線間補正電圧演算回路１
１２を各々積分要素を備えたものとした。例えば、図４
には、積分要素を備えたＵＶ線間補正電圧演算回路１１
０の一実施例を示す。図４において、１３０は入力端
子、１３１は係数器、１３２は積分器、１３３は加算
器、１３４は出力端子である。また、Ｋ１は係数器の係
数、Ｋ２は積分器の係数である。このように、補正電圧
演算回路に積分要素を備えることにより、定常的に出力
電圧指令と検出した電圧の間に偏差が生じた場合でも良
好に補正を行うことができる。ここで、係数器１３１を
備えておくことは必須ではない。
おいては、ＵＶ線間補正電圧演算回路１１０、ＶＷ線間
補正電圧演算回路１１１、ＷＵ線間補正電圧演算回路１
１２を各々積分要素を備えたものとした。例えば、図４
には、積分要素を備えたＵＶ線間補正電圧演算回路１１
０の一実施例を示す。図４において、１３０は入力端
子、１３１は係数器、１３２は積分器、１３３は加算
器、１３４は出力端子である。また、Ｋ１は係数器の係
数、Ｋ２は積分器の係数である。このように、補正電圧
演算回路に積分要素を備えることにより、定常的に出力
電圧指令と検出した電圧の間に偏差が生じた場合でも良
好に補正を行うことができる。ここで、係数器１３１を
備えておくことは必須ではない。
【００１９】実施例４．さらに、本発明の他の実施例を
図５に示す。図５においては、実施例３に対して、積分
保持値切換回路１２６を設けたものである。次に、図５
の動作について説明する。なお、図３、図４と同じ符号
のついた構成要素は同じ動作を行うため、ここでは新し
く追加された積分保持値切換回路１２６についてのみ説
明する。積分保持値切換回路１２６は、非スイッチング
相検出回路１０３の出力と、上記本発明の他の実施例３
で述べた積分要素を備えたＵＶ線間補正電圧演算回路１
１０、ＶＷ線間補正電圧演算回路１１１、ＷＵ線間補正
電圧演算回路１１２の積分保持値を入力して、非スイッ
チング相検出回路１０３からの入力が変化した時点でＵ
Ｖ線間補正電圧演算回路１１０、ＶＷ線間補正電圧演算
回路１１１、ＷＵ線間補正電圧演算回路１１２の積分保
持値を各々入れ換える動作を行う。
図５に示す。図５においては、実施例３に対して、積分
保持値切換回路１２６を設けたものである。次に、図５
の動作について説明する。なお、図３、図４と同じ符号
のついた構成要素は同じ動作を行うため、ここでは新し
く追加された積分保持値切換回路１２６についてのみ説
明する。積分保持値切換回路１２６は、非スイッチング
相検出回路１０３の出力と、上記本発明の他の実施例３
で述べた積分要素を備えたＵＶ線間補正電圧演算回路１
１０、ＶＷ線間補正電圧演算回路１１１、ＷＵ線間補正
電圧演算回路１１２の積分保持値を入力して、非スイッ
チング相検出回路１０３からの入力が変化した時点でＵ
Ｖ線間補正電圧演算回路１１０、ＶＷ線間補正電圧演算
回路１１１、ＷＵ線間補正電圧演算回路１１２の積分保
持値を各々入れ換える動作を行う。
【００２０】つまり、例えばスイッチング相検出回路１
０３でＵ相が非スイッチング状態であると検出されてい
る場合、Ｕ相、Ｖ相、Ｗ相に対する補正電圧指令は△Ｖ
ｕ*＝０、△Ｖｖ*＝（−△Ｖｕｖ*）、△Ｖｗ*＝△Ｖｗ
ｕ*として出力されており、この値は定常的には各々Ｕ
Ｖ線間補正電圧演算回路１１０、ＶＷ線間補正電圧演算
回路１１１、ＷＵ線間補正電圧演算回路１１２の積分器
が保持している。ここで、Ｖ相が非スイッチング状態で
あると切り替わって検出された場合、Ｕ相、Ｖ相、Ｗ相
に対する補正電圧指令は△Ｖｕ*＝△Ｖｕｖ*、△Ｖｖ*
＝０、△Ｖｗ*＝（−△Ｖｖｗ*）として出力される。こ
の切り替わり時点において、積分保持値切換回路１２６
の働きにより、ＵＶ線間補正電圧演算回路１１０の積分
器にはこれまでＶＷ線間補正電圧演算回路１１１の積分
器が保持していた△Ｖｖ*の値が符号反転されて設定さ
れ、ＶＷ線間補正電圧演算回路１１１の積分器には０が
設定され、ＷＵ線間補正電圧演算回路１１２の積分器に
はこれまでＷＵ線間補正電圧演算回路１１２の積分器が
保持していた△Ｖｗ*からＶＷ線間補正電圧演算回路１
１１の積分器が保持していた△Ｖｖ*が減算された値が
設定される。これにより、非スイッチング相の切り替わ
り時点においても、各々の補正電圧演算回路の積分器は
切り替わった時点で保持すべき値が与えられることにな
り、この結果、スイッチングしない相が切り替わる時点
において、積分要素に出力電圧指令から作成した出力線
間電圧指令と検出した線間電圧の偏差を新たに蓄積する
遅れ時間が生じず、インバータの出力電圧指令と実際の
出力電圧が良好に一致するように補正を行うことができ
る。
０３でＵ相が非スイッチング状態であると検出されてい
る場合、Ｕ相、Ｖ相、Ｗ相に対する補正電圧指令は△Ｖ
ｕ*＝０、△Ｖｖ*＝（−△Ｖｕｖ*）、△Ｖｗ*＝△Ｖｗ
ｕ*として出力されており、この値は定常的には各々Ｕ
Ｖ線間補正電圧演算回路１１０、ＶＷ線間補正電圧演算
回路１１１、ＷＵ線間補正電圧演算回路１１２の積分器
が保持している。ここで、Ｖ相が非スイッチング状態で
あると切り替わって検出された場合、Ｕ相、Ｖ相、Ｗ相
に対する補正電圧指令は△Ｖｕ*＝△Ｖｕｖ*、△Ｖｖ*
＝０、△Ｖｗ*＝（−△Ｖｖｗ*）として出力される。こ
の切り替わり時点において、積分保持値切換回路１２６
の働きにより、ＵＶ線間補正電圧演算回路１１０の積分
器にはこれまでＶＷ線間補正電圧演算回路１１１の積分
器が保持していた△Ｖｖ*の値が符号反転されて設定さ
れ、ＶＷ線間補正電圧演算回路１１１の積分器には０が
設定され、ＷＵ線間補正電圧演算回路１１２の積分器に
はこれまでＷＵ線間補正電圧演算回路１１２の積分器が
保持していた△Ｖｗ*からＶＷ線間補正電圧演算回路１
１１の積分器が保持していた△Ｖｖ*が減算された値が
設定される。これにより、非スイッチング相の切り替わ
り時点においても、各々の補正電圧演算回路の積分器は
切り替わった時点で保持すべき値が与えられることにな
り、この結果、スイッチングしない相が切り替わる時点
において、積分要素に出力電圧指令から作成した出力線
間電圧指令と検出した線間電圧の偏差を新たに蓄積する
遅れ時間が生じず、インバータの出力電圧指令と実際の
出力電圧が良好に一致するように補正を行うことができ
る。
【００２１】なお、ここでは上記発明の実施例として、
ブロック図により説明を行ったが、本発明の実現にあた
っては、ハードウェアにより構成しても、ソフトウェア
により構成しても、本特許の請求の範囲に含まれること
はいうまでもない。また、特許請求の範囲第１項記載の
パルス幅変調インバータの制御装置の一実施例において
は、Ｖ相補正電圧演算回路とＷ相補正電圧演算回路によ
り、Ｖ相とＷ相の電圧指令に対して補正を行う方法につ
いて述べたが、Ｕ相とＶ相について補正を行っても、ま
たＷ相とＵ相について補正を行っても同じ効果が得られ
ることはいうまでもない。さらに、実施例１〜実施例４
において説明した実施例において、Ｕ相、Ｖ相、Ｗ相を
Ｖ相、Ｗ相、Ｕ相と置き換えても、Ｗ相、Ｕ相、Ｖ相と
おきかえても同じ効果が得られることはいうまでもな
い。
ブロック図により説明を行ったが、本発明の実現にあた
っては、ハードウェアにより構成しても、ソフトウェア
により構成しても、本特許の請求の範囲に含まれること
はいうまでもない。また、特許請求の範囲第１項記載の
パルス幅変調インバータの制御装置の一実施例において
は、Ｖ相補正電圧演算回路とＷ相補正電圧演算回路によ
り、Ｖ相とＷ相の電圧指令に対して補正を行う方法につ
いて述べたが、Ｕ相とＶ相について補正を行っても、ま
たＷ相とＵ相について補正を行っても同じ効果が得られ
ることはいうまでもない。さらに、実施例１〜実施例４
において説明した実施例において、Ｕ相、Ｖ相、Ｗ相を
Ｖ相、Ｗ相、Ｕ相と置き換えても、Ｗ相、Ｕ相、Ｖ相と
おきかえても同じ効果が得られることはいうまでもな
い。
【００２２】
【発明の効果】以上述べたように、この発明によれば、
三相交流電動機を駆動するパルス幅変調インバータにお
いて、インバータの出力電圧を検出するための絶縁回路
を２個だけ用いて、通常の三相の半導体スイッチング素
子がスイッチングを行っている状態においても、また、
例えばインバータ出力周波数１２０度毎にスイッチング
しない相を設ける２相変調方式または電圧飽和領域のよ
うに、変調周期を越えてスイッチングしない相が発生し
た場合においてもインバータの出力電圧指令と実際の出
力電圧が良好に一致するように補正を行うことができる
という効果を奏する。
三相交流電動機を駆動するパルス幅変調インバータにお
いて、インバータの出力電圧を検出するための絶縁回路
を２個だけ用いて、通常の三相の半導体スイッチング素
子がスイッチングを行っている状態においても、また、
例えばインバータ出力周波数１２０度毎にスイッチング
しない相を設ける２相変調方式または電圧飽和領域のよ
うに、変調周期を越えてスイッチングしない相が発生し
た場合においてもインバータの出力電圧指令と実際の出
力電圧が良好に一致するように補正を行うことができる
という効果を奏する。
【図１】この発明の一実施例を示すブロック図である。
【図２】この発明の他の実施例２の全体の構成を示すブ
ロック図である。
ロック図である。
【図３】この発明の他の実施例２の出力電圧制御回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図４】この発明の他の実施例３の補正電圧演算回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図５】この発明の他の実施例４の一実施例を示すブロ
ック図である。
ック図である。
【図６】従来の装置の構成を示すブロック図である。
１ 交流電動機 ２ インバータ部 ３ 平滑コンデンサ ４ 整流回路 ５ Ｕ相半導体スイッチング素子駆動回路 ６ Ｖ相半導体スイッチング素子駆動回路 ７ Ｗ相半導体スイッチング素子駆動回路 ８ ＵＶ線間電圧検出用絶縁回路 ９ ＵＷ線間電圧検出用絶縁回路 １０ 減算器 １１ 減算器 １２ 減算器 １３ 減算器 １４ 減算器 １５ 減算器 １６ Ｖ相補正電圧演算回路 １７ Ｗ相補正電圧演算回路 １８ 出力電圧制御回路 ２０ 中性点検出回路 ２１ 加算器 ２２ 加算器 ２３ 加算器 ２４ Ｕ相補正電圧演算回路 ２５ Ｖ相補正電圧演算回路 ２６ Ｗ相補正電圧演算回路 ２７ 減算器 ２８ 減算器 ２９ 減算器 ３０ Ｕ相電圧検出用絶縁回路 ３１ Ｖ相電圧検出用絶縁回路 ３２ Ｗ相電圧検出用絶縁回路 １００ 入力端子 １０１ 入力端子 １０２ 入力端子 １０３ 非スイッチング相検出回路 １０４ 減算器 １０５ 減算器 １０６ 減算器 １０７ 減算器 １０８ 減算器 １０９ 減算器 １１０ ＵＶ線間補正電圧演算回路 １１１ ＶＷ線間補正電圧演算回路 １１２ ＷＵ線間補正電圧演算回路 １１３ 補正電圧切換回路 １１６ 加算器 １１７ 加算器 １１８ 加算器 １１９ 減算器 １２０ 符号反転器 １２１ 出力端子 １２２ 出力端子 １２３ 出力端子 １２４ 入力端子 １２５ 入力端子 １２６ 積分保持値切換回路
Claims (1)
- 【請求項１】 三相交流電動機を駆動するパルス幅変調
インバータにおいて、インバータの出力線間電圧を検出
する線間電圧検出手段と、非スイッチング相を検出する
非スイッチング相検出手段と、検出した線間電圧によ
り、インバータの出力電圧指令信号のうち非スイッチン
グ相を除いた残りの相を補正する手段とを備えたことを
特徴とするパルス幅変調インバータの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034678A JPH05236794A (ja) | 1992-02-21 | 1992-02-21 | パルス幅変調インバータの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034678A JPH05236794A (ja) | 1992-02-21 | 1992-02-21 | パルス幅変調インバータの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05236794A true JPH05236794A (ja) | 1993-09-10 |
Family
ID=12421082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034678A Pending JPH05236794A (ja) | 1992-02-21 | 1992-02-21 | パルス幅変調インバータの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05236794A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006006038A (ja) * | 2004-06-17 | 2006-01-05 | Toshiba Corp | 電力変換装置 |
| JP2006317425A (ja) * | 2005-04-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | 電力変換回路の交流電圧検出方式 |
| JP2008079476A (ja) * | 2006-09-25 | 2008-04-03 | Sanden Corp | インバータ装置 |
| JP2009177301A (ja) * | 2008-01-22 | 2009-08-06 | Fuji Electric Systems Co Ltd | アナログ／ディジタル変換装置 |
| JP2010136547A (ja) * | 2008-12-05 | 2010-06-17 | Daihen Corp | インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム |
-
1992
- 1992-02-21 JP JP4034678A patent/JPH05236794A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006006038A (ja) * | 2004-06-17 | 2006-01-05 | Toshiba Corp | 電力変換装置 |
| JP2006317425A (ja) * | 2005-04-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | 電力変換回路の交流電圧検出方式 |
| JP2008079476A (ja) * | 2006-09-25 | 2008-04-03 | Sanden Corp | インバータ装置 |
| JP2009177301A (ja) * | 2008-01-22 | 2009-08-06 | Fuji Electric Systems Co Ltd | アナログ／ディジタル変換装置 |
| JP2010136547A (ja) * | 2008-12-05 | 2010-06-17 | Daihen Corp | インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001047B1 (ko) | Pwm 컨버터 장치의 제어방법 | |
| JP3257566B2 (ja) | 誘導電動機のｐｇレスベクトル制御装置 | |
| US10432124B2 (en) | Current detection apparatus and control apparatus of rotary electric machine | |
| US9866155B2 (en) | Motor control unit and electric power steering apparatus equipped with the same | |
| JPH07227086A (ja) | インバータの故障検出方式 | |
| EP1557940B1 (en) | Motor controller | |
| JP4529113B2 (ja) | 電圧形インバータ及びその制御方法 | |
| US20130026960A1 (en) | Brushless-motor drive apparatus | |
| CN114128124B (zh) | 逆变器装置 | |
| JP2002084760A (ja) | Ｐｗｍインバータの出力電流検出装置 | |
| JP6483043B2 (ja) | モータ制御装置及びモータ駆動回路の制御方法 | |
| JP2002238299A (ja) | インバータの故障検出方式 | |
| JP2006006038A (ja) | 電力変換装置 | |
| JP7667757B2 (ja) | モータ駆動システム | |
| US7049777B2 (en) | Motor control device and motor control method | |
| JP3248301B2 (ja) | Ｐｗｍ制御インバータの制御回路 | |
| JP3287186B2 (ja) | Ｐｗｍ制御インバータ装置及びｐｗｍ制御方法 | |
| JP2922941B2 (ja) | パルス幅変調形インバータの制御方法 | |
| JP7567624B2 (ja) | モータ制御装置 | |
| JP2784490B2 (ja) | 電圧形パルス幅変調制御インバータの電流制限方法 | |
| JP2005295625A (ja) | 電力変換装置 | |
| JP7501058B2 (ja) | モータ制御装置 | |
| JP7578041B2 (ja) | モータ制御装置 | |
| JPH06351264A (ja) | 交流電動機電流制御方式 | |
| JP2003319681A (ja) | モータ制御装置、及び電動パワーステアリング装置 |