JPH0524183Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、１ラインのドツト印字素子とその各
素子に印字データを供給するシフトレジスタとを
内蔵しているドツト印字ヘツドに対して、１ライ
ンの印字ごとにシフトレジスタに入力するシフト
クロツクに同期動作して印字すべきアナログ信号
レベルに対応したレジスタ段に印字データをロー
ドさせるドツト印字ヘツドの印字制御回路に関す
るものである。

〔従来の技術〕

第４図は従来のこの種の印字制御回路を示すも
ので、印字すべきアナログ信号は、サンプリング
回路２１及びホールド回路２２でサンプリングホ
ールドされて、そのホルード信号を一旦Ａ／Ｄコ
ンバータ２３でデイジタル化して、メモリ２４に
記憶させる。そして、マイクロプロセツサ又は場
合によつてはハードロジツクを用いたデータパル
ス発生回路２５により、記憶したデイジタル信号
を読出して時系列のアナログ信号レベルに相当す
る印字用データパルスに変換して、ドツト印字ヘ
ツドに内蔵されたシフトレジスタの対応するレジ
スタ段にシフトクロツクに同期動作させてロード
させていた。

即ち、アナログ信号を一旦Ａ／Ｄ変換してデイ
ジタル処理を行うために回路が複雑・高価とな
り、また記憶素子の使用も不可欠であつた。さら
に、この種の印字装置では、アナログ信号の印字
幅を太くするるために、通常各ライン印字ごとに
１個のサンプリングされたアナログ入力信号に対
して複数個のドツト印字素子を作動させるが、こ
のような処理に際しても回路が一層複雑になつて
いた。

本考案は、この点に鑑みて、より簡単、かつ安
価なドツト印字ヘツドの印字制御回路を提供する
ことを目的とする。

〔問題点を解決するための手段〕

本考案は、この目的を達成するために、第１図
に示すように、ドツト印字素子１ａ及びシフトレ
ジスタ１ｂを内蔵するドツト印字ヘツド１に、印
字すべきアナログ信号を基準アナログ信号が越え
ると出力を発するコンパレータ２と、１ラインの
印字ごとに前述のシフトクロツクの各クロツクご
とにレベルアツプする基準アナログ信号を発生す
る基準アナログ信号発生回路３と、コンパレータ
２の出力信号発生時から所定時間だけシフトレジ
スタのデータ入力信号としてデータパルスを発生
するデータパルス発生回路４とから成る印字制御
回路を付属させた。

〔作用〕

シフトレジスタ１ｂには、１ラインの印字ごと
にそのレジスタ段数に相当する数のシフトクロツ
クが所定の時間間隔で入力する。このシフトクロ
ツクは、同時に基準アナログ信号発生回路３にも
入力することにより、各シフトクロツクの入力ご
とにレベルアツプする階段状基準アナログ信号ａ
を発生する。コンパレータ２に入力するアナログ
信号ｂ、例えば入力波形信号を基準アナログ信号
が越えると、その出力信号に応答してデータパル
ス発生回路４は出力信号発生時から印字幅に相当
する時間幅のデータパルスｃを発生する。即ち、
印字作動さすべき印字素子の数に相当するクロツ
クパルス数の周期と等しいデータパルスｃを発生
する。このようなデータパルスｃは、逐次シフト
レジスタ１ｂにロードされ、シフトクロツクによ
るシフト動作の終了後にはアナログ信号のレベル
に対応したシフト位置のレジスタ段に印字データ
としてロードされる。次いで、印字データのロー
ドされたレジスタ段に所属するドツト印字素子が
同時に印字作動させられる。

〔考案の実施例〕

第２図において、１１は印字ヘツドであり、ド
ツト印字素子１１ａとこれに付属するシフトレジ
スタ１１ｂの外に、これらの間にラツチ回路１１
ｃが介在している。１２はコンパレータ、１３ａ
はシフトクロツクを計数するカウンタであり、１
３ｂはその計数値をアナログ化するＤ／Ａコンバ
ータである。これらの双方１３ａ，１３ｂで基準
アナログ信号発生回路３を構成している。１４
は、コンパレータ１２の出力信号の前縁で作動
し、印字幅に相当する時間幅のパルスを発生する
単安定マルチバイブレータである。１５はシフト
レジスタ１１ｂのシフト動作終了後に、ロードさ
れた印字データを所属のラツチ回路１１ｃへラツ
チさせるラツチ信号及びその後所属のドツト印字
素子１１ａへ印字作動を行わせるための印字作動
信号を発生するタイミング信号発生回路である。

動作は次の通りである。

カウンタ１３ａはシフトクロツクを逐次計数
し、Ｄ／Ａコンバータ１３ｂはその計数値を対応
したレベルのアナログ信号に変換する。即ち、コ
ンパレータ１２には、カウンタ１３ａのカウント
アツプごとに階段状にレベルアツプする基準アナ
ログ信号が供給される。この過程でコンパレータ
１２は、より大きなレベルのアナログ信号が入力
すると、出力信号を発生する。単安定マルチバイ
ブレータ１４は、その出力信号の前縁でトリガー
され、例えば連続する３個のドツト印字素子間隔
を印字幅とするようにほぼ３倍のクロツクパルス
周期に相当するパルス幅のデータパルス信号を発
生する。このデータパルスは、シフトレジスタ１
１ｂにロードされ、以後のシフトクロツクが入力
するごとにシフトレジスタ１１ｂ内をシフトし、
シフト動作の終了後は印字作動すべき位置のドツ
ト印字素子に所属するレジスタ段にシフトされ
る。タイミング信号発生回路１５は、このシフト
動作の終了をカウンタ１３ａの計数値より判断
し、シフトレジスタ１１ｂの印字データをラツチ
回路１１ｃにラツチさせ、次いでドツト印字素子
１１ａに同時に印字作動を行わせる。この間、シ
フトレジスタ１１ｂは次のラインについて同様な
動作を始める。印字ヘツド１１は、このように１
ラインごとの印字をくり返すことにより、アナロ
グ信号に対応した波形記録を行う。

第３図は第２図の印字制御回路における単安定
マルチバイブレータ１４にオアゲート１９を後続
させた別の実施例を示す。即ち、オアゲート１９
に、本考案によるか或は従来のデイジタル回路に
より発生され、かつシフトクロツクに同期した別
のデータパルス、例えば他チヤネルの波形データ
又は文字データが供給されることにより、重ね書
きが可能になる。また、基準アナログ信号発生回
路としては、カウンタ１３ａ及びＤ／Ａコンバー
タ１３ｂによれば高精度に基準アナログ信号を発
生し得るが、各シフトクロツクのパルス電圧でコ
ンデンサを充電させることにより階段波を発生さ
せるアナログ式にする等、他の回路構成も考えら
れる。また、データパルス発生回路４は、所定時
間の立下りを有する微分回路にすることもでき
る。

〔考案の効果〕

以上、本考案によれば、入力する印字すべきア
ナログ信号と、印字ヘツドのシフトレジスタのシ
フトクロツクごとにレベルアツプする基準アナロ
グ信号とを比較して、レジスタにロードさせるデ
ータパルスを発生させることにより、アナログ信
号をＡ／Ｄ変換した後にデイジタル処理を行う必
要のない簡単、かつ安価な印字制御回路が実現可
能となる。つまり、従来必要であつたサンプリン
グ・ホールド回路が前置されるＡ／Ｄ変換素子及
びＡ／Ｄ変換されたデイジタル信号を一旦記憶す
るメモリ、読出したデイジタル信号をデイジタル
処理により時系列のデータパルスに変換する回路
等が不要となる。

【図面の簡単な説明】

第１図ａは本考案による印字制御回路の構成を
示すブロツク図、第１図ｂはその動作波形、第２
図は本考案の実施例による印字制御回路の構成を
示すブロツク図、第３図は第２図による回路の変
形を示す回路図及び第４図は従来の対応する印字
制御回路である。

Claims (1)

1. 【実用新案登録請求の範囲】 １ラインのドツト印字素子及びその各素子にシ
   フト位置の逐次増加するレジスタ段が順に接続し
   ているシフトレジスタを内蔵するドツト印字ヘツ
   ドに対して、１ラインの印字ごとにシフトレジス
   タに入力するシフトクロツクに同期動作して印字
   すべきアナログ信号のレベルに対応したシフト位
   置のレジスタ段に印字データをロードさせる印字
   制御回路において、 入力する印字すべきアナログ信号を基準アナロ
   グ信号が越えると出力信号を発するコンパレータ
   と、１ラインの印字ことに前記シフトクロツクの
   各クロツクごとにレベルアツプする前記基準アナ
   ログ信号を発生する基準アナログ信号発生回路
   と、前記コンパレータの出力信号発生時から所定
   時間だけ前記シフトレジスタのデータ入力信号と
   してデータパルスを発生するデータパルス発生回
   路とを備えたことを特徴とするドツト印字ヘツド
   の印字制御回路。