JPH05243555A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05243555A JPH05243555A JP4329401A JP32940192A JPH05243555A JP H05243555 A JPH05243555 A JP H05243555A JP 4329401 A JP4329401 A JP 4329401A JP 32940192 A JP32940192 A JP 32940192A JP H05243555 A JPH05243555 A JP H05243555A
- Authority
- JP
- Japan
- Prior art keywords
- boron
- silicon
- semiconductor device
- layer
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/224—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a cluster, e.g. using a gas cluster ion beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/225—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/30—Diffusion for doping of conductive or resistive layers
- H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 不純物拡散層の活性化度が高く、また、拡散
の浅い不純物層を実現した半導体装置及びその製造方法
を提供する。 【構成】 半導体装置の不純物層のシリコン結晶中に２
０面体構造を有するボロンからなるクラスタを形成し、
これをアクセプタとする。また、ボロンを高濃度でイオ
ン注入して１２個のボロンからなる２０面体構造のクラ
スタを生成し、以後のプロセスの温度を７００℃以上に
しないようにしてボロンがシリコン化合物化してクラス
タが減少するのを避ける。 【効果】 基板表面から浅い領域に、活性度の高い不純
物層を形成することが可能である。１２個のボロンから
なる２０面体構造のクラスタをアクセプタとして利用す
ることにより、熱処理に向かないプロセスについても高
濃度のドーピングを行える。
の浅い不純物層を実現した半導体装置及びその製造方法
を提供する。 【構成】 半導体装置の不純物層のシリコン結晶中に２
０面体構造を有するボロンからなるクラスタを形成し、
これをアクセプタとする。また、ボロンを高濃度でイオ
ン注入して１２個のボロンからなる２０面体構造のクラ
スタを生成し、以後のプロセスの温度を７００℃以上に
しないようにしてボロンがシリコン化合物化してクラス
タが減少するのを避ける。 【効果】 基板表面から浅い領域に、活性度の高い不純
物層を形成することが可能である。１２個のボロンから
なる２０面体構造のクラスタをアクセプタとして利用す
ることにより、熱処理に向かないプロセスについても高
濃度のドーピングを行える。
Description
【０００１】
【産業上の利用分野】本発明は、低温プロセスによって
キャリアが生成された不純物層を有する半導体装置及び
低温プロセスによって不純物層にキャリアを生成するこ
とを可能とする半導体装置の製造方法に関する。
キャリアが生成された不純物層を有する半導体装置及び
低温プロセスによって不純物層にキャリアを生成するこ
とを可能とする半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＭＯＳ集積回路の素子の微細化、高集積
化にともなって多結晶シリコン、ゲート電極、ソース、
ドレイン拡散層等と金属配線との接続を行うための接続
部の面積は非常に小さくなっている。この結果、配線の
コンタクト（接触）抵抗の増大が大きな問題となってい
る。
化にともなって多結晶シリコン、ゲート電極、ソース、
ドレイン拡散層等と金属配線との接続を行うための接続
部の面積は非常に小さくなっている。この結果、配線の
コンタクト（接触）抵抗の増大が大きな問題となってい
る。
【０００３】単位面積当たりのコンタクト抵抗は、一般
に、金属と半導体との仕事関数の差及び半導体中の電気
的に活性化した不純物濃度によって決定される。コンタ
クト抵抗を下げるには、仕事関数の差は小さい方が望ま
しく、また、半導体中の不純物濃度は高い方が望まし
い。このため、半導体中の電気的に活性化した不純物濃
度を高めるための方法として、半導体基板に不純物をイ
オン注入した後、結晶性を回復させるため高温で熱処理
を行って活性化不純物層を形成する方法が用いられてい
る。
に、金属と半導体との仕事関数の差及び半導体中の電気
的に活性化した不純物濃度によって決定される。コンタ
クト抵抗を下げるには、仕事関数の差は小さい方が望ま
しく、また、半導体中の不純物濃度は高い方が望まし
い。このため、半導体中の電気的に活性化した不純物濃
度を高めるための方法として、半導体基板に不純物をイ
オン注入した後、結晶性を回復させるため高温で熱処理
を行って活性化不純物層を形成する方法が用いられてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体基板に不純物をイオン注入した後、不純物をドナ
ーあるいはアクセプタとして機能させるために高温熱処
理をする方法では、熱処理温度における固溶限度以上に
不純物の活性化濃度を高めることは出来なかった。この
ため、不純物層の抵抗やコンタクト抵抗の値を十分に下
げることが出来ない。また、高温熱処理を用いることに
より、不純物が内方拡散してしまうため、不純物濃度が
低下すると共に拡散層の接合が深くなるという問題点が
あった。
半導体基板に不純物をイオン注入した後、不純物をドナ
ーあるいはアクセプタとして機能させるために高温熱処
理をする方法では、熱処理温度における固溶限度以上に
不純物の活性化濃度を高めることは出来なかった。この
ため、不純物層の抵抗やコンタクト抵抗の値を十分に下
げることが出来ない。また、高温熱処理を用いることに
より、不純物が内方拡散してしまうため、不純物濃度が
低下すると共に拡散層の接合が深くなるという問題点が
あった。
【０００５】よって、本発明は、不純物拡散層の活性化
度が高く、また、浅い接合深さの不純物層を実現する半
導体装置及びその製造方法を提供することを目的とす
る。
度が高く、また、浅い接合深さの不純物層を実現する半
導体装置及びその製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、ボロンを少なくともその一
部が１２個のボロンからなる２０面体構造のクラスタの
形態で含有する不純物層をシリコン層内に備える。上記
シリコン層がシリコン基板であることを特徴とする。上
記シリコン層がシリコン基板上に形成された多結晶シリ
コン膜であることを特徴とする。
め、本発明の半導体装置は、ボロンを少なくともその一
部が１２個のボロンからなる２０面体構造のクラスタの
形態で含有する不純物層をシリコン層内に備える。上記
シリコン層がシリコン基板であることを特徴とする。上
記シリコン層がシリコン基板上に形成された多結晶シリ
コン膜であることを特徴とする。
【０００７】また、本発明の半導体装置の製造方法は、
シリコン層中にボロンを少なくともその一部が１２個の
ボロンからなる２０面体構造のクラスタの形態として発
生する濃度で含有させて不純物層を形成する工程と、こ
の不純物層を用いて機能部分を形成する工程とを備え
る。上記シリコン層がシリコン基板であり、機能部分が
半導体基板表面に形成された拡散層であることを特徴と
する。上記シリコン層が多結晶シリコン層であり、機能
部分が配線であることを特徴とする。上記不純物層を形
成する工程が、イオン注入で行われることを特徴とす
る。上記イオン注入が、加速電圧が２０ＫｅＶの場合
１．３×１０16ｃｍ-2、３５ＫｅＶの場合１．５×１０
16ｃｍ-2、６０ＫｅＶの場合１．８×１０16ｃｍ-2の各
点を通る直線以上の高ドーズ領域で行われることを特徴
とする。上記不純物層を形成する工程が、ボロンおよび
シリコンを含む化合物の分解により行われることを特徴
とする。上記不純物層に対して、発生した２０面体のク
ラスタの少なくとも一部が残存する温度条件で加熱する
熱処理工程をさらに有することを特徴とする。上記熱処
理が７００℃以下の炉中で行われることを特徴とする。
上記イオン注入後、半導体基板表面をエッチングして所
望により導電層を形成することを特徴とする。また、半
導体基板にボロンイオンを注入し、このイオン注入層が
所望により熱処理を経る半導体装置の製造方法におい
て、最終的なキャリア濃度がドーズ量の増加に対して低
濃度領域から立ち上がり遷移領域を経て高濃度領域に至
る状態を実現する様にイオン注入後の熱的条件を抑える
と共に、前記イオン注入のドーズ量を前記最大キャリア
濃度の高濃度領域に設定することを特徴とする。
シリコン層中にボロンを少なくともその一部が１２個の
ボロンからなる２０面体構造のクラスタの形態として発
生する濃度で含有させて不純物層を形成する工程と、こ
の不純物層を用いて機能部分を形成する工程とを備え
る。上記シリコン層がシリコン基板であり、機能部分が
半導体基板表面に形成された拡散層であることを特徴と
する。上記シリコン層が多結晶シリコン層であり、機能
部分が配線であることを特徴とする。上記不純物層を形
成する工程が、イオン注入で行われることを特徴とす
る。上記イオン注入が、加速電圧が２０ＫｅＶの場合
１．３×１０16ｃｍ-2、３５ＫｅＶの場合１．５×１０
16ｃｍ-2、６０ＫｅＶの場合１．８×１０16ｃｍ-2の各
点を通る直線以上の高ドーズ領域で行われることを特徴
とする。上記不純物層を形成する工程が、ボロンおよび
シリコンを含む化合物の分解により行われることを特徴
とする。上記不純物層に対して、発生した２０面体のク
ラスタの少なくとも一部が残存する温度条件で加熱する
熱処理工程をさらに有することを特徴とする。上記熱処
理が７００℃以下の炉中で行われることを特徴とする。
上記イオン注入後、半導体基板表面をエッチングして所
望により導電層を形成することを特徴とする。また、半
導体基板にボロンイオンを注入し、このイオン注入層が
所望により熱処理を経る半導体装置の製造方法におい
て、最終的なキャリア濃度がドーズ量の増加に対して低
濃度領域から立ち上がり遷移領域を経て高濃度領域に至
る状態を実現する様にイオン注入後の熱的条件を抑える
と共に、前記イオン注入のドーズ量を前記最大キャリア
濃度の高濃度領域に設定することを特徴とする。
【０００８】
【作用】半導体の不純物拡散層内に２０面体構造を有す
る１２個のボロンからなるクラスタを形成し、これをア
クセプタとして機能させて正孔を生成する。また、ボロ
ンからなるクラスタの形成方法として、ボロンを含むイ
オン注入、あるいはボロンを含んだ化合物の分解を用い
る。
る１２個のボロンからなるクラスタを形成し、これをア
クセプタとして機能させて正孔を生成する。また、ボロ
ンからなるクラスタの形成方法として、ボロンを含むイ
オン注入、あるいはボロンを含んだ化合物の分解を用い
る。
【０００９】こうすると、従来の熱処理に比べて極めて
低温のプロセスで正孔伝導型で、高いキャリア濃度を有
する不純物層を形成することができる。
低温のプロセスで正孔伝導型で、高いキャリア濃度を有
する不純物層を形成することができる。
【００１０】
【実施例】以下，本発明の実施例について説明する。図
１は、本発明による半導体装置の製造方法による素子の
製造工程の一例を示している。まず、図１（ａ）に示さ
れるように単結晶シリコン基板１に、ＣＶＤ(Chemical
Vapor Deposition) 法で形成した４００ｎｍの二酸化シ
リコン膜２を堆積する。次に、図１（ｂ）に示されるよ
うに接続孔をパターニングし、二酸化シリコン膜２に、
１μｍ×１μｍのコンタクト孔３を開孔する。この二酸
化シリコン膜２をマスクとして単結晶シリコン基板１に
室温でボロンイオンＢ＋を加速電圧３５ｋｅＶ、ドーズ
量３×１０16ｃｍ-2でイオン注入する。このイオン注入
により図１（ｃ）に示されるように半導体基板１の開孔
部分に不純物拡散層４が形成される。この後、加熱炉、
乾燥窒素雰囲気中で、５５０℃で１時間の熱処理を行
う。加熱炉としては抵抗加熱炉を用いた。この後、弗
酸、酢酸、硝酸の混合溶液によって半導体基板表面を約
１００ｎｍエッチングし、図１（ｄ）に示されるように
不純物拡散層４をその表面から約１００ｎｍ掘り下げ
る。次に、図１（ｅ）に示されるように、例えばスパッ
タ法によって、基板に厚さ８００ｎｍのアルミニウムを
堆積して金属膜による導電層５を形成する。この導電層
５をコンタクト孔３に合わせてパターニングして電極を
形成する。
１は、本発明による半導体装置の製造方法による素子の
製造工程の一例を示している。まず、図１（ａ）に示さ
れるように単結晶シリコン基板１に、ＣＶＤ(Chemical
Vapor Deposition) 法で形成した４００ｎｍの二酸化シ
リコン膜２を堆積する。次に、図１（ｂ）に示されるよ
うに接続孔をパターニングし、二酸化シリコン膜２に、
１μｍ×１μｍのコンタクト孔３を開孔する。この二酸
化シリコン膜２をマスクとして単結晶シリコン基板１に
室温でボロンイオンＢ＋を加速電圧３５ｋｅＶ、ドーズ
量３×１０16ｃｍ-2でイオン注入する。このイオン注入
により図１（ｃ）に示されるように半導体基板１の開孔
部分に不純物拡散層４が形成される。この後、加熱炉、
乾燥窒素雰囲気中で、５５０℃で１時間の熱処理を行
う。加熱炉としては抵抗加熱炉を用いた。この後、弗
酸、酢酸、硝酸の混合溶液によって半導体基板表面を約
１００ｎｍエッチングし、図１（ｄ）に示されるように
不純物拡散層４をその表面から約１００ｎｍ掘り下げ
る。次に、図１（ｅ）に示されるように、例えばスパッ
タ法によって、基板に厚さ８００ｎｍのアルミニウムを
堆積して金属膜による導電層５を形成する。この導電層
５をコンタクト孔３に合わせてパターニングして電極を
形成する。
【００１１】この実施例の方法によって形成したアルミ
ニウム電極と不純物拡散層間のコンタクト抵抗値を実測
すると、８×１０-8Ωｃｍ2 であった。この方法による
コンタクト抵抗の低減効果を調べるために、同一条件で
ボロンをイオン注入した後、従来の窒素雰囲気中熱処理
を行った場合（熱処理温度９００℃、熱処理時間３０
分、不純物拡散層４のエッチングなし）について、コン
タクト抵抗値を実測したところ、４×１０-7Ωｃｍ2 で
ある。よって、本実施例では、コンタクト抵抗が著しく
低下している。
ニウム電極と不純物拡散層間のコンタクト抵抗値を実測
すると、８×１０-8Ωｃｍ2 であった。この方法による
コンタクト抵抗の低減効果を調べるために、同一条件で
ボロンをイオン注入した後、従来の窒素雰囲気中熱処理
を行った場合（熱処理温度９００℃、熱処理時間３０
分、不純物拡散層４のエッチングなし）について、コン
タクト抵抗値を実測したところ、４×１０-7Ωｃｍ2 で
ある。よって、本実施例では、コンタクト抵抗が著しく
低下している。
【００１２】また、本実施例において混合溶液による半
導体基板表面のエッチングのみを行わなかった場合のコ
ンタクト抵抗は１×１０-7Ωｃｍ2 であり、エッチング
を行った場合よりは高抵抗であったものの、従来例と比
較すると、コンタクト抵抗は１／４に低下している。ま
た、異なる大きさのコンタクト孔を用いた測定でも、略
同じコンタクト抵抗値が得られる。
導体基板表面のエッチングのみを行わなかった場合のコ
ンタクト抵抗は１×１０-7Ωｃｍ2 であり、エッチング
を行った場合よりは高抵抗であったものの、従来例と比
較すると、コンタクト抵抗は１／４に低下している。ま
た、異なる大きさのコンタクト孔を用いた測定でも、略
同じコンタクト抵抗値が得られる。
【００１３】また、本実施例において上記ボロンのイオ
ン注入後、熱処理を行わず、混合溶液による半導体基板
表面のエッチングを行って不純物拡散層４の表面を掘り
下げてコンタクトを形成した場合には、コンタクト抵抗
値は８×１０-8Ωｃｍ2 であり、コンタクト抵抗値を著
しく低下できる。
ン注入後、熱処理を行わず、混合溶液による半導体基板
表面のエッチングを行って不純物拡散層４の表面を掘り
下げてコンタクトを形成した場合には、コンタクト抵抗
値は８×１０-8Ωｃｍ2 であり、コンタクト抵抗値を著
しく低下できる。
【００１４】次に、ホール測定によって、上記実施例に
よって形成したコンタクト部のキャリア濃度、すなわ
ち、活性化された不純物の深さ方向の濃度分布を調べる
と、図２に示したように実施例の条件では表面近傍にお
いて、６×１０20ｃｍ-3という値が得られていることが
分かる。これに対し、従来例の９００℃、３０分での窒
素雰囲気中熱処理を行った場合では、コンタクト部のキ
ャリア濃度として１×１０20ｃｍ-3程度の値しか得られ
ない。
よって形成したコンタクト部のキャリア濃度、すなわ
ち、活性化された不純物の深さ方向の濃度分布を調べる
と、図２に示したように実施例の条件では表面近傍にお
いて、６×１０20ｃｍ-3という値が得られていることが
分かる。これに対し、従来例の９００℃、３０分での窒
素雰囲気中熱処理を行った場合では、コンタクト部のキ
ャリア濃度として１×１０20ｃｍ-3程度の値しか得られ
ない。
【００１５】更に、詳細にイオン注入後の熱処理及びエ
ッチングの関係を調べるため、上記実施例で用いたのと
同じイオン注入条件、すなわち、単結晶シリコン基板に
ボロンを加速電圧３５ｋｅＶ、ドーズ量３×１０16ｃｍ
-2でイオン注入した後、熱処理を行う前と、窒素雰囲気
中５５０℃で種々の時間で熱処理を行ったときのキャリ
ア濃度分布を調べた。この結果を図３に示す。
ッチングの関係を調べるため、上記実施例で用いたのと
同じイオン注入条件、すなわち、単結晶シリコン基板に
ボロンを加速電圧３５ｋｅＶ、ドーズ量３×１０16ｃｍ
-2でイオン注入した後、熱処理を行う前と、窒素雰囲気
中５５０℃で種々の時間で熱処理を行ったときのキャリ
ア濃度分布を調べた。この結果を図３に示す。
【００１６】この結果によれば、熱処理の有無、熱処理
時間に拘らず、約０．１〜０．１５μｍの深さの位置に
約６×１０20ｃｍ-3の高いキャリア濃度が得られてい
る。また、表面付近では熱処理を行っていないときには
キャリア濃度が１×１０19ｃｍ-3以下であるのに対し、
１時間の熱処理を行うと、２×１０20ｃｍ-3のキャリア
濃度が得られる。
時間に拘らず、約０．１〜０．１５μｍの深さの位置に
約６×１０20ｃｍ-3の高いキャリア濃度が得られてい
る。また、表面付近では熱処理を行っていないときには
キャリア濃度が１×１０19ｃｍ-3以下であるのに対し、
１時間の熱処理を行うと、２×１０20ｃｍ-3のキャリア
濃度が得られる。
【００１７】従って、エッチングをする場合、エッチン
グをしない場合のいずれについても、コンタクト形成前
の不純物拡散層の表面キャリア濃度を２×１０20ｃｍ-3
以上とすることによって、今後のより微細化された半導
体装置にとって必要な１×１０-7Ωｃｍ2 以下のコンタ
クト抵抗値を実現することが出来る。
グをしない場合のいずれについても、コンタクト形成前
の不純物拡散層の表面キャリア濃度を２×１０20ｃｍ-3
以上とすることによって、今後のより微細化された半導
体装置にとって必要な１×１０-7Ωｃｍ2 以下のコンタ
クト抵抗値を実現することが出来る。
【００１８】また、図４に単結晶シリコン基板にボロン
を３５ｋｅＶで種々のドーズ量イオン注入した試料につ
いて、イオン注入直後と、窒素雰囲気中５５０℃で１時
間の熱処理を行ったときの、キャリア濃度分布の測定結
果から求めた最大キャリア濃度を示す。この結果、ドー
ズ量を１．５×１０16ｃｍ-2以上とすることによって、
イオン注入直後と、窒素雰囲気中５５０℃で１時間の熱
処理を行ったときのいずれの場合についても、遷移領域
を挾んで高濃度側の２×１０20ｃｍ-3以上のキャリア濃
度を有する領域が得られ、更に、最大キャリア濃度４×
１０20ｃｍ-3も容易に実現できることが判る。
を３５ｋｅＶで種々のドーズ量イオン注入した試料につ
いて、イオン注入直後と、窒素雰囲気中５５０℃で１時
間の熱処理を行ったときの、キャリア濃度分布の測定結
果から求めた最大キャリア濃度を示す。この結果、ドー
ズ量を１．５×１０16ｃｍ-2以上とすることによって、
イオン注入直後と、窒素雰囲気中５５０℃で１時間の熱
処理を行ったときのいずれの場合についても、遷移領域
を挾んで高濃度側の２×１０20ｃｍ-3以上のキャリア濃
度を有する領域が得られ、更に、最大キャリア濃度４×
１０20ｃｍ-3も容易に実現できることが判る。
【００１９】３５ＫｅＶで、ドーズ量１．５×１０16ｃ
ｍ-2にてボロンをイオン注入した場合のボロンのピーク
濃度は１．５×１０21ｃｍ-3であり、最大キャリア濃度
２×１０20ｃｍ-3以上を得るためには加速電圧に拘らず
イオン注入時のボロンピーク濃度として１．５×１０21
ｃｍ-3以上が必要であると言える。また、このときボロ
ンの６０％以上が、１２個のボロンからなるクラスタと
なっていることが判明した。
ｍ-2にてボロンをイオン注入した場合のボロンのピーク
濃度は１．５×１０21ｃｍ-3であり、最大キャリア濃度
２×１０20ｃｍ-3以上を得るためには加速電圧に拘らず
イオン注入時のボロンピーク濃度として１．５×１０21
ｃｍ-3以上が必要であると言える。また、このときボロ
ンの６０％以上が、１２個のボロンからなるクラスタと
なっていることが判明した。
【００２０】次に、イオン注入の加速電圧とシート抵抗
の関係につき調べるべく、加速電圧３５ｋｅＶ、２０ｋ
ｅＶ、６０ｋｅＶの場合について、イオン注入直後のシ
ート抵抗値を測定した。この結果を図５に縦軸をシート
抵抗値、横軸をボロンドーズ量として示す。この図よ
り、加速電圧３５ｋｅＶ、ドーズ量１．５×１０16ｃｍ
-2において得られた５×１０2 Ω／□と同程度のシート
抵抗値を得るために、加速電圧２０ｋｅＶではドーズ量
１．３×１０16ｃｍ-2、６０ｋｅＶでは１．８×１０ｃ
ｍ-2のドーズ量が必要であることが判る。ボロンの加速
電圧が増加すると注入されたボロンの深さ方向の広がり
が大きくなる。図６に示されるように加速電圧の増加に
伴って低抵抗層を得るために必要なドーズ量が増加する
という結果は、低抵抗層の形成が、イオン注入された全
ボロンのドーズ量ではなく、存在するボロン濃度に依存
していることを示している。加速電圧に特に制限はない
が例えば現在実用されている５〜１００ＫｅＶを用いる
とが出来る。
の関係につき調べるべく、加速電圧３５ｋｅＶ、２０ｋ
ｅＶ、６０ｋｅＶの場合について、イオン注入直後のシ
ート抵抗値を測定した。この結果を図５に縦軸をシート
抵抗値、横軸をボロンドーズ量として示す。この図よ
り、加速電圧３５ｋｅＶ、ドーズ量１．５×１０16ｃｍ
-2において得られた５×１０2 Ω／□と同程度のシート
抵抗値を得るために、加速電圧２０ｋｅＶではドーズ量
１．３×１０16ｃｍ-2、６０ｋｅＶでは１．８×１０ｃ
ｍ-2のドーズ量が必要であることが判る。ボロンの加速
電圧が増加すると注入されたボロンの深さ方向の広がり
が大きくなる。図６に示されるように加速電圧の増加に
伴って低抵抗層を得るために必要なドーズ量が増加する
という結果は、低抵抗層の形成が、イオン注入された全
ボロンのドーズ量ではなく、存在するボロン濃度に依存
していることを示している。加速電圧に特に制限はない
が例えば現在実用されている５〜１００ＫｅＶを用いる
とが出来る。
【００２１】また、図７に単結晶シリコン基板にボロン
を加速電圧３５ｋｅＶ、ドーズ量３×１０16ｃｍ-2でイ
オン注入した後、熱処理時間を１時間とし、種々の温度
により熱処理したときの不純物拡散層４の深さ方向にお
けるキャリア濃度分布を示す。不純物拡散層４の表面か
ら約０．１〜０．１５μｍの深さのキャリア濃度が、熱
処理温度の増加に伴い減少している。
を加速電圧３５ｋｅＶ、ドーズ量３×１０16ｃｍ-2でイ
オン注入した後、熱処理時間を１時間とし、種々の温度
により熱処理したときの不純物拡散層４の深さ方向にお
けるキャリア濃度分布を示す。不純物拡散層４の表面か
ら約０．１〜０．１５μｍの深さのキャリア濃度が、熱
処理温度の増加に伴い減少している。
【００２２】図３及び図７から判るように、最も高いキ
ャリア濃度は６００℃以下での熱処理を行うか、全く熱
処理しないときに得られる。従って、半導体基板最表面
のキャリアの高濃度化はこの条件での熱処理後に基板表
面を約１００ｎｍエッチングすることによって実現す
る。この結果、本実施例では、図１のコンタクト部に高
キャリア濃度層４が形成され、コンタクト抵抗値を８×
１０-8Ωｃｍ2 まで低下できた。
ャリア濃度は６００℃以下での熱処理を行うか、全く熱
処理しないときに得られる。従って、半導体基板最表面
のキャリアの高濃度化はこの条件での熱処理後に基板表
面を約１００ｎｍエッチングすることによって実現す
る。この結果、本実施例では、図１のコンタクト部に高
キャリア濃度層４が形成され、コンタクト抵抗値を８×
１０-8Ωｃｍ2 まで低下できた。
【００２３】また、熱処理温度が７００℃であっても、
拡散層深さは伸びず、また、最大キャリア濃度も２×１
０20ｃｍ-3以上となっており、コンタクトを低抵抗化す
る上で特に問題はない。一方、図７に示されるように，
熱処理温度が７００℃以上の場合は、ボロンの内方拡散
及び不活性化によって、キャリア濃度が減少してしま
う。しかし、７００℃でのキャリア濃度の値は、従来行
われていたような１×１０16ｃｍ-2以下の低ドーズイオ
ン注入層を７００℃でアニールしたものに比べて優れて
いる。
拡散層深さは伸びず、また、最大キャリア濃度も２×１
０20ｃｍ-3以上となっており、コンタクトを低抵抗化す
る上で特に問題はない。一方、図７に示されるように，
熱処理温度が７００℃以上の場合は、ボロンの内方拡散
及び不活性化によって、キャリア濃度が減少してしま
う。しかし、７００℃でのキャリア濃度の値は、従来行
われていたような１×１０16ｃｍ-2以下の低ドーズイオ
ン注入層を７００℃でアニールしたものに比べて優れて
いる。
【００２４】また、シリコンイオン注入を行い、表面近
傍をアモルファス化して上記ボロンイオン注入を行った
場合には、上記実施例とは異なり、イオン注入直後の高
キャリア活性化、また、１×１０16ｃｍ-2を境とする著
しい電気的挙動の変化はいずれも観察されない。このこ
とから、結晶質（単結晶、多結晶）の状態でイオン注入
することが高キャリア濃度層の低温形成に不可欠と考え
られる。
傍をアモルファス化して上記ボロンイオン注入を行った
場合には、上記実施例とは異なり、イオン注入直後の高
キャリア活性化、また、１×１０16ｃｍ-2を境とする著
しい電気的挙動の変化はいずれも観察されない。このこ
とから、結晶質（単結晶、多結晶）の状態でイオン注入
することが高キャリア濃度層の低温形成に不可欠と考え
られる。
【００２５】このように、熱処理温度を７００℃以下、
好ましくは６００℃以下にすると、キャリア濃度が高く
かつ浅い拡散層が形成されるという顕著なる効果がもた
らされる原因について更に検討を行った。まず、ボロン
の状態を調べるために、加速電圧を３５ＫｅＶに固定
し、単結晶シリコン基板にボロンをドーズ量３×１０16
ｃｍ-2、５×１０16ｃｍ-2及び１×１０17ｃｍ-2でイオ
ン注入し、このときの赤外吸収スペクトルを夫々測定し
た。
好ましくは６００℃以下にすると、キャリア濃度が高く
かつ浅い拡散層が形成されるという顕著なる効果がもた
らされる原因について更に検討を行った。まず、ボロン
の状態を調べるために、加速電圧を３５ＫｅＶに固定
し、単結晶シリコン基板にボロンをドーズ量３×１０16
ｃｍ-2、５×１０16ｃｍ-2及び１×１０17ｃｍ-2でイオ
ン注入し、このときの赤外吸収スペクトルを夫々測定し
た。
【００２６】図８は、その測定結果を示している。この
図では、各ドーズ量における３つの吸収度特性曲線を波
数９００ｃｍ-1及び７４０ｃｍ-1付近で揃えて表示して
いる。これより、ボロンドーズ量の増加に従って、特定
の波数（６８０、８００、９３０ｃｍ-1付近）において
吸収度が高くなることが判る。これ等の波数における吸
収は、２０面体構造を有する１２個のボロンからなるク
ラスタに対応している。これより、注入されたボロンの
一部が１２個のボロンからなる２０面体構造のクラスタ
となっていることが判る。
図では、各ドーズ量における３つの吸収度特性曲線を波
数９００ｃｍ-1及び７４０ｃｍ-1付近で揃えて表示して
いる。これより、ボロンドーズ量の増加に従って、特定
の波数（６８０、８００、９３０ｃｍ-1付近）において
吸収度が高くなることが判る。これ等の波数における吸
収は、２０面体構造を有する１２個のボロンからなるク
ラスタに対応している。これより、注入されたボロンの
一部が１２個のボロンからなる２０面体構造のクラスタ
となっていることが判る。
【００２７】シリコン中に１２個のボロンからなる２０
面体構造のクラスタが存在する構造としては、模式的に
図９に示した形態が考えられる。すなわち、単結晶シリ
コンの格子から、正四面体構造を形成する５個のシリコ
ン原子を取り除き、そこに、２０面体構造のクラスタを
置換する。この場合、５個のシリコン原子と２０面体構
造のボロンクラスタの大きさは、１０％も異ならない。
１２個のボロンからなる２０面体構造のクラスタは不対
電子対を１２個持つのに対し、５個の原子を取除いた単
結晶シリコン格子も不対電子を１２個持ち、未結合手の
ない置換が可能である。
面体構造のクラスタが存在する構造としては、模式的に
図９に示した形態が考えられる。すなわち、単結晶シリ
コンの格子から、正四面体構造を形成する５個のシリコ
ン原子を取り除き、そこに、２０面体構造のクラスタを
置換する。この場合、５個のシリコン原子と２０面体構
造のボロンクラスタの大きさは、１０％も異ならない。
１２個のボロンからなる２０面体構造のクラスタは不対
電子対を１２個持つのに対し、５個の原子を取除いた単
結晶シリコン格子も不対電子を１２個持ち、未結合手の
ない置換が可能である。
【００２８】このスペクトル吸収度測定におけるボロン
イオンの注入においては、シリコン基板を水冷すること
によって基板温度を室温から８０℃の間に保って行っ
た。そこで、基板温度の影響を調べるために、基板を液
体窒素で冷却してボロンイオン注入を行った。その結
果、ボロンからなるクラスタの存在を示す赤外吸収特性
は得られなかった。この理由は、基板を冷却した場合は
イオン注入層がアモルファス化することに起因すると考
えられる。
イオンの注入においては、シリコン基板を水冷すること
によって基板温度を室温から８０℃の間に保って行っ
た。そこで、基板温度の影響を調べるために、基板を液
体窒素で冷却してボロンイオン注入を行った。その結
果、ボロンからなるクラスタの存在を示す赤外吸収特性
は得られなかった。この理由は、基板を冷却した場合は
イオン注入層がアモルファス化することに起因すると考
えられる。
【００２９】基板温度を室温から８０℃の間に保って不
純物注入を行った熱処理前の半導体基板について、ボロ
ン及びキャリアの基板表面から深さ方向の濃度を測定し
た。これを図１０に示す。このような、キャリア濃度測
定を種々のドーズ量の試料について行うことにより、キ
ャリア濃度とボロンドーズ量の関係を求めた結果、図１
１に示す特性曲線が得られた。この結果から、ボロンド
ーズ量を１×１０16ｃｍ-2とすることにより、正孔伝導
型で、高いキャリア濃度が得られること、及び得られる
キャリア濃度はボロンドーズ量の略１／６となっている
ことが判る。
純物注入を行った熱処理前の半導体基板について、ボロ
ン及びキャリアの基板表面から深さ方向の濃度を測定し
た。これを図１０に示す。このような、キャリア濃度測
定を種々のドーズ量の試料について行うことにより、キ
ャリア濃度とボロンドーズ量の関係を求めた結果、図１
１に示す特性曲線が得られた。この結果から、ボロンド
ーズ量を１×１０16ｃｍ-2とすることにより、正孔伝導
型で、高いキャリア濃度が得られること、及び得られる
キャリア濃度はボロンドーズ量の略１／６となっている
ことが判る。
【００３０】更に、図８に示したスペクトルから、２０
面体構造を有する１２個のボロンからなるクラスタの存
在に起因した吸収の強度を、シートキャリア濃度に対し
て調べたところ、図１２に示したように、赤外吸収の強
度とシートキャリア濃度とは略比例関係にある。これ
は、１２個のボロンからなるクラスタがアクセプタとし
て機能することを示している。
面体構造を有する１２個のボロンからなるクラスタの存
在に起因した吸収の強度を、シートキャリア濃度に対し
て調べたところ、図１２に示したように、赤外吸収の強
度とシートキャリア濃度とは略比例関係にある。これ
は、１２個のボロンからなるクラスタがアクセプタとし
て機能することを示している。
【００３１】これ等の結果から、１２個のボロンからな
るクラスタが、２価のアクセプタとして働くと考えると
合理的に説明できる。ちなみに、D.W.Bullet,AIP Conf.
Proc.,170,22(1991),The electric origin of disorder
in boron and boron-rich borides によれば、１２個
のボロンからなる２０面体構造のクラスタは２価のイオ
ンになることが示されており、上記した不純物層中に１
２個のボロンからなる２０面体構造のクラスタが生成
し、２価のアクセプタとして機能するとの仮定が支持さ
れる。
るクラスタが、２価のアクセプタとして働くと考えると
合理的に説明できる。ちなみに、D.W.Bullet,AIP Conf.
Proc.,170,22(1991),The electric origin of disorder
in boron and boron-rich borides によれば、１２個
のボロンからなる２０面体構造のクラスタは２価のイオ
ンになることが示されており、上記した不純物層中に１
２個のボロンからなる２０面体構造のクラスタが生成
し、２価のアクセプタとして機能するとの仮定が支持さ
れる。
【００３２】次に、上記クラスタと熱処理との関係を調
べるために、３５ＫｅＶ、ドーズ量１×１０17ｃｍ-2で
基板にボロンイオン注入を行い、熱処理を行わないも
の、乾燥窒素雰囲気中で５５０℃、７００℃及び９００
℃の熱処理を行ったものについて、キャリアの深さ方向
の濃度を測定した。この結果、図１３に示すキャリア濃
度特性曲線を得た。熱処理温度が高くなると、キャリア
濃度は減少している。この熱処理温度の増大に伴うキャ
リア濃度の減少は、１２個のボロンからなるクラスタ
が、２価のアクセプタとして働かなくなることによると
考えられる。１２個のボロンからなる２０面体構造のク
ラスタは、シリコンと化合すると、１２のボロンの内２
個がシリコンと置き代ったＢ10Ｓｉ2 なる化合物の構造
をとる。この化合物は電気的に中性を示し、アクセプタ
として機能しない。従って、１２個のボロンからなる２
０面体構造のクラスタを減らさないようにするために
は、ドーピングを行った後の熱処理工程を、例えば、シ
リコンとの間での構造変化が進行する７００℃よりも高
くしないことが重要である。なお、１２個のボロンのう
ちの１個がシリコンと置き替わったＢ11Ｓｉは１価のア
クセプタとして機能するので、このＢ11Ｓｉが残るよう
な熱処理条件であれば、キャリアの高濃度化には有効で
ある。
べるために、３５ＫｅＶ、ドーズ量１×１０17ｃｍ-2で
基板にボロンイオン注入を行い、熱処理を行わないも
の、乾燥窒素雰囲気中で５５０℃、７００℃及び９００
℃の熱処理を行ったものについて、キャリアの深さ方向
の濃度を測定した。この結果、図１３に示すキャリア濃
度特性曲線を得た。熱処理温度が高くなると、キャリア
濃度は減少している。この熱処理温度の増大に伴うキャ
リア濃度の減少は、１２個のボロンからなるクラスタ
が、２価のアクセプタとして働かなくなることによると
考えられる。１２個のボロンからなる２０面体構造のク
ラスタは、シリコンと化合すると、１２のボロンの内２
個がシリコンと置き代ったＢ10Ｓｉ2 なる化合物の構造
をとる。この化合物は電気的に中性を示し、アクセプタ
として機能しない。従って、１２個のボロンからなる２
０面体構造のクラスタを減らさないようにするために
は、ドーピングを行った後の熱処理工程を、例えば、シ
リコンとの間での構造変化が進行する７００℃よりも高
くしないことが重要である。なお、１２個のボロンのう
ちの１個がシリコンと置き替わったＢ11Ｓｉは１価のア
クセプタとして機能するので、このＢ11Ｓｉが残るよう
な熱処理条件であれば、キャリアの高濃度化には有効で
ある。
【００３３】多結晶シリコン膜と１２個のボロンからな
る２０面体構造のクラスタとの関係について検討する。
単結晶シリコン基板上の３００ｎｍの熱酸化膜上に、Ｌ
Ｐ（低圧）ＣＶＤ法で４００ｎｍの多結晶シリコン膜を
形成し、この膜中にボロンを加速電圧３５ＫｅＶ、ドー
ズ量１×１０17ｃｍ-2でイオン注入した。このときの、
ボロンの状態も、１２個のボロンからなる２０面体構造
のクラスタを含むことを確認した。そこで、ボロンドー
ズ量とシートキャリア抵抗との関係を調べたところ、図
１４に示す結果が得られた。
る２０面体構造のクラスタとの関係について検討する。
単結晶シリコン基板上の３００ｎｍの熱酸化膜上に、Ｌ
Ｐ（低圧）ＣＶＤ法で４００ｎｍの多結晶シリコン膜を
形成し、この膜中にボロンを加速電圧３５ＫｅＶ、ドー
ズ量１×１０17ｃｍ-2でイオン注入した。このときの、
ボロンの状態も、１２個のボロンからなる２０面体構造
のクラスタを含むことを確認した。そこで、ボロンドー
ズ量とシートキャリア抵抗との関係を調べたところ、図
１４に示す結果が得られた。
【００３４】多結晶膜の場合である図１４の特性と単結
晶膜の場合である図１１の特性とを比較すると、多結晶
膜の場合には、同じドーズ量で得られるキャリア濃度は
より低いことが判る。これは、１２個のボロンからなる
２０面体構造のクラスタはアクセプタとして正孔を有し
ているものの、多結晶シリコン中の結晶粒界の存在によ
って生成されたキャリアが電気的に不活性化されるため
と考えられる。
晶膜の場合である図１１の特性とを比較すると、多結晶
膜の場合には、同じドーズ量で得られるキャリア濃度は
より低いことが判る。これは、１２個のボロンからなる
２０面体構造のクラスタはアクセプタとして正孔を有し
ているものの、多結晶シリコン中の結晶粒界の存在によ
って生成されたキャリアが電気的に不活性化されるため
と考えられる。
【００３５】この多結晶膜中にも、１２個のボロンから
なる２０面体構造のクラスタを生成することができると
いうことを利用して、低抵抗ポリシリコン配線の低温形
成を行うことができる。例えば、第２の実施例である図
１５に示すように、単結晶シリコン２１の表面に二酸化
シリコン膜２２及び拡散層２３が形成されている半導体
装置（図１５（ａ））の表面に意図的に不純物を入れな
いノンドープ（高抵抗）多結晶シリコン膜２４を２００
ｎｍ堆積する（同図（ｂ））。この上に、フォトレジス
ト２５を塗布し、低抵抗化したい領域だけが露出するよ
うにパターニングする（同図（ｃ））。この基板に、ボ
ロンを加速電圧３５ＫｅＶ、ドーズ量１×１０17ｃｍ-2
でイオン注入する。この結果、ボロンのイオン注入され
た領域２６のみが高濃度にボロンを含有する低抵抗多結
晶シリコン膜となる。また、プロセス中での最高温度が
多結晶シリコンの堆積温度を越えないような低温プロセ
スで多結晶シリコン配線が可能となる。なお、多結晶シ
リコンの比抵抗は、ボロンイオン注入の行われた領域と
行われていない領域で夫々１０-1Ωｃｍ、１０5 Ωｃｍ
であり、比抵抗の値は大きく異なる。従って、ボロンイ
オン注入後のイオン注入されていない領域の剥離は、素
子構造等により、行っても行わなくても良い。同図
（ｅ）には、低抵抗多結晶シリコン膜２６のみが残るよ
うにパターニングしたときの例を示している。
なる２０面体構造のクラスタを生成することができると
いうことを利用して、低抵抗ポリシリコン配線の低温形
成を行うことができる。例えば、第２の実施例である図
１５に示すように、単結晶シリコン２１の表面に二酸化
シリコン膜２２及び拡散層２３が形成されている半導体
装置（図１５（ａ））の表面に意図的に不純物を入れな
いノンドープ（高抵抗）多結晶シリコン膜２４を２００
ｎｍ堆積する（同図（ｂ））。この上に、フォトレジス
ト２５を塗布し、低抵抗化したい領域だけが露出するよ
うにパターニングする（同図（ｃ））。この基板に、ボ
ロンを加速電圧３５ＫｅＶ、ドーズ量１×１０17ｃｍ-2
でイオン注入する。この結果、ボロンのイオン注入され
た領域２６のみが高濃度にボロンを含有する低抵抗多結
晶シリコン膜となる。また、プロセス中での最高温度が
多結晶シリコンの堆積温度を越えないような低温プロセ
スで多結晶シリコン配線が可能となる。なお、多結晶シ
リコンの比抵抗は、ボロンイオン注入の行われた領域と
行われていない領域で夫々１０-1Ωｃｍ、１０5 Ωｃｍ
であり、比抵抗の値は大きく異なる。従って、ボロンイ
オン注入後のイオン注入されていない領域の剥離は、素
子構造等により、行っても行わなくても良い。同図
（ｅ）には、低抵抗多結晶シリコン膜２６のみが残るよ
うにパターニングしたときの例を示している。
【００３６】次に、混合ガスを使用して１２個のボロン
からなる２０面体構造のクラスタを生成する場合につい
て説明する。基板表面の自然酸化膜等を十分に剥離し
た、シリコン基板上に、ジシラン、ジボランの混合ガス
を原材料として、ＬＰＣＶＤ法により、ボロンを含有し
たシリコン薄膜を堆積する。このときの堆積条件は、ジ
シランの流量を１００SCCM、ジボランの流量は２０SCCM
とし、圧力は１００ｍTorr、温度は５７０℃とした。
からなる２０面体構造のクラスタを生成する場合につい
て説明する。基板表面の自然酸化膜等を十分に剥離し
た、シリコン基板上に、ジシラン、ジボランの混合ガス
を原材料として、ＬＰＣＶＤ法により、ボロンを含有し
たシリコン薄膜を堆積する。このときの堆積条件は、ジ
シランの流量を１００SCCM、ジボランの流量は２０SCCM
とし、圧力は１００ｍTorr、温度は５７０℃とした。
【００３７】図１６は、このときの堆積膜中のボロン濃
度とキャリア濃度との関係を示している。同図に実線で
示すようにボロン濃度が低いときにはキャリア濃度とボ
ロン濃度が一致しているが、ボロン濃度が高くなると、
キャリア濃度はボロン濃度よりも低くなり、ボロン濃度
の約１／６となっている。この結果は、上述した例と同
様に、ボロンが１２個からなるクラスタを形成し、２価
のアクセプタとして働いていると考えると説明できる。
この場合も、赤外吸収を調べてみると、１２個のボロン
からなるクラスタの存在が確認された。
度とキャリア濃度との関係を示している。同図に実線で
示すようにボロン濃度が低いときにはキャリア濃度とボ
ロン濃度が一致しているが、ボロン濃度が高くなると、
キャリア濃度はボロン濃度よりも低くなり、ボロン濃度
の約１／６となっている。この結果は、上述した例と同
様に、ボロンが１２個からなるクラスタを形成し、２価
のアクセプタとして働いていると考えると説明できる。
この場合も、赤外吸収を調べてみると、１２個のボロン
からなるクラスタの存在が確認された。
【００３８】また、堆積温度を５４０℃としたところ、
ボロン濃度とキャリア濃度との関係は、図１６に点線で
示すような結果が得られた。堆積温度を５７０℃にした
場合に比較して、ボロン濃度が高い領域でキャリア濃度
が極めて低くなっている。このような違いは、堆積温度
が高いとジボランが容易に分解され、１２個のボロンか
らなるクラスタが形成されるのに対し、堆積温度が低く
なると、気相中でジボランが分解されず、又、基板表面
での原子の移動も起こりにくくなるため、ボロンのクラ
スタが形成されなくなったと考えられる。
ボロン濃度とキャリア濃度との関係は、図１６に点線で
示すような結果が得られた。堆積温度を５７０℃にした
場合に比較して、ボロン濃度が高い領域でキャリア濃度
が極めて低くなっている。このような違いは、堆積温度
が高いとジボランが容易に分解され、１２個のボロンか
らなるクラスタが形成されるのに対し、堆積温度が低く
なると、気相中でジボランが分解されず、又、基板表面
での原子の移動も起こりにくくなるため、ボロンのクラ
スタが形成されなくなったと考えられる。
【００３９】なお、上述した第１及び第２の実施例等に
おいては、イオン注入の不純物種としてボロンを用いた
が、ボロンを含有する他のイオン種、例えばＢＦ+ 、Ｂ
Ｆ2 + 等を用いた場合でも、同様の効果を得ることがで
きた。
おいては、イオン注入の不純物種としてボロンを用いた
が、ボロンを含有する他のイオン種、例えばＢＦ+ 、Ｂ
Ｆ2 + 等を用いた場合でも、同様の効果を得ることがで
きた。
【００４０】第１の実施例では、二酸化シリコン膜を堆
積した後にイオン注入及び熱処理を行ったが、その順序
は逆でも良い。また、シリコン表面のエッチングにドラ
イエッチング等他のエッチング方法を用いても良い。二
酸化シリコン膜は、窒化シリコン膜等、他の薄膜でも良
い。
積した後にイオン注入及び熱処理を行ったが、その順序
は逆でも良い。また、シリコン表面のエッチングにドラ
イエッチング等他のエッチング方法を用いても良い。二
酸化シリコン膜は、窒化シリコン膜等、他の薄膜でも良
い。
【００４１】電極として用いる金属はアルミニウムに限
らず、銅、タングステン、チタン等、他の金属は勿論の
こと、導電性を有する化合物でも良い。特に、シリコン
を含むシリサイド等の化合物を電極もしくは電極の下地
として用いる場合には、化合物形成時のシリコンとの反
応によって界面を不純物が活性化した領域内に位置させ
ることにより、半導体基板表面のエッチングに替えるこ
ともできる。例えば、ボロンイオン注入後、Ｎｉをスパ
ッターし、５５０℃で熱処理して基板Ｓｉと合金化し、
Ｎｉシリサイド層を形成すればよい。また、本発明は、
半導体／半導体等のコンタクトについても適用できる。
らず、銅、タングステン、チタン等、他の金属は勿論の
こと、導電性を有する化合物でも良い。特に、シリコン
を含むシリサイド等の化合物を電極もしくは電極の下地
として用いる場合には、化合物形成時のシリコンとの反
応によって界面を不純物が活性化した領域内に位置させ
ることにより、半導体基板表面のエッチングに替えるこ
ともできる。例えば、ボロンイオン注入後、Ｎｉをスパ
ッターし、５５０℃で熱処理して基板Ｓｉと合金化し、
Ｎｉシリサイド層を形成すればよい。また、本発明は、
半導体／半導体等のコンタクトについても適用できる。
【００４２】また、第１及び第２実施例等で示した、浅
い高濃度の活性化不純物層形成法を、半導体製造装置に
おける拡散層の形成に対して応用できるのは勿論であ
る。
い高濃度の活性化不純物層形成法を、半導体製造装置に
おける拡散層の形成に対して応用できるのは勿論であ
る。
【００４３】図１７は、本発明の第３の実施例であり、
ＬＤＤ(Lightly Doped Drain) 構造のＭＯＳトランジス
タの製造工程に適用した例を示している。図１７におい
て図１と対応する部分には同一符号を付している。
ＬＤＤ(Lightly Doped Drain) 構造のＭＯＳトランジス
タの製造工程に適用した例を示している。図１７におい
て図１と対応する部分には同一符号を付している。
【００４４】図１７（ａ）に示されるように、例えば面
方位（１００）、比抵抗４〜６Ωｃｍのｎ型シリコン基
板１を用い、通常の選択酸化法によって０．６μｍ程度
の素子分離絶縁膜２ａを形成する。次いで、熱酸化法に
よって１０ｎｍのゲート酸化膜１１を形成する。この上
にゲートとして１００ｎｍの不純物ドープ多結晶シリコ
ン膜１２、配線層として３００ｎｍのタングステンシリ
サイド膜１３を順次形成する。更に、その表面にＬＰＣ
ＶＤ法によって１５０ｎｍのシリコン酸化膜１４を形成
する。この後、これらの積層膜を反応性イオンエッチン
グ法によりエッチングして、ゲート電極をパターニング
する。
方位（１００）、比抵抗４〜６Ωｃｍのｎ型シリコン基
板１を用い、通常の選択酸化法によって０．６μｍ程度
の素子分離絶縁膜２ａを形成する。次いで、熱酸化法に
よって１０ｎｍのゲート酸化膜１１を形成する。この上
にゲートとして１００ｎｍの不純物ドープ多結晶シリコ
ン膜１２、配線層として３００ｎｍのタングステンシリ
サイド膜１３を順次形成する。更に、その表面にＬＰＣ
ＶＤ法によって１５０ｎｍのシリコン酸化膜１４を形成
する。この後、これらの積層膜を反応性イオンエッチン
グ法によりエッチングして、ゲート電極をパターニング
する。
【００４５】次に、形成されたゲート電極をマスクとし
てボロンイオンをイオン注入して、ソース、ドレイン領
域に低濃度ｐ型不純物層１５を形成する。イオン注入条
件は、例えば、加速電圧１０ｋｅＶ、ドーズ量５×１０
13ｃｍ-2とする。イオン注入後の熱処理は、７００℃、
３０分とする。
てボロンイオンをイオン注入して、ソース、ドレイン領
域に低濃度ｐ型不純物層１５を形成する。イオン注入条
件は、例えば、加速電圧１０ｋｅＶ、ドーズ量５×１０
13ｃｍ-2とする。イオン注入後の熱処理は、７００℃、
３０分とする。
【００４６】その後、図１７（ｂ）に示すように、ゲー
ト電極側壁に厚み１００ｎｍ程度のシリコン酸化膜１６
を形成する。この側壁酸化膜１６は、全面に１５０ｎｍ
のシリコン酸化膜をＣＶＤ法により堆積した後、異方性
ドライエッチングにより全面エッチングすることにより
得られる。
ト電極側壁に厚み１００ｎｍ程度のシリコン酸化膜１６
を形成する。この側壁酸化膜１６は、全面に１５０ｎｍ
のシリコン酸化膜をＣＶＤ法により堆積した後、異方性
ドライエッチングにより全面エッチングすることにより
得られる。
【００４７】次に、図１７（ｃ）に示されるように、基
板が露出しているソース、ドレイン領域のｐ型不純物層
１５に、ボロンイオンを注入し、高濃度拡散層４を形成
した。イオン注入条件は、例えば加速電圧３５ｋｅＶ、
ドーズ量２×１０16ｃｍ-2とする。イオン注入後の熱処
理は行っていない。
板が露出しているソース、ドレイン領域のｐ型不純物層
１５に、ボロンイオンを注入し、高濃度拡散層４を形成
した。イオン注入条件は、例えば加速電圧３５ｋｅＶ、
ドーズ量２×１０16ｃｍ-2とする。イオン注入後の熱処
理は行っていない。
【００４８】この後、全面に３００ｎｍのシリコン酸化
膜１７をＣＶＤ法により堆積する。更に、図１７（ｃ）
に示すように、シリコン酸化膜１７中にコンタクト孔３
を異方性ドライエッチングにより開口する。開孔により
露出したシリコン表面をドライエッチングにより１００
ｎｍエッチングした後、例えばシリコン、銅を夫々０．
５％ずつ含有するアルミニウム５を８００ｎｍ堆積した
（図８（ｃ）はこの工程まで示している）。このアルミ
ニウム膜５を電極として用いるようにパターニングンし
た後、４５０℃で１５分、水素を１０％含む窒素雰囲気
中で熱処理した。
膜１７をＣＶＤ法により堆積する。更に、図１７（ｃ）
に示すように、シリコン酸化膜１７中にコンタクト孔３
を異方性ドライエッチングにより開口する。開孔により
露出したシリコン表面をドライエッチングにより１００
ｎｍエッチングした後、例えばシリコン、銅を夫々０．
５％ずつ含有するアルミニウム５を８００ｎｍ堆積した
（図８（ｃ）はこの工程まで示している）。このアルミ
ニウム膜５を電極として用いるようにパターニングンし
た後、４５０℃で１５分、水素を１０％含む窒素雰囲気
中で熱処理した。
【００４９】なお、シリコン表面のエッチングは、第１
の実施例のようにウエットエッチングによって行っても
良い。
の実施例のようにウエットエッチングによって行っても
良い。
【００５０】このＭＯＳトランジスタについて、チャネ
ルのＯＦＦ抵抗とコンタクト抵抗を測定したところ、チ
ャネル長０．８μｍ、チャネル幅１．１μｍ、コンタク
ト径０．８μｍ（一辺）の素子について、夫々２０００
Ω、２Ωである。
ルのＯＦＦ抵抗とコンタクト抵抗を測定したところ、チ
ャネル長０．８μｍ、チャネル幅１．１μｍ、コンタク
ト径０．８μｍ（一辺）の素子について、夫々２０００
Ω、２Ωである。
【００５１】これに対し、基板が露出しているソース、
ドレイン領域１５へのボロンイオン注入を、例えば、通
常行われている加速電圧３５ｋｅＶ、ドーズ量５×１０
15ｃｍ-2とし、また、イオン注入後の熱処理は、８５０
℃、３０分とした場合には、同一サイズの素子につい
て、チャネルのＯＦＦ抵抗とコンタクト抵抗は夫々２０
００Ω、３０Ωとなった。このように、本発明により、
半導体素子におけるコンタクト抵抗値を大幅に減少する
ことが出来る。このチャネルのＯＦＦ抵抗とコンタクト
抵抗の差は、素子サイズが縮小されるに従い少なくな
る。近似的には、素子サイズが１／ｋに縮小されるとチ
ャネルのＯＦＦ抵抗は変化しないのに対し、コンタクト
抵抗はｋ2 倍になる。従って、本実施例で示した素子よ
りも微細な素子については、本方法によるコンタクト抵
抗値の低減は一層有効な方法となる。また、本発明のプ
ロセスは低温度プロセスであるので、いわゆる多層配線
基板にも好適である。
ドレイン領域１５へのボロンイオン注入を、例えば、通
常行われている加速電圧３５ｋｅＶ、ドーズ量５×１０
15ｃｍ-2とし、また、イオン注入後の熱処理は、８５０
℃、３０分とした場合には、同一サイズの素子につい
て、チャネルのＯＦＦ抵抗とコンタクト抵抗は夫々２０
００Ω、３０Ωとなった。このように、本発明により、
半導体素子におけるコンタクト抵抗値を大幅に減少する
ことが出来る。このチャネルのＯＦＦ抵抗とコンタクト
抵抗の差は、素子サイズが縮小されるに従い少なくな
る。近似的には、素子サイズが１／ｋに縮小されるとチ
ャネルのＯＦＦ抵抗は変化しないのに対し、コンタクト
抵抗はｋ2 倍になる。従って、本実施例で示した素子よ
りも微細な素子については、本方法によるコンタクト抵
抗値の低減は一層有効な方法となる。また、本発明のプ
ロセスは低温度プロセスであるので、いわゆる多層配線
基板にも好適である。
【００５２】なお、実施例では単結晶シリコン基板表面
に直接高濃度不純物層を形成しているが、単結晶シリコ
ン基板上にＣＶＤ法等によって更に単結晶シリコン層を
形成し、これを新たな基板とするような場合にも本発明
を適用することが出来る。
に直接高濃度不純物層を形成しているが、単結晶シリコ
ン基板上にＣＶＤ法等によって更に単結晶シリコン層を
形成し、これを新たな基板とするような場合にも本発明
を適用することが出来る。
【００５３】また、コンタクト部に限らず、浅く、活性
度の高い接合が要求される箇所に本発明を種々適用する
ことができる。
度の高い接合が要求される箇所に本発明を種々適用する
ことができる。
【００５４】
【発明の効果】以上説明したように本発明の半導体装置
は、１２個のボロンからなる２０面体構造のクラスタの
形態で含有する不純物層を有するので、浅く、活性度の
高い拡散層を形成することが可能となる。また、本発明
の半導体装置の製造方法は、半導体基板の不純物層に高
濃度ドーピングを行い、不純物層に１２個のボロンから
なる２０面体構造のクラスタを生成する工程を有し、こ
のクラスタが後の工程で残るようにするので、浅く、活
性度の高い拡散層を形成することが可能となる。特に、
次世代ＬＳＩの性能を大幅に引き出すことが可能にな
る。
は、１２個のボロンからなる２０面体構造のクラスタの
形態で含有する不純物層を有するので、浅く、活性度の
高い拡散層を形成することが可能となる。また、本発明
の半導体装置の製造方法は、半導体基板の不純物層に高
濃度ドーピングを行い、不純物層に１２個のボロンから
なる２０面体構造のクラスタを生成する工程を有し、こ
のクラスタが後の工程で残るようにするので、浅く、活
性度の高い拡散層を形成することが可能となる。特に、
次世代ＬＳＩの性能を大幅に引き出すことが可能にな
る。
【図１】本発明の実施例を示す工程図。
【図２】コンタクト部のキャリア濃度の深さ方向の分布
を示すグラフ。
を示すグラフ。
【図３】熱処理を行う前と窒素雰囲気中５５０℃で種々
の時間で熱処理を行ったときのキャリアプロファイルを
示すグラフ。
の時間で熱処理を行ったときのキャリアプロファイルを
示すグラフ。
【図４】種々のドーズ量でイオン注入した試料につい
て、イオン注入直後と、窒素雰囲気中５５０℃で１時間
の熱処理を行ったときの、キャリア濃度の測定結果から
求めた最大キャリア濃度を示すグラフ。
て、イオン注入直後と、窒素雰囲気中５５０℃で１時間
の熱処理を行ったときの、キャリア濃度の測定結果から
求めた最大キャリア濃度を示すグラフ。
【図５】種々のイオン注入の加速電圧によるボロンドー
ズ量とシート抵抗値の関係を示すグラフ。
ズ量とシート抵抗値の関係を示すグラフ。
【図６】低抵抗層が形成される領域を示すグラフ。
【図７】種々の温度により熱処理したときのキャリア濃
度の深さ方向の分布を示すグラフ。
度の深さ方向の分布を示すグラフ。
【図８】赤外吸収スペクトルの測定結果を示すグラフ。
【図９】シリコン結晶中に１２個のボロンからなる２０
面体構造のクラスタが存在する場合の結晶構造を示す模
式図。
面体構造のクラスタが存在する場合の結晶構造を示す模
式図。
【図１０】基板に注入されたボロン及びキャリアの深さ
方向の濃度を示すグラフ。
方向の濃度を示すグラフ。
【図１１】シートキャリア濃度とボロンドーズ量の関係
を示すグラフ。
を示すグラフ。
【図１２】１２個のボロンからなるクラスタの存在に起
因した吸収の強度及びシートキャリア濃度の関係を示す
グラフ。
因した吸収の強度及びシートキャリア濃度の関係を示す
グラフ。
【図１３】窒素雰囲気中で、５５０℃〜９００℃で夫々
１時間の熱処理を行った場合の深さ方向のキャリア濃度
を示すグラフ。
１時間の熱処理を行った場合の深さ方向のキャリア濃度
を示すグラフ。
【図１４】多結晶シリコン膜中のキャリア濃度とボロン
濃度との関係を示すグラフ。
濃度との関係を示すグラフ。
【図１５】本発明を低抵抗多結晶シリコン配線の低温形
成に適用した例を示す工程図。
成に適用した例を示す工程図。
【図１６】キャリア濃度とボロン混合ガスを用いた堆積
膜中のボロン濃度との関係を示すグラフ。
膜中のボロン濃度との関係を示すグラフ。
【図１７】本発明をＬＤＤ構造のＭＯＳトランジスタの
製造に適用した例の製造工程を示す図。
製造に適用した例の製造工程を示す図。
１ 単結晶シリコン ２ 二酸化シリコン膜 ３ コンタクト孔 ４ 不純物高活性化濃度領域（高キャリア濃度領域） ５ 電極（導電層） １１ ゲート酸化膜 １２ ゲート １３ タングステンシリサイド膜 １４、１６、１７ シリコン酸化膜 １５ 低濃度ｐ型不純物層 ２１ 単結晶シリコン ２２ 二酸化シリコン膜 ２３ 拡散層 ２４ ノンドープ（高抵抗）多結晶シリコン ２５ フォトレジスト ２６ 高濃度にボロンを含有した低抵抗多結晶シリコン
基板
基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉 木 昌 彦 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝研究開発センター内
Claims (9)
- 【請求項１】ボロンを少なくともその一部が１２個のボ
ロンからなる２０面体構造のクラスタの形態で含有する
不純物層をシリコン層内に備えた半導体装置。 - 【請求項２】シリコン層がシリコン基板であることを特
徴とする請求項１に記載の半導体装置。 - 【請求項３】シリコン層中にボロンを少なくともその一
部が１２個のボロンからなる２０面体構造のクラスタの
形態として発生する濃度で含有させて不純物層を形成す
る工程と、この不純物層を用いて機能部分を形成する工
程とを備えたことを特徴とする半導体装置の製造方法。 - 【請求項４】シリコン層がシリコン基板であり、機能部
分が半導体基板表面に形成された拡散層であることを特
徴とする請求項３に記載の半導体装置の製造方法。 - 【請求項５】不純物層を形成する工程が、イオン注入で
行われることを特徴とする請求項３に記載の半導体装置
の製造方法。 - 【請求項６】イオン注入が、加速電圧が２０ＫｅＶの場
合１．３×１０16ｃｍ-2、３５ＫｅＶの場合１．５×１
０16ｃｍ-2、６０ＫｅＶの場合１．８×１０16ｃｍ-2の
各点を通る直線以上の高ドーズ領域で行われることを特
徴とする請求項５に記載の半導体装置の製造方法。 - 【請求項７】不純物層に対して、発生した２０面体のク
ラスタの少なくとも一部が残存する温度条件で加熱する
熱処理工程をさらに有することを特徴とする請求項３に
記載の半導体装置の製造方法。 - 【請求項８】熱処理が７００℃以下の炉中で行われるこ
とを特徴とする請求項７に記載の半導体装置の製造方
法。 - 【請求項９】イオン注入後、半導体基板表面をエッチン
グして所望により導電層を形成することを特徴とする請
求項５に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32940192A JP3313432B2 (ja) | 1991-12-27 | 1992-12-09 | 半導体装置及びその製造方法 |
| DE4244115A DE4244115C2 (de) | 1991-12-27 | 1992-12-24 | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung |
| KR1019920025602A KR960000177B1 (ko) | 1991-12-27 | 1992-12-26 | 반도체 장치 및 그 제조방법 |
| US07/997,363 US5413943A (en) | 1991-12-27 | 1992-12-28 | Semiconductor device and method of manufacturing the same |
| US08/392,481 US5598025A (en) | 1991-12-27 | 1995-02-23 | Semiconductor device comprises an impurity layer having boron ions in the form of clusters of icosahedron structure |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-346544 | 1991-12-27 | ||
| JP34654491 | 1991-12-27 | ||
| JP32940192A JP3313432B2 (ja) | 1991-12-27 | 1992-12-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243555A true JPH05243555A (ja) | 1993-09-21 |
| JP3313432B2 JP3313432B2 (ja) | 2002-08-12 |
Family
ID=26573186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32940192A Expired - Fee Related JP3313432B2 (ja) | 1991-12-27 | 1992-12-09 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5413943A (ja) |
| JP (1) | JP3313432B2 (ja) |
| KR (1) | KR960000177B1 (ja) |
| DE (1) | DE4244115C2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232543A (ja) * | 1996-02-28 | 1997-09-05 | Nec Corp | 半導体装置の製造方法 |
| JP2004103763A (ja) * | 2002-09-09 | 2004-04-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US7598163B2 (en) * | 2007-02-15 | 2009-10-06 | John Callahan | Post-seed deposition process |
| JP2013201275A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体装置およびその製造方法、基板 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW297142B (ja) * | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
| JPH08203842A (ja) * | 1995-01-30 | 1996-08-09 | Sony Corp | 半導体装置の製造方法 |
| US6239441B1 (en) * | 1997-01-20 | 2001-05-29 | Kabushiki Kaisha Toshiba | Apparatus for manufacturing a semiconductor device and a method for manufacturing a semiconductor device |
| US6370502B1 (en) * | 1999-05-27 | 2002-04-09 | America Online, Inc. | Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec |
| US7238597B2 (en) * | 2002-09-27 | 2007-07-03 | Brontek Delta Corporation | Boron ion delivery system |
| EP1672701B1 (en) * | 2004-12-15 | 2012-02-15 | LG Electronics, Inc. | Method for fabricating and packaging Zener diodes |
| CZ300905B6 (cs) * | 2008-06-23 | 2009-09-09 | Ústav anorganické chemie AV CR, v. v. i. | Zpusob ochrany stríbrných a medených povrchu proti korozi |
| US11651957B2 (en) | 2015-05-28 | 2023-05-16 | SemiNuclear, Inc. | Process and manufacture of low-dimensional materials supporting both self-thermalization and self-localization |
| US9972489B2 (en) | 2015-05-28 | 2018-05-15 | SemiNuclear, Inc. | Composition and method for making picocrystalline artificial borane atoms |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2053785A1 (en) * | 1970-06-02 | 1971-12-16 | Halbleiterwerk Frankfurt Oder | Boron doped silicon mfr - using boron enriched oxygen atmos - at diffusion temp |
| DE2627855A1 (de) * | 1976-06-22 | 1977-12-29 | Siemens Ag | Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung |
| US4329773A (en) * | 1980-12-10 | 1982-05-18 | International Business Machines Corp. | Method of making low leakage shallow junction IGFET devices |
| DE3151437A1 (de) * | 1981-12-24 | 1983-07-07 | Deutsche Itt Industries Gmbh, 7800 Freiburg | "verfahren zum herstellen einer vergrabenen zenerdiode" |
| US4732866A (en) * | 1984-03-12 | 1988-03-22 | Motorola Inc. | Method for producing low noise, high grade constant semiconductor junctions |
| US4968634A (en) * | 1988-05-20 | 1990-11-06 | Siemens Aktiengesellschaft | Fabrication process for photodiodes responsive to blue light |
| US5178980A (en) * | 1991-09-03 | 1993-01-12 | Xerox Corporation | Photoconductive imaging members with a fullerene compound |
| US5108954A (en) * | 1991-09-23 | 1992-04-28 | Micron Technology, Inc. | Method of reducing contact resistance at silicide/active area interfaces and semiconductor devices produced according to the method |
| US5213986A (en) * | 1992-04-10 | 1993-05-25 | North American Philips Corporation | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning |
-
1992
- 1992-12-09 JP JP32940192A patent/JP3313432B2/ja not_active Expired - Fee Related
- 1992-12-24 DE DE4244115A patent/DE4244115C2/de not_active Expired - Fee Related
- 1992-12-26 KR KR1019920025602A patent/KR960000177B1/ko not_active Expired - Fee Related
- 1992-12-28 US US07/997,363 patent/US5413943A/en not_active Expired - Lifetime
-
1995
- 1995-02-23 US US08/392,481 patent/US5598025A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232543A (ja) * | 1996-02-28 | 1997-09-05 | Nec Corp | 半導体装置の製造方法 |
| JP2004103763A (ja) * | 2002-09-09 | 2004-04-02 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US7598163B2 (en) * | 2007-02-15 | 2009-10-06 | John Callahan | Post-seed deposition process |
| JP2013201275A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体装置およびその製造方法、基板 |
| US9136125B2 (en) | 2012-03-23 | 2015-09-15 | Kabushiki Kaisha Toshiba | Substrate of semiconductor device, for gettering metallic impurity |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4244115C2 (de) | 2000-07-13 |
| DE4244115A1 (en) | 1993-07-01 |
| JP3313432B2 (ja) | 2002-08-12 |
| US5413943A (en) | 1995-05-09 |
| KR930014767A (ko) | 1993-07-23 |
| US5598025A (en) | 1997-01-28 |
| KR960000177B1 (ko) | 1996-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978736B2 (ja) | 半導体装置の製造方法 | |
| JP3285934B2 (ja) | 半導体装置の製造方法 | |
| JP2819240B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| JP3644983B2 (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| JPH0523055B2 (ja) | ||
| KR20030044800A (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| EP0051500B1 (en) | Semiconductor devices | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0831429B2 (ja) | 半導体装置の製造方法 | |
| JPH04290224A (ja) | 半導体装置の製造方法 | |
| JPH09320988A (ja) | 半導体装置とその製造方法 | |
| JP3003796B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US6780700B2 (en) | Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3023189B2 (ja) | 半導体装置の製造方法 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| JP3589136B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08130216A (ja) | 半導体装置およびその製造方法 | |
| JPH06177067A (ja) | 半導体集積回路装置の製造方法 | |
| US20020155701A1 (en) | Fabrication method of implanting siliconions into the silicon substrate | |
| JP2002261274A (ja) | 半導体装置及びその製造方法 | |
| JPH0555577A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JPH0434923A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |