JPH052436U - デイジタル・ダイレクト・シンセサイザ - Google Patents
デイジタル・ダイレクト・シンセサイザInfo
- Publication number
- JPH052436U JPH052436U JP4713491U JP4713491U JPH052436U JP H052436 U JPH052436 U JP H052436U JP 4713491 U JP4713491 U JP 4713491U JP 4713491 U JP4713491 U JP 4713491U JP H052436 U JPH052436 U JP H052436U
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock signal
- digital direct
- phase accumulator
- direct synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001228 spectrum Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ディジタル・ダイレクト・シンセサイザによ
り合成される信号のスペクトルのスプリアスのエネルギ
を周波数的に分散せしめる。 【構成】 ディジタル・ダイレクト・シンセサイザにお
いて、クロック信号を発生する信号源として発生する繰
り返し周波数が互いに異なる複数のクロック信号源を選
択可能に具備し、フェイズ・アキュミュレータの出力の
出力パターン周期をそれぞれのクロック信号について測
定する周期測定装置を具備することにより、合成される
信号のスペクトルのスプリアスのエネルギを周波数的に
分散せしめるようにした。
り合成される信号のスペクトルのスプリアスのエネルギ
を周波数的に分散せしめる。 【構成】 ディジタル・ダイレクト・シンセサイザにお
いて、クロック信号を発生する信号源として発生する繰
り返し周波数が互いに異なる複数のクロック信号源を選
択可能に具備し、フェイズ・アキュミュレータの出力の
出力パターン周期をそれぞれのクロック信号について測
定する周期測定装置を具備することにより、合成される
信号のスペクトルのスプリアスのエネルギを周波数的に
分散せしめるようにした。
Description
【０００１】
この考案は、ディジタル・ダイレクト・シンセサイザ、特に信号発生装置、信 号解析装置、インピーダンス伝達特性測定装置の如き各種装置に応用されるディ ジタル・ダイレクト・シンセサイザに関する。
【０００２】
この考案の従来例を図１を参照して説明する。図１に示されるディジタル・ダ イレクト・シンセサイザは、フェイズ・アキュミュレータ３、データ・メモリ４ 、ラッチ５、ディジタル・アナログ・コンバータ６、低域ろ波器７より成る。フ ェイズ・アキュミュレータ３にはインクレメント・データｋと繰り返し周波数ｆ sのクロック信号が加えられる。周波数ｆsのクロック毎に加算された結果であ るフェイズ・アキュミュレータ３の出力の出力パターンをデータ・メモリ４のア ドレスとして、ここに記憶されている波形例えば正弦波を読み出し、読み出され た波形はディジタル・アナログ・コンバータ６においてアナログ信号に変換後、 低域ろ波器７によりろ波されて正弦波出力ｆoを得る。
【０００３】
上記ディジタル・ダイレクト・シンセサイザの出力ｆoおよびフェイズ・アキ ュミュレータ３の出力の出力パターン周期Ｔは： ｆo＝（ｋ／２n）・ｆs（ＨZ）、Ｔ＝ｍ1／ｆs＝ｍ2／ｆo（ｍ1、ｍ2 は整数）と表現される。
【０００４】 この従来のディジタル・ダイレクト・シンセサイザはスプリアス・ノイズを発 生する。スプリアスはデータ・メモリ４における量子化誤差、ディジタル・アナ ログ・コンバータ６の非線型性に起因して発生する。ここで、ディジタル・アナ ログ・コンバータ６の非線型性はディジタル・アナログ・コンバータ６が取り得 るコード総数により決定される。ここで、取り得るコード総数とはｆs・Ｔであ り、これは、上述されたｆoおよびＴの式から： ｆs・Ｔ＝ｍ1＝ｍ2・ｆs／ｆo＝（ｍ2／ｋ）・２n となる。
【０００５】 従来のディジタル・ダイレクト・シンセサイザは、出力ｆoを制御するのにイ ンクレメント・データｋの大きさを変化させることしかしていなかったので、出 力ｆoの値によってはｆs・Ｔは極めて少なくなる。この場合、少数のスプリア ス・スペクトルにエネルギが集中してこれらスプリアスのレベルは高くなる。こ の様子は図２に示されている。
【０００６】 例えば、ｆs＝１０、２４MＨZ、ｎ＝１０ビット、周波数分解能＝１０KＨ Zであるものとする。 ｆo＝６４０KＨZについては、ｋ＝６４が求まり、ｍ1＝１６ｍ2となる 。ここで、ｍ1＝１６、ｍ2＝１、ｆs・Ｔ＝１６通り、である。 ｆo＝１MＨZについては、ｋ＝１００が求まり、 ｆs・Ｔ＝ｍ1＝２10・ｍ2／１００から、２５ｍ1＝２５６ｍ2となる。 ここで、ｍ1＝２５６、ｍ2＝２５、ｆs・Ｔ＝２５６通り、である。
【０００７】 ディジタル・ダイレクト・シンセサイザは、場合によっては、合成される信号 スペクトルのスプリアスのエネルギ・レベルを所定レベル以下にしたいことがあ る。この考案は、フェイズ・アキュミュレータの出力パターンの周期Ｔを知り、 ｆs・Ｔを選択することによりスプリアスのエネルギ・レベルを調整しようとす るものである。
【０００８】
ディジタル・ダイレクト・シンセサイザにおいて、クロック信号を発生する信 号源１として発生する繰り返し周波数が互いに異なる複数のクロック信号源１を 選択可能に具備し、フェイズ・アキュミュレータ３の出力の出力パターン周期Ｔ をそれぞれのクロック信号ｆsについて測定する周期測定装置８を具備すること により、合成される信号スペクトルのスプリアスのエネルギを周波数的に分散、 調整するようにした。
【０００９】
この考案の実施例を図３を参照して説明する。この考案のディジタル・ダイレ クト・シンセサイザは、図１に示される従来のディジタル・ダイレクト・シンセ サイザに、発生する繰り返し周波数が互いに異なる複数のクロック信号源１を選 択回路２を介して選択可能に具備せしめ、更に、フェイズ・アキュミュレータ３ の出力の出力パターン周期Ｔをそれぞれのクロックｆsについて測定する周期測 定装置８をも具備せしめたものに相当する。
【００１０】 即ち、複数のクロック信号源１は、選択回路２を介して選択された何れか一つ がフェイズ・アキュミュレータ３に対してクロック信号ｆsを送り込む。周期測 定装置８は、ビット・ＯＲ回路９およびＤ型フリップフロップ１０を介して周期 測定回路１１に送り込まれ、フェイズ・アキュミュレータ３の出力Ａをここにお いてｆsをクロックとして測定し、フェイズ・アキュミュレータ３の出力の出力 パターン周期Ｔを求めるものである。
【００１１】 ここで、図４を参照して、リセットを解除するとクロックｆsに同期してフェ イズ・アキュミュレータ３および周期測定装置８が動作を開始する。これにより 、クロックｆsに対するフェイズ・アキュミュレータ３の出力の出力パターン周 期Ｔが測定され、取り得るコード数を知ることができる。目的とする出力ｆoは 、上述の如く、ｆo＝（ｋ／２n）・ｆsにより求められ、クロックｆsを制御 回路１２で選択することによりクロック信号源１の数だけ互いに異なるｆs・Ｔ を選択することができる。
【００１２】
この発明のディジタル・ダイレクト・シンセサイザによれば、クロック信号源 １の数だけ互いに異なるｆs・Ｔを選択することができ、合成される信号のスペ クトルのスプリアス・エネルギを周波数的に分散してスプリアスのレベルを調整 することができる。このシンセサイザを各種の測定器に応用すれば、その測定器 の測定精度を高めることができる。
【００１３】 なお、この考案のディジタル・ダイレクト・シンセサイザの応用例を次に示し ておく。 信号解析装置に対する応用例（図５）。 フェイズ・アキュミュレータの出力でＳin、Ｃosを記憶したメモリを読み出し 、乗算型ＤＡＣで解析したい信号と乗算した結果をそれぞれ積分することにより フーリエ解析をする。
【００１４】 伝達関数測定装置に対する応用例（図６）。 図３のフェイズ・アキュミュレータにより合成された出力信号を被測定物ＤＵ Ｔに印加し、この被測定物ＤＵＴの入力および出力（出力のみでも可）をフェイ ズ・アキュミュレータのクロックｆsに同期してＡＤ変換する。
【提出日】平成４年９月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【０００１】
この考案は、ディジタル・ダイレクト・シンセサイザ、特に信号発生装置、信 号解析装置、インピーダンス伝達特性測定装置の如き各種装置に応用されるディ ジタル・ダイレクト・シンセサイザに関する。
【０００２】
この考案の従来例を図１を参照して説明する。図１に示されるディジタル・ダ イレクト・シンセサイザは、フェイズ・アキュミュレータ３、データ・メモリ４ 、ラッチ５、ディジタル・アナログ・コンバータ６、低域ろ波器７より成る。フ ェイズ・アキュミュレータ３にはインクレメント・データｋと繰り返し周波数ｆ s のクロック信号が加えられる。周波数ｆs のクロック毎に加算された結果であ るフェイズ・アキュミュレータ３のｎビット出力の出力パターンをデータ・メモ リ４のアドレスとして、ここに記憶されている波形例えば正弦波を読み出し、読 み出された波形はディジタル・アナログ・コンバータ６においてアナログ信号に 変換後、低域ろ波器７によりろ波されて正弦波出力ｆo を得る。
【０００３】
上記ディジタル・ダイレクト・シンセサイザの出力ｆo およびフェイズ・アキ ュミュレータ３の出力の出力パターン周期Ｔは： ｆo ＝( K/２n ) ・ｆs （ＨZ ）、Ｔ＝ｍ1 ／ｆs ＝ｍ2 ／ｆo （ｍ1 , ｍ2 ｎは整数）と表現される。
【０００４】 この従来のディジタル・ダイレクト・シンセサイザはスプリアス・ノイズを発 生する。スプリアスはデータ・メモリ４における量子化誤差、ディジタル・アナ ログ・コンバータ６の非線型性に起因して発生する。ここで、ディジタル・アナ ログ・コンバータ６の非線型性はディジタル・アナログ・コンバータ６が取り得 るコード総数により決定される。ここで、取り得るコード総数とはｆs ・ Ｔであ って、これは上述されたｆo およびＴの式から： ｆs ・Ｔ＝ｍ1 ＝ｍ2 ・ｆs ／ｆo ＝（ｍ2 ／ｋ）・２n となる。
【０００５】 従来のディジタル・ダイレクト・シンセサイザは、出力ｆo を制御するのにイ ンクレメント・データｋの大きさを変化させることしかしていなかったので、出 力ｆo の値によってはｆs ・Ｔは極めて少なくなる。この場合、少数のスプリア ス・スペクトルにエネルギが集中してこれらスプリアスのレベルは高くなる。こ の様子は図２に示されている。
【０００６】 例えば、ｆs ＝10.24MＨZ 、ｎ＝10ビット、周波数分解能＝10K ＨZ であるものとする。 ｆo ＝640KＨZ については、ｋ＝64が求まり、ｍ1 ＝16ｍ2 となる。 ここで、ｍ1 ＝16、ｍ2 ＝1 、ｆs ・Ｔ＝16通り、である。 ｆo ＝１M ＨZ については、ｋ＝100 が求まり、 ｆs ・Ｔ＝ｍ1 ＝２10・ｍ2 ／100 から、25ｍ1 ＝２５６ｍ2 となる。 ここで、ｍ1 ＝256 、ｍ2 ＝25、ｆs ・Ｔ＝256 通り、である。
【０００７】 ディジタル・ダイレクト・シンセサイザは、場合によっては、合成される信号 スペクトルのスプリアスのエネルギ・レベルを所定レベル以下にしたいことがあ る。この考案は、フェイズ・アキュミュレータの出力パターンの周期Ｔを知り、 ｆs ・Ｔを選択することによりスプリアスのエネルギ・レベルを調整しようとす るものである。
【０００８】
ディジタル・ダイレクト・シンセサイザにおいて、クロック信号を発生する信 号源１として発生する繰り返し周波数が互いに異なる複数のクロック信号源１を 選択可能に具備し、フェイズ・アキュミュレータ３の出力の出力パターン周期Ｔ をそれぞれのクロック信号ｆsについて測定する周期測定装置８を具備すること により、合成される信号スペクトルのスプリアスのエネルギを周波数的に分散、 調整するようにした。
【０００９】
この考案の実施例を図３を参照して説明する。この考案のディジタル・ダイレ クト・シンセサイザは、図１に示される従来のディジタル・ダイレクト・シンセ サイザに、発生する繰り返し周波数が互いに異なる複数のクロック信号源１を選 択回路２を介して選択可能に具備せしめ、更に、フェイズ・アキュミュレータ３ の出力の出力パターン周期Ｔをそれぞれのクロックｆs について測定する周期測 定置８をも具備せしめたものに相当する。
【００１０】 即ち、複数のクロック信号源１は、選択回路２を介して選択された何れか一つ がフェイズ・アキュミュレータ３に対してクロック信号ｆs を送り込む。周期測 定装置８は、ビット・ＯＲ回路９およびＤ型フリップフロップ１０を介して制御 定回路１１に送り込まれるフェイズ・アキュミュレータ３の出力Ａをここにおい てｆsをクロックとして測定し、フェイズ・アキュミュレータ３の出力の出力パ ターン周期Ｔを求めるものである。
【００１１】 ここで、図４を参照して、リセットを解除するとクロックｆs に同期してフェ イズ・アキュミュレータ３および周期測定装置８が動作を開始する。これにより クロックｆs に対するフェイズ・アキュミュレータ３の出力の出力パターン周期 Ｔが測定され、取り得るコード数を知ることができる。目的とする出力ｆo は、 上述の如く、ｆo ＝（ｋ／２n ）・ｆs により求められ、クロックｆs を制御回 路１２で選択することによりクロック信号源１の数だけ互いに異なるｆs ・Ｔを 選択することができる。
【００１２】
この発明のディジタル・ダイレクト・シンセサイザによれば、クロック信号源 １の数だけ互いに異なるｆs ・Ｔを選択することができ、合成される信号のスペ クトルのスプリアス・エネルギを周波数的に分散してスプリアスのレベルを調整 することができる。このシンセサイザを各種の測定器に応用すれば、その測定器 の測定精度を高めることができる。
【００１３】 なお、この考案のディジタル・ダイレクト・シンセサイザの応用例を次に示し ておく。 信号解析装置に対する応用例（図５）。 フェイズ・アキュミュレータの出力でＳin、Ｃosを記憶したメモリを読み出し 、乗算型ＤＡＣで解析したい信号と乗算した結果をそれぞれ積分することにより フーリエ解析をする。
【００１４】 伝達関数測定装置に対する応用例（図６）。 図３のフェイズ・アキュミュレータにより合成された出力信号を被測定物ＤＵ Ｔに印加し、この被測定物ＤＵＴの入力および出力（出力のみでも可）をフェイ ズ・アキュミュレータのクロックｆs に同期してＡＤ変換する。
【図１】ディジタル・ダイレクト・シンセサイザの従来
例を示す図。
例を示す図。
【図２】出力信号の周波数スペクトルを示す図。
【図３】この考案のディジタル・ダイレクト・シンセサ
イザを示す図。
イザを示す図。
【図４】波形の相互関係を示す図。
【図５】この考案の信号解析装置に対する応用例を示す
図。
図。
【図６】この考案の伝達関数測定装置に対する応用例を
示す図。
示す図。
１ クロック信号源 ２ 選択回路 ３ フェイズ・アキュミュレータ ４ データ・メモリ ５ ラッチ ６ ディジタル・アナログ・コンバータ ７ 低域ろ波器 ８ 周期測定装置 ９ ビット・ＯＲ回路 １０ Ｄ型フリップフロップ １１ 周期測定回路 １２ 制御回路
【手続補正書】
【提出日】平成４年９月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【考案の名称】 ディジタル・ダイレクト・シンセサイ
ザ
ザ
【実用新案登録請求の範囲】
【図面の簡単な説明】
【図１】ディジタル・ダイレクト
・シンセサイザの従来例を示す図。
・シンセサイザの従来例を示す図。
【図２】出力信号の周波数スペクトルを示す図。
【図３】この考案のディジタル・ダイレクト・シンセサ
イザを示す図。
イザを示す図。
【図４】波形の相互関係を示す図。
【図５】この考案の信号解析装置に対する応用例を示す
図。
図。
【図６】この考案の伝達関数測定装置に対する応用例を
示す図。
示す図。
【符号の説明】 １ クロック信号源 ２ 選択回路 ３ フェイズ・アキュミュレータ ４ データ・メモリ ５ ラッチ ６ ディジタル・アナログ・コンバータ ７ 低域ろ波器 ８ 周期測定装置 ９ ビット・ＯＲ回路 １０ Ｄ型フリップフロップ １１ 制御回路
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
Claims (1)
- 【実用新案登録請求の範囲】 【請求項１】 インクレメント・データおよびクロック
信号が供給されるフェイズ・アキュミュレータ、波形を
記憶したデータ・メモリ、ディジタル・アナログ・コン
バータ、および低域ろ波器より成るディジタル・ダイレ
クト・シンセサイザにおいて、上記クロック信号を発生
する信号源として発生する繰り返し周波数が互いに異な
る複数のクロック信号源を選択可能に具備し、上記フェ
イズ・アキュミュレータの出力の出力パターン周期をそ
れぞれのクロック信号について測定する周期測定装置を
具備したことを特徴とするディジタル・ダイレクト・シ
ンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991047134U JP2572244Y2 (ja) | 1991-06-21 | 1991-06-21 | ディジタル・ダイレクト・シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991047134U JP2572244Y2 (ja) | 1991-06-21 | 1991-06-21 | ディジタル・ダイレクト・シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH052436U true JPH052436U (ja) | 1993-01-14 |
| JP2572244Y2 JP2572244Y2 (ja) | 1998-05-20 |
Family
ID=12766656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991047134U Expired - Lifetime JP2572244Y2 (ja) | 1991-06-21 | 1991-06-21 | ディジタル・ダイレクト・シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572244Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0385334A (ja) * | 1989-08-29 | 1991-04-10 | Nippondenso Co Ltd | スロットル弁装置 |
-
1991
- 1991-06-21 JP JP1991047134U patent/JP2572244Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0385334A (ja) * | 1989-08-29 | 1991-04-10 | Nippondenso Co Ltd | スロットル弁装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2572244Y2 (ja) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100388156C (zh) | 用于基于快速跳频扩展频谱技术的蜂窝无线通信系统的直接数字频率合成器 | |
| EP1548543B1 (en) | Low jitter direct digital synthesizer | |
| US8239434B2 (en) | System, method, and apparatus for distortion analysis | |
| JP2010141933A (ja) | 高性能信号発生 | |
| JPS5930308A (ja) | 位相・振幅変換器 | |
| JPH04502092A (ja) | 周波数合成雑音に対する疑似ランダム振動 | |
| JPH03253108A (ja) | ダイレクト・デジタル・シンセサイザー及び信号発生方法 | |
| US4806881A (en) | Multi-channel modulated numerical frequency synthesizer | |
| JP2001272446A (ja) | ダイレクトディジタル周波数合成（ｄｄｓ）を用いたｎｍｒ応用装置用の周波数発生器 | |
| Murphy et al. | Ask the application engineer—33 all about direct digital synthesis | |
| Essenwanger et al. | Sine output DDSs. A survey of the state of the art | |
| JPH0828614B2 (ja) | 位相相関波形の発生方法 | |
| Kroupa | Spectral properties of DDFS: computer simulations and experimental verifications | |
| US20050248374A1 (en) | Method and apparatus for improving the frequency resolution of a direct digital synthesizer | |
| EP0391524B1 (en) | Phase accumulation dual tone multiple frequency generator | |
| US3992970A (en) | Electronic musical instrument | |
| Leitner et al. | Design techniques for direct digital synthesis circuits with improved frequency accuracy over wide frequency ranges | |
| JP2872275B2 (ja) | ＭＲ検査用ｒｆ信号発生回路配置 | |
| JPH052436U (ja) | デイジタル・ダイレクト・シンセサイザ | |
| Tang et al. | A suppressing method for spur caused by amplitude quantization in DDS | |
| US4103582A (en) | Electronic musical instrument | |
| US4108040A (en) | Electronic musical instrument | |
| JPH02139599A (ja) | 周波数ナンバー制御クロツク装置 | |
| US4839651A (en) | Apparatus for measuring the dynamic characteristics of an analog-digital converter | |
| JP3077515B2 (ja) | 任意パラメータスイープ機能付き波形発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |