JPH05243744A - 多層セラミック基板 - Google Patents
多層セラミック基板Info
- Publication number
- JPH05243744A JPH05243744A JP4081648A JP8164892A JPH05243744A JP H05243744 A JPH05243744 A JP H05243744A JP 4081648 A JP4081648 A JP 4081648A JP 8164892 A JP8164892 A JP 8164892A JP H05243744 A JPH05243744 A JP H05243744A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- multilayer ceramic
- substrate
- magnetic
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 239000002356 single layer Substances 0.000 claims abstract description 5
- 238000005304 joining Methods 0.000 claims description 6
- 239000000696 magnetic material Substances 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 11
- 239000003989 dielectric material Substances 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000004615 ingredient Substances 0.000 abstract 1
- 239000000654 additive Substances 0.000 description 5
- 238000010304 firing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000000996 additive effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910018605 Ni—Zn Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 238000005219 brazing Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- -1 end face electrodes Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 誘電体材料および磁性体材料に対する制約が
なく、かつ材料間の成分の相互拡散も起こらず、従って
高性能かつ高精度のコンデンサおよびインダクタを内蔵
可能な多層セラミック基板を提供する。 【構成】 この多層セラミック基板は、内部にコンデン
サ２４、３４が形成された多層構造の焼成済の二つの誘
電体基板２０、３０と、内部にインダクタ４４が形成さ
れた単層または多層構造の焼成済の磁性体基板４０とを
積み重ねて、導電接合手段の一例であるバンプ２６、３
６、４６によって互いに電気的かつ機械的に接合して一
体化したものである。
なく、かつ材料間の成分の相互拡散も起こらず、従って
高性能かつ高精度のコンデンサおよびインダクタを内蔵
可能な多層セラミック基板を提供する。 【構成】 この多層セラミック基板は、内部にコンデン
サ２４、３４が形成された多層構造の焼成済の二つの誘
電体基板２０、３０と、内部にインダクタ４４が形成さ
れた単層または多層構造の焼成済の磁性体基板４０とを
積み重ねて、導電接合手段の一例であるバンプ２６、３
６、４６によって互いに電気的かつ機械的に接合して一
体化したものである。
Description
【０００１】
【産業上の利用分野】この発明は、コンデンサおよびイ
ンダクタを内蔵した多層セラミック基板に関する。
ンダクタを内蔵した多層セラミック基板に関する。
【０００２】
【従来の技術】この種の多層セラミック基板の従来例を
図４に示す。この多層セラミック基板は、内部にコンデ
ンサ６が形成された誘電体２と、内部にインダクタ１４
が形成された磁性体１０とを、互いに積み重ねて一体化
したものである。４はコンデンサ６を形成する積層構造
の電極であり、１２はインダクタ１４を形成する螺旋構
造の導体である。抵抗を内蔵する必要がある場合には、
この例のように誘電体２内、または磁性体１０内に、厚
膜抵抗１６を設けていた。
図４に示す。この多層セラミック基板は、内部にコンデ
ンサ６が形成された誘電体２と、内部にインダクタ１４
が形成された磁性体１０とを、互いに積み重ねて一体化
したものである。４はコンデンサ６を形成する積層構造
の電極であり、１２はインダクタ１４を形成する螺旋構
造の導体である。抵抗を内蔵する必要がある場合には、
この例のように誘電体２内、または磁性体１０内に、厚
膜抵抗１６を設けていた。
【０００３】誘電体２は例えばＰb 系複合ペロブスカイ
ト系、ＢaＴiＯ3 系等の誘電体セラミックスから成り、
磁性体１０は例えばＭn−Ｚnフェライト系、Ｎi−Ｚnフ
ェライト系等の磁性体材料から成り、厚膜抵抗１６は例
えばルテニウム系、ホウ化ランタン系等の抵抗材料から
成る。
ト系、ＢaＴiＯ3 系等の誘電体セラミックスから成り、
磁性体１０は例えばＭn−Ｚnフェライト系、Ｎi−Ｚnフ
ェライト系等の磁性体材料から成り、厚膜抵抗１６は例
えばルテニウム系、ホウ化ランタン系等の抵抗材料から
成る。
【０００４】このような従来の多層セラミック基板は、
複数枚の誘電体グリーンシート（その内の幾つかにはコ
ンデンサ６の電極４となる導電ペーストが塗布されてい
る）と、複数枚の磁性体グリーンシート（その内の幾つ
かにはインダクタ１４の導体１２となる導電ペーストが
塗布されている）とを互いに積み重ねて加圧加熱して、
一体焼成することで作製していた。
複数枚の誘電体グリーンシート（その内の幾つかにはコ
ンデンサ６の電極４となる導電ペーストが塗布されてい
る）と、複数枚の磁性体グリーンシート（その内の幾つ
かにはインダクタ１４の導体１２となる導電ペーストが
塗布されている）とを互いに積み重ねて加圧加熱して、
一体焼成することで作製していた。
【０００５】
【発明が解決しようとする課題】ところが、上記のよう
な従来の多層セラミック基板は、一体焼成を行うため、
異種材料の焼成時の収縮率を合わせると共に成分の相互
拡散を抑える必要があることから、誘電体２および磁性
体１０に前述したような誘電体材料あるいは磁性体材料
をそのまま使用することはできず、これらに各種の添加
物を加えた材料を用いている。例えば、誘電体２がＢa
ＴiＯ3 系の誘電体セラミックスから成り、磁性体１０
がＮi−Ｚnフェライト系の磁性体材料から成る場合は、
前者にはガラス、後者にはＣuＯを添加物として用いて
いる。
な従来の多層セラミック基板は、一体焼成を行うため、
異種材料の焼成時の収縮率を合わせると共に成分の相互
拡散を抑える必要があることから、誘電体２および磁性
体１０に前述したような誘電体材料あるいは磁性体材料
をそのまま使用することはできず、これらに各種の添加
物を加えた材料を用いている。例えば、誘電体２がＢa
ＴiＯ3 系の誘電体セラミックスから成り、磁性体１０
がＮi−Ｚnフェライト系の磁性体材料から成る場合は、
前者にはガラス、後者にはＣuＯを添加物として用いて
いる。
【０００６】しかし、このような添加物を加えた誘電体
２や磁性体１０は、添加物の存在によって元の材料に比
べて誘電率、Ｑ、透磁率等が劣るため、内蔵したコンデ
ンサ６やインダクタ１４の特性が劣るという問題があ
る。
２や磁性体１０は、添加物の存在によって元の材料に比
べて誘電率、Ｑ、透磁率等が劣るため、内蔵したコンデ
ンサ６やインダクタ１４の特性が劣るという問題があ
る。
【０００７】また、一体焼成可能な材料は焼成条件に敏
感であるため、内蔵したコンデンサ６やインダクタ１４
の特性の安定性に乏しく、そのため歩留りが悪いという
問題もある。
感であるため、内蔵したコンデンサ６やインダクタ１４
の特性の安定性に乏しく、そのため歩留りが悪いという
問題もある。
【０００８】そこでこの発明は、誘電体材料および磁性
体材料に対する制約がなく、かつ材料間の成分の相互拡
散も起こらず、従って高性能かつ高精度のコンデンサお
よびインダクタを内蔵可能な多層セラミック基板を提供
することを主たる目的とする。
体材料に対する制約がなく、かつ材料間の成分の相互拡
散も起こらず、従って高性能かつ高精度のコンデンサお
よびインダクタを内蔵可能な多層セラミック基板を提供
することを主たる目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、この発明の多層セラミック基板は、内部にコンデン
サが形成された多層構造の焼成済の１以上の誘電体基板
と、内部にインダクタが形成された単層または多層構造
の焼成済の１以上の磁性体基板とを積み重ねて、導電接
合手段によって互いに電気的かつ機械的に接合して一体
化して成ることを特徴とする。
め、この発明の多層セラミック基板は、内部にコンデン
サが形成された多層構造の焼成済の１以上の誘電体基板
と、内部にインダクタが形成された単層または多層構造
の焼成済の１以上の磁性体基板とを積み重ねて、導電接
合手段によって互いに電気的かつ機械的に接合して一体
化して成ることを特徴とする。
【００１０】
【作用】上記多層セラミック基板は、焼成済の基板同士
を積み重ねて導電接合した構造であるので、従来の一体
焼成構造のものと違って、誘電体材料および磁性体材料
に対する制約がなく、かつ材料間の成分の相互拡散も起
こらない。従って、高性能かつ高精度のコンデンサおよ
びインダクタを内蔵可能である。
を積み重ねて導電接合した構造であるので、従来の一体
焼成構造のものと違って、誘電体材料および磁性体材料
に対する制約がなく、かつ材料間の成分の相互拡散も起
こらない。従って、高性能かつ高精度のコンデンサおよ
びインダクタを内蔵可能である。
【００１１】
【実施例】図１は、この発明の一実施例に係る多層セラ
ミック基板を示す概略断面図である。この多層セラミッ
ク基板は、内部にコンデンサ２４を含む幾つかのコンデ
ンサが形成された多層構造の焼成済の誘電体基板２０
と、内部にインダクタ４４を含む幾つかのインダクタが
形成された単層または多層構造の焼成済の磁性体基板４
０と、内部にコンデンサ３４を含む幾つかのコンデンサ
が形成された多層構造の焼成済の誘電体基板３０とを積
み重ねている。２２、３２はコンデンサ２４、３４をそ
れぞれ形成する積層構造の電極であり、４２はインダク
タ４４を形成する螺旋構造の導体である。
ミック基板を示す概略断面図である。この多層セラミッ
ク基板は、内部にコンデンサ２４を含む幾つかのコンデ
ンサが形成された多層構造の焼成済の誘電体基板２０
と、内部にインダクタ４４を含む幾つかのインダクタが
形成された単層または多層構造の焼成済の磁性体基板４
０と、内部にコンデンサ３４を含む幾つかのコンデンサ
が形成された多層構造の焼成済の誘電体基板３０とを積
み重ねている。２２、３２はコンデンサ２４、３４をそ
れぞれ形成する積層構造の電極であり、４２はインダク
タ４４を形成する螺旋構造の導体である。
【００１２】そして、この例では導電接合手段として、
誘電体基板２０および３０の片面に幾つかのバンプ２６
および３６を設けており、かつ磁性体基板４０の両面の
前記バンプ２６、３６に対向する位置にバンプ４６を設
けており、これらのバンプ２６、３６、４６を用いて誘
電体基板２０、３０および磁性体基板４０間を互いに電
気的かつ機械的に焼付接合して一体化している。このバ
ンプ２６、３６、４６は、各基板２０、３０、４０の内
部の電極と導電接続されていても良い。
誘電体基板２０および３０の片面に幾つかのバンプ２６
および３６を設けており、かつ磁性体基板４０の両面の
前記バンプ２６、３６に対向する位置にバンプ４６を設
けており、これらのバンプ２６、３６、４６を用いて誘
電体基板２０、３０および磁性体基板４０間を互いに電
気的かつ機械的に焼付接合して一体化している。このバ
ンプ２６、３６、４６は、各基板２０、３０、４０の内
部の電極と導電接続されていても良い。
【００１３】抵抗をも内蔵させたい場合は、厚膜抵抗を
誘電体基板２０、３０、磁性体基板４０のいずれかの内
側になる面に形成しておけば良い。この例では、磁性体
基板４０の上面に厚膜抵抗５８を形成している。
誘電体基板２０、３０、磁性体基板４０のいずれかの内
側になる面に形成しておけば良い。この例では、磁性体
基板４０の上面に厚膜抵抗５８を形成している。
【００１４】上記誘電体基板２０および３０は例えばＰ
b系複合ペロブスカイト系、ＢaＴiＯ3 系等の誘電体セ
ラミックスから成り、磁性体４０は例えばＭn−Ｚnフェ
ライト系、Ｎi−Ｚnフェライト系等の磁性体材料から成
り、厚膜抵抗５８は例えばルテニウム系、ホウ化ランタ
ン系等の抵抗材料から成る。
b系複合ペロブスカイト系、ＢaＴiＯ3 系等の誘電体セ
ラミックスから成り、磁性体４０は例えばＭn−Ｚnフェ
ライト系、Ｎi−Ｚnフェライト系等の磁性体材料から成
り、厚膜抵抗５８は例えばルテニウム系、ホウ化ランタ
ン系等の抵抗材料から成る。
【００１５】このような多層セラミック基板の表面に
は、必要に応じて幾つかの電子部品が搭載される。この
例では、誘電体基板２０の上面にＩＣチップ５４および
チップコンデンサ、チップ抵抗等のチップ部品５６が搭
載されている。５５はボンディングワイヤである。
は、必要に応じて幾つかの電子部品が搭載される。この
例では、誘電体基板２０の上面にＩＣチップ５４および
チップコンデンサ、チップ抵抗等のチップ部品５６が搭
載されている。５５はボンディングワイヤである。
【００１６】なお、上記のようなバンプ２６、３６、４
６、ＩＣチップ５４、チップ部品５６、厚膜抵抗５８に
は、基板２０、３０、４０の内部または表面で電極がつ
ながっているが、ここではその図示を省略している。
６、ＩＣチップ５４、チップ部品５６、厚膜抵抗５８に
は、基板２０、３０、４０の内部または表面で電極がつ
ながっているが、ここではその図示を省略している。
【００１７】各基板２０、３０、４０の間５０、５２に
は、低融点ガラス、接着剤等を詰めて、それで基板同士
の接合を強化したり、隙間を密閉するようにしても良
い。
は、低融点ガラス、接着剤等を詰めて、それで基板同士
の接合を強化したり、隙間を密閉するようにしても良
い。
【００１８】上記のような多層セラミック基板の作製方
法の一例を説明すると、次のとおりである。
法の一例を説明すると、次のとおりである。
【００１９】 複数枚の誘電体グリーンシート（その
内の幾つかにはコンデンサ２４、３４の電極２２、３２
となる導電ペーストが塗布されている）を積み重ねて加
圧加熱して焼成して、上記のような誘電体基板２０およ
び３０をそれぞれ作製する。そして必要に応じて、コン
デンサ２４、３４にトリミングを施す。図１中のＡはト
リミング個所を模式的に示したものである。また、片面
にバンプ２６、３６をそれぞれ形成しておく。
内の幾つかにはコンデンサ２４、３４の電極２２、３２
となる導電ペーストが塗布されている）を積み重ねて加
圧加熱して焼成して、上記のような誘電体基板２０およ
び３０をそれぞれ作製する。そして必要に応じて、コン
デンサ２４、３４にトリミングを施す。図１中のＡはト
リミング個所を模式的に示したものである。また、片面
にバンプ２６、３６をそれぞれ形成しておく。
【００２０】 複数枚の磁性体グリーンシート（その
内の幾つかにはインダクタ４４の導体４２となる導電ペ
ーストが塗布されている）を積み重ねて加圧加熱して焼
成して、上記のような磁性体基板４０を作製する。そし
て必要に応じて、インダクタ４４にトリミングを施す。
また、両面にバンプ４６を形成しておく。但し、この磁
性体基板４０は、インダクタ４４の構造等によっては単
層構造であっても良い。前述したような厚膜抵抗５８を
内蔵させる場合は、それをこの磁性体基板４０の表面に
形成し、これにも必要に応じてトリミングを施してお
く。
内の幾つかにはインダクタ４４の導体４２となる導電ペ
ーストが塗布されている）を積み重ねて加圧加熱して焼
成して、上記のような磁性体基板４０を作製する。そし
て必要に応じて、インダクタ４４にトリミングを施す。
また、両面にバンプ４６を形成しておく。但し、この磁
性体基板４０は、インダクタ４４の構造等によっては単
層構造であっても良い。前述したような厚膜抵抗５８を
内蔵させる場合は、それをこの磁性体基板４０の表面に
形成し、これにも必要に応じてトリミングを施してお
く。
【００２１】 そして、上記、により作製された
誘電体基板２０、３０および磁性体基板４０を互いに積
み重ねて熱処理して、バンプ２６、３６、４６同士を焼
付、接合する。これによって、図１に示したような多層
セラミック基板が得られる。
誘電体基板２０、３０および磁性体基板４０を互いに積
み重ねて熱処理して、バンプ２６、３６、４６同士を焼
付、接合する。これによって、図１に示したような多層
セラミック基板が得られる。
【００２２】上記多層セラミック基板は、焼成済の基板
２０、３０、４０同士を積み重ねて導電接合した構造で
あるので、従来の一体焼成構造のものと違って、誘電体
基板２０、３０および磁性体基板４０に用いる誘電体材
料および磁性体材料に対する制約がなく、かつ材料間の
成分の相互拡散も起こらない。厚膜抵抗５８等の抵抗を
設ける場合は、その抵抗材料についても同様に制約がな
い。従って、高性能かつ高精度のコンデンサおよびイン
ダクタを、更に必要に応じて抵抗をも、内蔵可能であ
る。即ち、上記構造によれば、高密度、高精度かつ高性
能の多層セラミック基板が実現できる。また、一体焼成
の場合と違って歩留りが悪化することもない。
２０、３０、４０同士を積み重ねて導電接合した構造で
あるので、従来の一体焼成構造のものと違って、誘電体
基板２０、３０および磁性体基板４０に用いる誘電体材
料および磁性体材料に対する制約がなく、かつ材料間の
成分の相互拡散も起こらない。厚膜抵抗５８等の抵抗を
設ける場合は、その抵抗材料についても同様に制約がな
い。従って、高性能かつ高精度のコンデンサおよびイン
ダクタを、更に必要に応じて抵抗をも、内蔵可能であ
る。即ち、上記構造によれば、高密度、高精度かつ高性
能の多層セラミック基板が実現できる。また、一体焼成
の場合と違って歩留りが悪化することもない。
【００２３】また、従来の多層セラミック基板では、誘
電体２と磁性体１０の一体焼成後に、中の方にあるコン
デンサ、インダクタおよび抵抗にトリミングを施すこと
は困難であり、このこともコンデンサ、インダクタおよ
び抵抗の精度を高めることができない一因であったが、
本多層セラミック基板では、中の方になるコンデンサ、
インダクタおよび抵抗にも、全体を積み重ねて接合する
前にトリミングを施しておけるので、この点からも、コ
ンデンサ、インダクタおよび抵抗の精度を高めることが
できる。
電体２と磁性体１０の一体焼成後に、中の方にあるコン
デンサ、インダクタおよび抵抗にトリミングを施すこと
は困難であり、このこともコンデンサ、インダクタおよ
び抵抗の精度を高めることができない一因であったが、
本多層セラミック基板では、中の方になるコンデンサ、
インダクタおよび抵抗にも、全体を積み重ねて接合する
前にトリミングを施しておけるので、この点からも、コ
ンデンサ、インダクタおよび抵抗の精度を高めることが
できる。
【００２４】なお、上記のような誘電体基板２０、３０
および磁性体基板４０を互いに電気的かつ機械的に接合
する導電接合手段としては、上記例のようなバンプ２
６、３６、４６の代わりに、ロウ付けや導電接着材を用
いても良く、更に端面電極や金属ピン等を用いても良
い。
および磁性体基板４０を互いに電気的かつ機械的に接合
する導電接合手段としては、上記例のようなバンプ２
６、３６、４６の代わりに、ロウ付けや導電接着材を用
いても良く、更に端面電極や金属ピン等を用いても良
い。
【００２５】図２は端面電極を用いる例を簡単に示した
ものであり、例えば上記のような誘電体基板２０、３０
および磁性体基板４０の端面に、それらを積み重ねて一
体化する前に、端面電極６０、６２の元になる電極ペー
ストをそれぞれ塗布しておき、そのようなものを積み重
ねてこの電極ペーストを焼結させることにより、端面電
極６０、６２が各基板２０、３０、４０の内部あるいは
表面の電極と接合されると共に、端面電極６０、６２同
士が接合されて、全体が一体化する。
ものであり、例えば上記のような誘電体基板２０、３０
および磁性体基板４０の端面に、それらを積み重ねて一
体化する前に、端面電極６０、６２の元になる電極ペー
ストをそれぞれ塗布しておき、そのようなものを積み重
ねてこの電極ペーストを焼結させることにより、端面電
極６０、６２が各基板２０、３０、４０の内部あるいは
表面の電極と接合されると共に、端面電極６０、６２同
士が接合されて、全体が一体化する。
【００２６】図３は金属ピンを用いる例を簡単に示した
ものであり、例えば上記のような誘電体基板２０、３０
および磁性体基板４０の必要個所に、それらの内部ある
いは表面の電極につながるスルーホール６４、６６をそ
れぞれ設けておいてその内壁にも電極を形成しておき、
そこに金属ピン６８を差し込むことにより、各基板２
０、３０、４０間が電気的かつ機械的に接合されて全体
が一体化する。
ものであり、例えば上記のような誘電体基板２０、３０
および磁性体基板４０の必要個所に、それらの内部ある
いは表面の電極につながるスルーホール６４、６６をそ
れぞれ設けておいてその内壁にも電極を形成しておき、
そこに金属ピン６８を差し込むことにより、各基板２
０、３０、４０間が電気的かつ機械的に接合されて全体
が一体化する。
【００２７】上記のようなロウ付け、導電接着材、端面
電極、金属ピンを用いる場合も、各基板２０、３０、４
０の間５０、５２に、図１の実施例のところで説明した
ように、低融点ガラスや樹脂等を詰めることを併用して
も良い。
電極、金属ピンを用いる場合も、各基板２０、３０、４
０の間５０、５２に、図１の実施例のところで説明した
ように、低融点ガラスや樹脂等を詰めることを併用して
も良い。
【００２８】
【発明の効果】以上のようにこの発明の多層セラミック
基板は、焼成済の基板同士を積み重ねて導電接合した構
造であるので、従来の一体焼成構造のものと違って、誘
電体基板および磁性体基板に用いる誘電体材料および磁
性体材料に対する制約がなく、かつ材料間の成分の相互
拡散も起こらない。従って、高性能かつ高精度のコンデ
ンサおよびインダクタを内蔵可能である。しかも中の方
になるコンデンサおよびインダクタにも、全体を積み重
ねて接合する前にトリミングを施しておけるので、この
点からもコンデンサおよびインダクタの精度を高めるこ
とができる。従ってこの発明によれば、高密度、高精度
かつ高性能の多層セラミック基板を実現することができ
る。
基板は、焼成済の基板同士を積み重ねて導電接合した構
造であるので、従来の一体焼成構造のものと違って、誘
電体基板および磁性体基板に用いる誘電体材料および磁
性体材料に対する制約がなく、かつ材料間の成分の相互
拡散も起こらない。従って、高性能かつ高精度のコンデ
ンサおよびインダクタを内蔵可能である。しかも中の方
になるコンデンサおよびインダクタにも、全体を積み重
ねて接合する前にトリミングを施しておけるので、この
点からもコンデンサおよびインダクタの精度を高めるこ
とができる。従ってこの発明によれば、高密度、高精度
かつ高性能の多層セラミック基板を実現することができ
る。
【図１】 この発明の一実施例に係る多層セラミック基
板を示す概略断面図である。
板を示す概略断面図である。
【図２】 導電接合手段の他の例を簡単に示す概略断面
図である。
図である。
【図３】 導電接合手段の更に他の例を簡単に示す概略
断面図である。
断面図である。
【図４】 従来の多層セラミック基板の一例を示す概略
断面図である。
断面図である。
２０ 誘電体基板 ２４ コンデンサ ２６ バンプ ３０ 誘電体基板 ３４ コンデンサ ３６ バンプ ４０ 磁性体基板 ４４ インダクタ ４６ バンプ
Claims (1)
- 【請求項１】 内部にコンデンサが形成された多層構造
の焼成済の１以上の誘電体基板と、内部にインダクタが
形成された単層または多層構造の焼成済の１以上の磁性
体基板とを積み重ねて、導電接合手段によって互いに電
気的かつ機械的に接合して一体化して成ることを特徴と
する多層セラミック基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081648A JPH05243744A (ja) | 1992-03-02 | 1992-03-02 | 多層セラミック基板 |
| US08/024,537 US5384434A (en) | 1992-03-02 | 1993-03-01 | Multilayer ceramic circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4081648A JPH05243744A (ja) | 1992-03-02 | 1992-03-02 | 多層セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243744A true JPH05243744A (ja) | 1993-09-21 |
Family
ID=13752163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4081648A Pending JPH05243744A (ja) | 1992-03-02 | 1992-03-02 | 多層セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243744A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221462A (ja) * | 1994-02-03 | 1995-08-18 | Murata Mfg Co Ltd | 複合回路部品 |
| JP2007103466A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 多層プリント配線板、多層プリント配線板の製造方法、電子機器 |
| CN106062903A (zh) * | 2014-03-04 | 2016-10-26 | 株式会社村田制作所 | 电感器装置、电感器阵列和多层基板以及电感器装置的制造方法 |
-
1992
- 1992-03-02 JP JP4081648A patent/JPH05243744A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221462A (ja) * | 1994-02-03 | 1995-08-18 | Murata Mfg Co Ltd | 複合回路部品 |
| JP2007103466A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 多層プリント配線板、多層プリント配線板の製造方法、電子機器 |
| CN106062903A (zh) * | 2014-03-04 | 2016-10-26 | 株式会社村田制作所 | 电感器装置、电感器阵列和多层基板以及电感器装置的制造方法 |
| JPWO2015133310A1 (ja) * | 2014-03-04 | 2017-04-06 | 株式会社村田製作所 | インダクタ装置、インダクタアレイおよび多層基板、ならびにインダクタ装置の製造方法 |
| CN106062903B (zh) * | 2014-03-04 | 2018-08-28 | 株式会社村田制作所 | 电感器装置、电感器阵列和多层基板以及电感器装置的制造方法 |
| US10734150B2 (en) | 2014-03-04 | 2020-08-04 | Murata Manufacturing Co., Ltd. | Inductor device, inductor array, and multilayered substrate, and method for manufacturing inductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384434A (en) | Multilayer ceramic circuit board | |
| US12224122B2 (en) | Electronic component, circuit board, and method of mounting electronic component on circuit board | |
| US6504466B1 (en) | Lamination-type coil component and method of producing the same | |
| US10811194B2 (en) | Composite electronic component and resistor | |
| US10141116B2 (en) | Composite electronic component and resistor device | |
| US10299383B2 (en) | Composite electronic component and resistance element | |
| US10453617B2 (en) | Composite electronic component and resistance element | |
| WO2008050657A1 (en) | Laminate capacitor | |
| US6711029B2 (en) | Low temperature co-fired ceramic with improved shrinkage control | |
| US10186381B2 (en) | Composite electronic component and resistance element | |
| JPH053134A (ja) | 積層セラミツクコンデンサの外部電極の製造方法 | |
| JPH05243744A (ja) | 多層セラミック基板 | |
| JP3200954B2 (ja) | 複合電子部品 | |
| JPH05243745A (ja) | 多層セラミック基板 | |
| JP3669404B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JPH0714110B2 (ja) | 多層セラミック基板 | |
| JPS6341205B2 (ja) | ||
| JP2001144438A (ja) | 多層セラミック基板およびその製造方法 | |
| JP2700833B2 (ja) | セラミック複合電子部品およびその製造方法 | |
| JPH03263311A (ja) | 積層複合部品 | |
| JP3305009B2 (ja) | 誘電体共振器及び誘電体フィルタ | |
| JPH08236409A (ja) | 積層複合部品およびその製造方法 | |
| JP2642754B2 (ja) | Ｌｃ複合ネットワーク部品及びその製造方法 | |
| JPH02288317A (ja) | 積層インダクタの製造方法 |