JPH05244573A

JPH05244573A - 画像信号処理装置及び方法

Info

Publication number: JPH05244573A
Application number: JP4255028A
Authority: JP
Inventors: David J Hedley; ジョンヘドリーデービッド
Original assignee: Sony Broadcast and Communications Ltd
Current assignee: Sony Broadcast and Communications Ltd
Priority date: 1991-09-27
Filing date: 1992-09-24
Publication date: 1993-09-21
Also published as: GB2260053B; US5430488A; GB2260053A; GB9120624D0

Abstract

(57)【要約】【構成】インタレース・フォーマットの画像データを
垂直処理の前に完全フレーム・フォーマットに変換す
る。交替バッファメモリ４０を用い、書込み制御器４８
の制御の下に交替バッファメモリの一方であるＤＲＡＭ
４４の偶数アドレスにフィールド０を書込む。フィール
ド１は奇数アドレスに書込む。ＤＲＡＭ４４の連続アド
レスから信号処理エンジン６２に完全フレーム・フォー
マットでデータを読込む。その間、交替バッファメモリ
４０の他方であるＤＲＡＭ４６に次のフレームを書込
む。【効果】この構成により、完全フレーム・フォーマッ
トで捉えたデータを完全フレーム・フォーマットで垂直
処理でき、その垂直解像度が保持される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像信号処理、もっと
詳しくいえば、フレームのフォーマットで発生され（又
は捉えられ）信号処理装置に送られる前にインタレース
（飛越し走査）フォーマットに変換される画像データの
画像信号処理に関するものである。

【０００２】

【従来の技術】ビデオ映像を操作するデジタルビデオ効
果システムのような画像信号処理システムは、公知であ
る。このようなシステムは、開発が十分進んでいて広範
囲の複雑な効果を発生することができる。これまで、こ
れらのビデオシステムをフィルム映像についても動作で
きるように改造する提案があった。これは、フィルムと
高品位ビデオ画像の統合を可能とし、新しいハードウエ
アを用いることなくフィルム画像に対してもビデオ画像
システムの複雑な効果を発生するものである。

【０００３】かようなフィルムとビデオの統合に対する
障壁は、ビデオ画像がインタレース・フォーマットで捉
えられ（撮像され）ているのに対し、フィルム画像は大
体完全フレーム・フォーマットで捉えられていることで
ある。既存の画像処理ハードウエアは、完全フレーム・
フォーマットのデータでなくインターレース・フォーマ
ットのビデオデータを取扱うべく開発されてきた。これ
を克服するため、完全フレーム・フォーマット・データ
を、既存の画像処理ハードウエアに送る前にインタレー
ス・フォーマットに変換することが考えられる。６０Ｈ
ｚ２：１インタレース・フォーマット・データと３０Ｈ
ｚ１：１完全フレーム・フォーマット・データのデータ
レートは、与えられたピクセル（画素）のアレイに対し
ては同じであることが認められるであろう。したがっ
て、このフォーマット変換は、ビデオとフィルムを統合
する簡単で効率的な方法であるように見える。

【０００４】

【発明が解決しようとする課題】しかし、この簡単な方
法について１つ問題がある。一定のデータ・サンプル・
レートに対して、インタレース・フォーマットが低い垂
直空間解像度の代わりに大きな時間解像度を与えるのに
対し、完全フレーム・フォーマットは低い時間解像度の
代わりに大きな垂直空間解像度を与えている。完全フレ
ーム・フォーマットで捉えた画像データを単にインタレ
ース・フォーマットに変換すると、隣接する完全フレー
ムのラスタ・ラインが続いて供給されないので、時間解
像度は改善されず、しかも潜在的空間解像度が失われ
る。したがって、画像データの連続ラインを用いるどん
な信号処理装置（例えば、垂直有限インパルス応答フィ
ルタ）も、信号処理において上記インタレース・フォー
マット・データを用いるとき、１つおきのラインが供給
されるだけであり、空間解像度が減少する結果となって
いた。本発明の課題は、空間解像度を失うことなく完全
フレーム及びラスタ画像データの統合処理を可能とする
ことである。

【０００５】

【課題を解決するための手段及び作用】本発明は、一面
からみて、次の構成要素を有する画像信号処理装置を提
供する。（ｉ）フレーム・フォーマットで捉えられたインタレー
ス・フィールド・フォーマットに変換されたラスタ画像
データを受入れる入力メモリ、（ii）上記入力メモリか
らラスタ画像データをフレーム・フォーマットで読出す
入力メモリ・リーダ、（iii)上記入力メモリから読出さ
れたフレーム・フォーマットのラスタ画像データの連続
するラインを用いて、あとのフレーム・フォーマット表
示に適するように処理された画像データを発生する信号
処理手段。

【０００６】本発明は、完全フレーム・フォーマットの
画像データをインタレース・フォーマットに変換してフ
ィルムとビデオの統合を簡単に行うのはよいが、画像の
連続ラインを用いる信号処理において、この信号処理を
する前にデータを完全フレーム・フォーマットに再変換
しないと、空間解像度が低下するという認識に基くもの
である。本発明は、この問題を次のようにして解決し
た。インタレース・データのフィールドを信号処理装置
内のメモリに書込み、このメモリからデータのラインを
適切な順序で読出すことにより、完全フレーム・フォー
マット・データを再構成する。その後の信号処理におい
て、完全フレーム・フォーマット・データを再構成す
る。その後の信号処理において、完全フレーム・フォー
マットで捉えられたデータが本来備えた高い垂直空間解
像度を利用する。

【０００７】画像処理に伴う高いデータレートからみ
て、データの実時間処理ができる程十分に速いハードウ
エアを設けるのは問題である。本発明の好適な実施例で
は、上記メモリは交替バッファメモリを有する。この構
成により、該バッファの一方で１フレームのフィールド
を記憶し、該バッファの他方で、記憶されたデータの先
行フィールドを適切な順序で読出し完全フレーム・デー
タを再構成することが可能となる。こうすると、処理に
１フレームの遅れが出るが、１完全フレーム周期の間に
ハードウエアがフォーマットの変換を行うことができ
る。

【０００８】適切な順序で読出す簡単で効率のよい有利
な方法は、上記入力メモリのアドレッシング（アドレス
指定）を制御する入力アドレス発生器を設けることであ
る。この入力アドレス発生器は、その最下位ビットをイ
ンタレース・フィールド・フォーマットの上記ラスタ画
像データの第１フィールドを受けるとき第１の値に合わ
せ、インタレース・フィールド・フォーマットの上記ラ
スタ画像データの第２フィールドを受けるとき第２の値
に合わせる動作をする。

【０００９】事情によっては、入力メモリから完全フレ
ーム・フォーマット・データを完全フレーム・ブロック
・データとして読出すのが適切であろう。しかし、好適
な実施例では、使用するハードウエアの中に１インタレ
ース・フィールドに等しいサイズのブロック・データを
扱うように強制されているもの（例えば、１トラックが
１フィールドに対応するテープレコーダ）があることか
ら、上記入力メモリ・リーダは、フレーム・フォーマッ
トの上記ラスタ画像データをブランキング期間で分離さ
れた１完全フレームの２つの半部として読出す（図７の
Ｃ参照）。

【００１０】完全フレーム・データを半分に分けるこの
やり方は、幾つかのハードウエアの制約を克服するもの
の、それ自体の別の問題を生じる。インタレース・デー
タのフィールド間の正常なブランキング期間は、画像の
端縁におけるデータに対応する時間に発生するが、完全
フレーム・データの中間にあるブランキング期間は、画
像のよく見える中央に対応している。一定数の連続ライ
ンからの値に頼る信号処理を行う場合、画像の中央にあ
るブランキング期間に及ぶサンプルに頼るという、望ま
しくない結果になることがある。画像の中央によく見え
る不連続部分が現れるのを避けるため、上記信号処理手
段がデータ値メモリ（ラッチ）内に保持される異なるラ
スタ・ラインからのデータ値を利用する如き実施例で
は、上記データ値メモリを上記ブランキング期間中は書
込み禁止にしている。こうすると、サンプル値がブラン
キング期間中ずっと保持され、結果において連続性が保
たれることになる。

【００１１】信号処理は、画像の混合や画像間のワイプ
のような効果を作るためのものであるが、本発明は、上
記の信号処理手段が垂直フィルタを有するとき特に有利
である。

【００１２】本発明は、或る数の異なるフォーマットに
ついて使用できるが、上記入力メモリが、ラスタ３０Ｈ
ｚフレーム・フォーマットで発生されたのち上記画像信
号処理装置に送られる前にラスタ６０Ｈｚインタレース
・ビデオ・フォーマットに変換されたラスタ画像データ
である、インタレース・フィールド・フォーマットのラ
スタ画像データを受入れて動作するような場合に、特に
適するものである。それらのデータレートは同じであ
り、そのインタレース・フォーマットは、フィルム画像
に比べて質が劣らない高品位標準方式に適合するもので
ある。

【００１３】上記画像信号処理装置の出力側で、ハード
ウエアの品目間交換のためのインタレース・フォーマッ
トと、信号処理に使用する完全フレーム・フォーマット
との間の変換がまた必要である。この目的のため、本発
明の好適な実施例では更に、上記信号処理手段からフレ
ーム・フォーマットに処理された画像データを受入れる
出力メモリと、該出力メモリからインタレース・フォー
マットに処理された画像データを読出して出力する出力
メモリ・リーダとを設ける。データをインタレース・フ
ォーマットに戻すこのような変換をすると（例えば、イ
ンタレース・データ用に設計されたビデオテープレコー
ダに記録するために）、表示する前に再びフレーム・フ
ォーマットに戻さなければならないことを理解された
い。完全フレーム・フォーマットで捉えられた画像は、
最後には完全フレーム・フォーマットで表示すべきであ
る。

【００１４】本発明は、もう１つの面からみると、次の
ステップを含む画像信号処理方法を提供する。（ｉ）フレーム・フォーマットで捉えられインタレース
・フィールド・フォーマットに変換されたラスタ画像デ
ータを入力メモリに受入れること、（ii）上記入力メモ
リからラスタ画像データをフレーム・フォーマットで読
出すこと、（iii)上記入力メモリから読出されたフレー
ム・フォーマットのラスタ画像データの連続するライン
を用いて、あとのフレーム・フォーマット表示に適する
ように処理された画像データを発生するように信号処理
すること。

【００１５】

【実施例】以下、図面により本発明を具体的に説明す
る。図１〜４は、異なる捕捉画像及び画像処理フォーマ
ットを用いた場合、その処理の種々の段階における画像
を表わすものである。図１は、インタレースの捕捉画
像、ろ波画像及び表示画像を示す。図２は、完全フレー
ムの捕捉画像、ろ波画像及び表示画像を示す。図３は、
完全フレームの捕捉画像、インタレースのろ波画像及び
表示画像を示す。図４は、完全フレーム・フォーマット
からインタレース・フォーマットへ及びインタレース・
フォーマットから完全フレーム・フォーマットへの画像
データ・フォーマットの変化を示す。

【００１６】これらの図は、異なる方法の種々の長所と
短所を示している。説明を簡単にするため、各システム
は１２本だけのラスタ走査ラインをもつものと仮定す
る。処理しようとする画像は、黒白交互の６つの水平ス
トリップより成る正方形であって、フィールド間及びフ
レーム間の周期に比べて急速に左方向に動いているもの
とする。正方形を形成する交番ストリップは、ラスタ・
ラインの数に比べて高い垂直周波数を有する。このよう
な高い垂直周波数をもつ急速運動画像は、どちらかとい
えば極端な画像であり、使用する処理システムの短所を
目立たせるものである。

【００１７】図１において、階段２は、ラスタ・ライン
１，３，５，７，９及び１１より成るフィールド１の捕
捉画像を示す。ラスタ・ライン３，５及び７は、正方形
の白ストリップを拾い上げている（×印で示す。）。ラ
スタ・ライン１，９及び１１は空白である。捕捉画像自
体は、実際上瞬間的なものであると仮定する。

【００１８】階段２からのフィールド１は、それから垂
直ろ波を受けて段階４に示すろ波されたフィールドを生
じる。これらの例では、使用する垂直ろ波により、最高
の垂直空間周波数（これらの高周波数は擬似効果を発生
する可能性がある。）にわたって平均し、正方形の水平
端縁の色を１ラスタ・ライン間隔にわたって背景の色に
混ぜようとした。このようなろ波技法は、公知の適当な
有限インパルス応答フィルタとライン遅延素子で実施で
きる。図に示すように、このろ波を行うと、捕捉画像に
おける３本の原ストリップの上下に灰色のストリップが
生じる。フィールド１は原画像のラインの半分のみより
成るので、このライン間ろ波により解像度が比較的低く
なる。

【００１９】段階６及び８は、フィールド０について同
じ処理をしたものを示す。この場合、フィールド０のラ
スタ・ライン４，６及び８で拾い上げられるものは黒ス
トリップである（斜線で示す。）。垂直ろ波により、捕
捉画像における３本の原ストリップの上下に灰色のスト
リップ（必ずしもフィールド１と同じ灰色ではない。）
が生じる。

【００２０】フィールド０が捉えられる時点で、急速に
動く正方形は距離Ｈだけ左方向に動いている。これは、
ろ波されたフィールド０におけるストリップの位置に現
れる。フィールド間遅延が小さいと、急速運動正方形の
追従はよくなる。段階１０及び１２は、段階４及び８の
ようなろ波されたフィールドで生じる連続インタレース
表示を示す。段階１０の画像は、ろ波されたフィールド
の素材より成る。連続する表示フィールド間で、左方向
にＨだけシフトしているのが見える。

【００２１】垂直ろ波により、平均化と、水平端縁の色
の背景色への混合とを生じさせようとしたが、画像の高
い垂直周波数とインタレース・フォーマットの低い垂直
解像度のため、動作が良好でなく所望の結果が得られな
かった。

【００２２】交番するラスタ・ラインのみがフィルタに
供給されるので、これまで正確な平均化ができなかっ
た。そのため、連続する対照的な黒と白のフィールドが
表示されるとき、顕著なフリッカ（明滅）を示すことに
なる。端縁の混合については、混合が１ラスタ・ライン
を越えて２ラスタ・ラインに及び、垂直解像度が落ち
る。

【００２３】図１に示すシステムの垂直ろ波動作は、低
垂直解像度のためよくないが、正方形の左方向運動の追
従は、高い時間解像度のためよくなる。表示される正方
形の位置は、各表示フィールド間で量Ｈだけ左方向に動
き、画像は距離Ｈにわたり擦（こす）ったようになる。

【００２４】図２は、完全フレームの捕捉、ろ波及び表
示の動作をするシステムを示す。段階１４で、正方形は
１２本のラスタ・ラインでラスタ走査される。図１のシ
ステムと正確に比較するため、図２の総合データレート
を図１のそれと同じとする。したがって、１完全フレー
ムの捕捉画像は、図１のシステムの２フィールド捕捉毎
に１回発生する。

【００２５】階段１６及び１８は、続いて表示されるろ
波された完全フレーム画像を示す。垂直ろ波によって完
全フレーム捕捉画像の垂直解像度が増加し、画像全体の
正しい平均化が達成され、ただ１つの灰色ストリップが
正方形の水平端縁の上と下に生じる。ただし、垂直解像
度は増加するが、時間解像度は減少する。段階１６及び
１８の画像間での画像の左方向への動きは２Ｈとなり、
このため追従が滑らかでなくなり、動きが一層断続的に
見える。

【００２６】図３は、完全フレームの捕捉画像をインタ
レース・フォーマットに変換して、インタレース・ビデ
オ画像用に設計されたハードウエアを使用して処理でき
るようにする簡単なシステムを示す。段階２０は、図２
のシステムと同様に１２本のラスタ・ラインで捉えられ
た完全フレームを示す。この完全フレーム画像はそれか
ら、段階２２及び２４で示す２つのインタレース・フィ
ールドに分割される。これらの各フィールドは、完全フ
レーム画像より垂直解像度が低い。２フィールドのデー
タはそれから、所望のフォーマットで垂直ろ波を行う信
号処理ハードウエアに送られる。

【００２７】各フィールドの垂直解像度が低くなること
は、垂直ろ波が、図１のシステムで述べたと同じ不良動
作をすることを意味する。２つのインタレース・フィー
ルドはそれから、完全フレーム表示となるように結合さ
れる段階２６及び２８に、画像を完全フレームで表示す
る順序を示す。画像が完全フレームで捉えられているの
で、フィールド・データの時間解像度は相対的に低くな
り、これは表示される完全フレーム画像に現れる。ま
た、表示画像の各ストリップは、距離２Ｈだけずれる。

【００２８】図３のシステムは、図１及び２のシステム
の混成物と考えられる。これは、完全フレーム・フォー
マットで捉えられたデータをインタレース・フォーマッ
ト用に設計されたハードウエアに適合させるよう意図し
たものである。しかし、あいにく図３の混成システム
は、図１及び２の各システムの悪い面を受け継いでい
る。すなわち、それは、垂直ろ波動作及び時間解像度の
どちらもよくない。

【００２９】図４は、本発明に用いるフォーマット変換
を示すものである。段階３０は、完全フレーム捕捉画像
を示す。この完全フレーム画像はそれから、段階３２及
び３４に示す２つのインタレース・フィールドに分割さ
れる。画像をインタレース・フォーマットに分割するこ
とにより、このフォーマットで画像データを受入れるよ
うに作られた既存のビデオ処理ハードウエアを使用でき
る。ただし、先に述べたように、完全フレーム画像をイ
ンタレース・フォーマットに分割すると、潜在的垂直解
像度の損失が生じた。この損失を取戻すため、垂直方向
に信号処理する前に画像を段階３６に示す完全フレーム
・フォーマットに再構成する。こうして、統合のため完
全フレームからインタレース・フォーマットへの変換を
行ったときに生じる垂直解像度の損失を、該データを処
理する前に完全フレーム・フォーマットに再構成するこ
とにより埋合せることができた。

【００３０】図５は、本発明を実施したフォーマット変
換及び垂直ろ波を行う信号処理装置の例を示す構成図で
ある。インタレース画像データは入力点３８に加えら
れ、そこで、信号Ａ／Ｂで制御されるスイッチ４２によ
り、交替バッファメモリ４０のＡ側又はＢ側の一方に切
替えられる。インタレース入力データは、最初３０Ｈｚ
完全フレーム・フォーマットに捉えられ、それを信号処
理ハードウエアに送るために６０Ｈｚインタレース・フ
ォーマットに変換されたものである。Ａ／Ｂ信号は、フ
レームレートで切替える。インタレース・フォーマット
で捉えられたデータに対しては、Ａ／Ｂ信号をフィール
ドレートで切替え、データを連続するラインアドレス
０，１，２，３，‥‥に順次書込むことにより、同じハ
ードウエアを使用することが可能であろう。

【００３１】交替バッファメモリ４０は、ダイナミック
・ランダムアクセスメモリ（ＤＲＡＭ）４４，４６（こ
れは、複数の別個のＤＲＡＭチップより成る。）を有す
る。各ＤＲＡＭ４４，４６への書込みは、書込み制御器
４８，５０（入力アドレス発生器）により制御される。
各ＤＲＡＭ４４，４６からの読出しは、読出し制御器５
２，５４により制御される。各ＤＲＡＭ４４，４６から
の出力は、信号Ａ／Ｂの制御下にあるスイッチ５６によ
り順次切替えられる。

【００３２】各書込み制御器４８，５０は、アドレス発
生器５８及びラッチ６０より成る。ラッチ６０は、現在
インタレース・データのフィールド０又はフィールド１
のどちらが入力点３８に供給されているかに応じて、０
又は１のどちらか一方の値を保持する。アドレス発生器
５８は、２進カウンタでよい。ラッチ６０に保持された
値は、書込み制御器４８，５０により各ＤＲＡＭ４４，
４６に供給される書込みアドレスの最下位ビットとな
る。

【００３３】フィールド０が入力点３８に加えられてい
る時、ラッチ６０は０値を保持し、書込み制御器４８，
５０は偶数２進番号を全部カウントする。したがって、
偶数番のラスタ・ライン全部がＤＲＡＭ４４，４６内の
偶数番アドレス位置に記憶される。同様に、フィールド
１が入力点３８に加えられている時、書込み制御器４
８，５０は全部の奇数アドレス値をカウントする。

【００３４】こうして、インタレース・フォーマット・
データがＤＲＡＭ４４，４６に書込まれるに従って、元
の完全フレーム・フォーマットに再構成される。このデ
ータは、読出し制御器５２，５４の制御の下にＤＲＡＭ
４４，４６から読出される。該読出し制御器は、ＤＲＡ
Ｍ内の全アドレスを正常の順に連続してカウントし、デ
ータを完全フレーム・フォーマットで読出す。

【００３５】図５に示す動作点では、インタレース・フ
ォーマットがスイッチ４２によりＤＲＡＭ４４に供給さ
れ、そこで書込み制御器４８の制御の下にＤＲＡＭに書
込まれている。同時に、読出し制御器５４の制御の下に
ＤＲＡＭ４６から完全フレーム・フォーマット・データ
が読出され、スイッチ５６を介して信号処理エンジン
（装置）６２に送られる。スイッチ４２及び５６の状態
並びに各ＤＲＡＭに対する書込み及び読出し制御器のう
ち現在動作するものは、信号Ａ／Ｂに従って選択され
る。

【００３６】信号Ａ／Ｂは、ユニット６４によって発生
され、総合フレームレートで状態が切替えられる。ユニ
ット６４はまた、フォーマット再変換されるデータに挿
入するブランキング期間を制御する信号、並びに信号処
理エンジン６２内で使用する必要な書込み許可信号を発
生する。

【００３７】信号処理エンジン６２は、代表的な有限イ
ンパルス応答フィルタ６６を有するものとして示されて
いる。ここで、該フィルタは、タップ間遅延がライン間
周期に等しい３タップ垂直フィルタである。連続するラ
スタ・ライン内の同じ垂直点からのサンプルは、適切な
加重（重み付け）係数で乗算された後、加算されてろ波
出力となる。

【００３８】始めに述べたとおり、上記のフォーマット
再変換されるデータは、種々のブランキング期間で区切
ることができる。これらのブランキング期間は、同期化
のような機能を与えるものである。ブランキング期間
は、ユニット６４の制御の下に挿入される。ブランキン
グ期間は、フレーム間又はフレーム内で発生してもよ
い。ブランキングがフレーム内で生じる場合、有限イン
パルス応答フィルタ６６の遅延線内のラッチは、ブラン
キング期間中書込みを禁じられ、ブランキング期間に続
く最初の少数のラスタ・ラインを表わす計算に必要な記
憶値が保存される。信号処理エンジン６２の出力は、出
力点６８に送られる。

【００３９】信号処理エンジン６２は、ラスタ画像デー
タの連続するラインが完全フレーム・フォーマットで供
給されるので、解像度の高い垂直ろ波が可能となる。Ｄ
ＲＡＭ４４及び４６は、画像データをインタレースから
完全フレーム形式にフォーマット再変換する処理に、１
フレームの遅延を生じる。

【００４０】図６は、完全フレーム・フォーマット・デ
ータをインタレース・フォーマットに戻すのに使用でき
る付加回路を示す。出力点６８からのデータは、信号Ｃ
／Ｄで制御されるスイッチ７２を介して交替バッファメ
モリ７０に供給される。交替バッファメモリ７０は、そ
れぞれ読出し制御器７８，８０及び書込み制御器８２，
８４を有する２つのＤＲＡＭ７４及び７６を備える。読
出し制御器７８及び８０（出力アドレス発生器）は、２
進カウンタ９０，９２と協動して２進読出しアドレスを
与えるラッチ８６，８８を含む。フィールド０がＤＲＡ
Ｍから読出されている時、ラッチ８６，８８は０の値を
記憶し、読出しアドレスの総合順序は、ＤＲＡＭ７４，
７６内の偶数番アドレスの順になる。同様に、フィール
ド１がＤＲＡＭ７４，７６から読出されている時、ラッ
チ８６，８８は１の値を記憶し、読出し制御器７８，８
０により作られる総合アドレスは、一連の奇数番アドレ
スとなる。

【００４１】書込み制御器８２及び８４は、全アドレス
を発生する通常の２進カウンタより成る。完全フレーム
・フォーマット・データは、書込み制御器８２，８４が
発生するアドレスの制御の下にＤＲＡＭ７４，７６に書
込まれる。該データは、読出し制御器７８，８０が発生
する読出しアドレスの制御の下にＤＲＡＭ７４，７６か
ら読出される。現在読出されているＤＲＡＭからの出力
は、スイッチ９４によって選択され、出力点９６に送ら
れる。

【００４２】図示の動作点では、完全フレーム・フォー
マット・データがＤＲＡＭ７６に書込まれ、インタレー
ス・フォーマット・データがＤＲＡＭ７４から読出され
ている。ユニット９８は、図６の回路内の素子の動作を
同期させる信号Ｃ／Ｄを発生する。

【００４３】上述の回路をデジタルビデオ効果システム
内に設ける場合は、該システム内に既にビデオ処理メモ
リがあるので、それをインタレース・フォーマットへの
再変換に使用できる。完全フレーム・フォーマットで捉
えられたデータを扱うデジタルビデオ効果システムを用
いる場合、その効果処理は通常のフィールドレートでな
くフレームレートで行われることになろう。

【００４４】図７は、本発明の説明に供する種々の信号
フォーマットを示す。ビデオ入力は、フィールド・ブラ
ンキング期間で分離されたフィールド０及び１より成
る。フィールド０は偶数番ラスタ・ライン・データを含
み、フィールド１は奇数番ラスタ・ライン・データを含
む。選択１は、完全フレーム・データがフレーム間ブラ
ンキング期間により分離された出力フォーマットを示
す。選択２は、完全フレーム・データがフレーム内にブ
ランキング期間を含む、図５の回路の出力フォーマット
を示す。書込み許可信号のレベルも、合わせて示した。
書込み許可信号は、有限インパルス応答フィルタ６６内
のラッチがフレーム・ブランキング期間に自己の値を保
持するのを確実にする。フレームの第１部分は０〜５６
２のラスタ・ライン（高精細度フォーマット）を含み、
該フレームの第２部分は５６３〜１１２４のラスタ・ラ
インを含む。以上、本発明の実施例を詳しく説明した
が、本発明は、これらに限定されることなく特許請求の
範囲内において種々の変形、変更をしうるものである。

【００４５】

【発明の効果】本発明によれば、完全フレーム・フォー
マットで捉えた画像データを完全フレーム・フォーマッ
トで垂直処理できるので、その垂直解像度が保持され
る。よって、空間解像度を低下させることなく完全フレ
ーム画像とラスタ画像のデータ処理を統合することが可
能となる。

【図面の簡単な説明】

【図１】インタレース・フォーマットでの画像処理の例
を示す説明図である。

【図２】完全フレーム・フォーマットでの画像処理の例
を示す説明図である。

【図３】完全フレーム・フォーマットからインタレース
・フォーマットに変換して表示する画像処理の例を示す
説明図である。

【図４】本発明に用いるフォーマット変換処理を示す説
明図である。

【図５】本発明の実施例を示す構成図である。

【図６】図５の装置に付加して使用できる回路の例を示
す構成図である。

【図７】本発明の説明に供する種々の信号フォーマット
を示す波形図である。

【符号の説明】

４０（４４，４６）入力メモリ（交替バッファメモ
リ）５２，５４入力メモリ・リーダ６２信号処理手段４８，５０入力アドレス発生器６６垂直フィルタ７０（７４，７６）出力メモリ（交替バッファメモ
リ）７８，８０出力メモリ・リーダ（出力アドレス発生
器）

Claims

【特許請求の範囲】

【請求項１】フレーム・フォーマットで捉えられたイ
ンタレース・フィールド・フォーマットに変換されたラ
スタ画像データを受入れる入力メモリと、該入力メモリからラスタ画像データをフレーム・フォー
マットで読出す入力メモリ・リーダと、上記入力メモリから読出されたフレーム・フォーマット
のラスタ画像データの連続するラインを用いて、あとの
フレーム・フォーマット表示に適するように処理された
画像データを発生する信号処理手段とを具えた画像信号
処理装置。
【請求項２】上記入力メモリは交替バッファメモリを
有する請求項１の装置。
【請求項３】上記入力メモリのアドレス指定を制御す
る入力アドレス発生器を有し、該入力アドレス発生器
は、その最下位ビットを、インタレース・フィールド・
フォーマットの上記ラスタ画像データの第１フィールド
を受入れる間第１の値に合わせ、インタレース・フィー
ルド・フォーマットの上記ラスタ画像データの第２フィ
ールドを受入れる間第２の値に合わせる動作をする請求
項１の装置。
【請求項４】上記入力メモリ・リーダは、フレーム・
フォーマットの上記ラスタ画像データを、ブランキング
期間で分離された完全フレームの２つの半部として読出
す請求項１の装置。
【請求項５】上記信号処理手段は、データ値メモリ内
に保持された異なるラスタ・ラインからのデータ値を利
用し、上記データ値メモリは上記ブランキング期間書込
みが禁止される請求項４の装置。
【請求項６】上記信号処理手段は垂直フィルタを有す
る請求項５の装置。
【請求項７】上記入力メモリは、ラスタ３０Ｈｚフレ
ーム・フォーマットで発生されたのち上記画像信号処理
装置に送られる前にラスタ６０Ｈｚインタレース・ビデ
オ・フォーマットに変換されたラスタ画像データであ
る、インタレース・フィールド・フォーマットのラスタ
画像データを受入れて動作する請求項１の装置。
【請求項８】上記信号処理手段からフレーム・フォー
マットに処理された画像データを受入れる出力メモリ
と、該出力メモリからインタレース・フォーマットに処
理された画像を読出して出力する出力メモリ・リーダと
を更に具える請求項１の装置。
【請求項９】上記出力メモリは交替バッファメモリを
有する請求項８の装置。
【請求項１０】上記出力メモリのアドレス指定を制御
する出力アドレス発生器を有し、該出力アドレス発生器
は、その最下位ビットを、上記出力メモリからインタレ
ース・フィールド・フォーマットの上記処理された画像
データの第１フィールドを読出す間第１の値に合わせ、
上記出力メモリからインタレース・フィルード・フォー
マットの上記処理された画像データの第２フィールドを
読出す間第２の値に合わせる動作をする請求項８の装
置。
【請求項１１】上記画像信号処理装置がフレームレー
ト及びフィールドレートで処理することができるデジタ
ルビデオ効果システムである請求項１の装置。
【請求項１２】フレーム・フォーマットで捉えられイ
ンタレース・フィールド・フォーマットに変換されたラ
スタ画像データを入力メモリに受入れること、上記入力メモリからラスタ画像データをフレーム・フォ
ーマットで読出すこと、上記入力メモリから読出されたフレーム・フォーマット
のラスタ画像データの連続するラインを用いて、あとの
フレーム・フォーマット表示に適するように処理された
画像データを発生するように信号処理することの各ステ
ップを含む画像信号処理方法。