JPH05250978A

JPH05250978A - 回路遮断器

Info

Publication number: JPH05250978A
Application number: JP4522192A
Authority: JP
Inventors: Shin Ishida; 伸石田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-03-03
Filing date: 1992-03-03
Publication date: 1993-09-28
Anticipated expiration: 2013-09-24
Also published as: JP2803435B2

Abstract

(57)【要約】【目的】マイクロコンピュータ内蔵の回路遮断器にお
いて、マイクロコンピュータが完全に破壊された場合に
回路を確実に遮断して電路の安全を確保する。【構成】マイクロコンピュータ110のトリガ信号出力
の乱れを検知して出力変化期間を含む出力信号を生じる
異常検知回路170の出力を受けて、その出力変化期間の
累積量により遮断指令信号を発生させる異常検知時間判
別回路600を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は回路遮断器の電子回路
部、特にその内部にあるマイクロコンピュータの周辺回
路の改良に関するものである。

【０００２】

【従来の技術】図14は従来から一般に知られているマイ
クロコンピュータを含んだ過電流保護回路400を備えた
電子式回路遮断器を示す回路図である。図において、３
相電源（図示せず）に接続される電源側端子101,102,10
3はそれぞれ開離接点201,202,203を介して各々対応する
負荷側端子301,302,303に接続されている。電源側端子1
01,102,103と負荷側端子301,302,303との間の各電路に
は各相毎に電流検出用の変流器21,22,23がそれぞれ設け
られている。各変流器21,22,23の二次側には二次出力の
絶対値を得るための全波整流回路31,32,33がそれぞれ接
続されている。各全波整流回路31,32,33の出力側には負
担回路41,42,43がそれぞれ接続されている。各負担回路
41,42,43の第１の出力端子（レベル調整された信号の出
力端子）は対応する波形変換回路91,92,93にそれぞれ接
続されている。波形変換回路91,92,93はそれぞれ負担回
路41,42,43に誘起する出力信号の実効値または平均値を
得るためのものである。波形変換回路91,92,93の各出力
信号は各々対応するダイオード161,162,163よりなるＯ
Ｒ回路160に入力されるようになされている。負担回路4
1,42,43の各第２の出力端子はそれぞれダイオード131,1
32,133よりなる最大値検出手段としてのＯＲ回路130の
各入力端子に接続されている。尚、各負担回路41,42,43
の第２の出力端子とは反対側の端部は共通電位点（接地
点）に接続されている。ＯＲ回路130は交流電路10に流
れる電流の最大値に対応する信号を出力する。ＯＲ回路
130の出力側はツエナーダイオード140を介して時限発生
回路150に接続されている。時限発生回路150の出力端子
はサイリスタ120のゲートに接続されている。また、Ｏ
Ｒ回路160の出力側には、波形変換回路91,92,93の各出
力信号のうち最大のものをＯＲ回路160を介して受け、
デイジタル信号に変換するＡ／Ｄ変換回路100が設けら
れている。Ａ／Ｄ変換回路100のデイジタル出力はマイ
クロコンピュータ110に入力されるようになされてい
る。尚、本例ではＡ／Ｄ変換回路100及びマイクロコン
ピュータ110の作動用電源として電源回路500が負担41,4
2,43と並列に設けられている。またマイクロコンピュー
タ110の出力信号がサイリスタ120のゲートに与えられる
ように構成されている。サイリスタ120には直列に釈放
形過電流引外し装置80が接続されていて、この釈放形過
電流引外し装置80は開離接点201,202,203と機械的に連
動するように構成されている。異常検知回路170はマイ
クロコンピュータ110の出力ポート110aからの信号を受
け、マイクロコンピュータ110のリセットスタート端子1
10bに出力信号を入力するように接続されている。この
異常検知回路170は所定のパルス幅t_sを有する単安定マ
ルチバイブレータからなるものであり、トリガ入力の立
上りエッジを検出し、所定のパルス幅t_sより短いトリガ
入力によってリスタート動作する。

【０００３】次に上記従来例の動作について説明する。
交流電路10に事故電流が流れると、各相に対応する変流
器21,22,23はそれら固有の変流比で上記事故電流を検出
し、それらの二次側に出力電流を誘起する。この各出力
電流はそれぞれ全波整流回路31,32,33により直流化され
る。この直流化された全波整流回路31,32,33の出力電流
は対応する負担回路41,42,43にそれぞれ供給される。こ
のとき負担回路41,42,43に誘起する信号電圧波形は周知
のいわゆる絶対値波形になる。各負担回路41,42,43の出
力信号は各相毎に波形変換回路91,92,93によってそれら
の実効値または平均値に対応する信号に変換される。波
形変換回路91,92,93の実効値または平均値出力はＯＲ回
路160を介してそれらの最大値がＡ／Ｄ変換回路100に入
力される。Ａ／Ｄ変換回路100はこのようにして入力さ
れたアナログ信号をデイジタル信号に変換する。このデ
イジタル信号はマイクロコンピュータ110に供給され
る。マイクロコンピュータ110は所定のプログラムに従
ってこのデイジタル入力信号のレベル判別を実行する。
更にこのレベル判別の結果に基づいて所定の限時動作を
行ない、その出力ポート116から出力信号を発する。マ
イクロコンピュータ110の出力ポート116から発せられた
出力信号はサイリスタ120のゲートに印加される。サイ
リスタ120はこの信号によりトリガされターンオンして
釈放形電磁引外し装置（以下、引外し装置という）80を
駆動する。引外し装置80が駆動されると、それに機械的
に連動している開離接点201,202,203が開離し、電路が
遮断される。また一方、負担回路41,42,43に誘起された
事故電流に対応した電圧信号は、ダイオード131,132,13
3よりなるＯＲ回路130に入力される。ＯＲ回路130の出
力側はツエナーダイオード140を介して時限発生回路150
に接続されているので、ＯＲ回路130の出力レベルがツ
エナーダイオード140のツエナー電圧を越えると時限発
生回路150に信号が入力される。時限発生回路150はこの
信号に基づき所定の限時動作を行ない、サイリスタ120
のゲートをトリガして引外し装置80を駆動し、回路遮断
器はすみやかに電路を遮断する。

【０００４】次に、従来例の中の異常検知回路170の動
作を説明する。図15は異常検知回路170に入力されるト
リガ入力Ｔ₁（幅t_T1）及び単安定マルチバイブレータが
有するパルス幅t_sを示す図である。このトリガ入力T
₁は、マイクロコンピュータ110が正常時には図16に示す
ような周期ｔで連続的に生じていて、この周期ｔは上記
パルス幅t_sより短い。従って、異常検知回路170、すな
わち単安定マルチバイブレータのパルス出力中に次のト
リガ入力T₁が与えられることになり、単安定マルチバイ
ブレータはリスタート動作を繰り返す。こうして異常検
知回路170の出力はＨレベルを保持し続ける。ところ
が、マイクロコンピュータ110が異常状態となって図17
に示すようにトリガ入力T₁の周期ｔが単安定マルチバイ
ブレータのパルス幅t_sより長くなると、単安定マルチバ
イブレータの出力パルスは時間t_s後、Ｌレベルに変化す
る。そして、次のトリガ入力T₁が入力されると再びＨレ
ベルに変化し、時間t_s後またＬレベルに変化する、とい
う動作を繰り返す。こうして、Ｌレベル出力が異常検知
回路170から出力されることによりマイクロコンピュー
タ110の異常が検知される。ここで、トリガ入力T₁の制
御について図18のフローチャートに基づいて説明する。
まず、マイクロコンピュータ110が動作を開始すると、
システムの初期化を含む初期設定（ステップ1001）を行
なう。次に、前述のレベル判別及び時限動作等の回路遮
断器としての本来の機能を成すメインルーチンを行なう
（ステップ1002）。次にトリガ入力T₁を与えるべき出力
ポート110aをアクティブにし（ステップ1003）、所定時
間待った（ステップ1004）後、出力を停止する（ステッ
プ1005）。この一連のトリガ出力及び停止動作はルーチ
ンが正常に動作すれば所定の時間で繰り返される。メイ
ンルーチンから抜け出せないような状態におちいった場
合等に、そのトリガリングの乱れを異常検知回路170に
よって検出する。そしてマイクロコンピュータ110をリ
セットスタートすることにより、ルーチン停止による回
路遮断器の不動作等を防ぐようにしている。

【０００５】

【発明が解決しようとする課題】上記のような従来の回
路遮断器では、マイクロコンピュータ特有の暴走等の異
常が発生した場合、マイクロコンピュータはリセットさ
れるので、暴走による誤動作は防止できるが、もしマイ
クロコンピュータが完全に破壊された場合、永久にリセ
ットがかかり続けるか又は二度とリセットがかからない
ような事態が生じる。この結果、回路遮断器が遮断動作
しなくなるという問題点があった。

【０００６】この発明は上記のような問題点を解消する
ためになされたもので、マイクロコンピュータが破壊さ
れたときでも電路を遮断して安全を確保することのでき
る回路遮断器を提供することを目的とする。

【０００７】

【課題を解決するための手段】この発明に係る回路遮断
器は正常時に所定の周期でトリガ信号を出力するマイク
ロコンピュータを含む過電流保護回路、上記過電流保護
回路の出力信号によって引外し動作を生じる引外し手
段、上記トリガ信号を入力され、このトリガ信号が上記
所定の周期で入力されている場合には出力信号を第１の
レベルに保持し、それ以外の場合には出力信号を少なく
とも１度第２のレベルに変化させ、この出力信号の変化
をリセット信号として上記マイクロコンピュータのリセ
ットスタート端子に供給する異常検知回路、及び上記異
常検知回路の出力信号を入力され、この出力信号が上記
第２のレベルにある時間の累積量に応じて上記引外し手
段を駆動する出力を生じる異常検知時間判別回路、を備
えたものである。また、他の構成として、正常時に所定
の周期でトリガ信号を出力するマイクロコンピュータを
含む過電流保護回路、上記過電流保護回路の出力信号に
よって引外し動作を生じる引外し手段、上記トリガ信号
の上記所定の周期より長い周期で発振信号を発生する第
１の発振回路、第１の入力端子に上記トリガ信号を、第
２の入力端子に上記発振信号をそれぞれ入力され、その
いずれかの入力によって出力を開始すると共に上記トリ
ガ信号が上記所定の周期で入力されている場合にはその
出力信号を第１のレベルに保持し、それ以外の場合には
上記出力信号を一旦第２のレベルに変化させ、この出力
信号の変化をリセット信号として上記マイクロコンピュ
ータのリセットスタート端子に供給する異常検知回路、
上記異常検知回路の出力信号を入力され、この出力信号
中のトリガ信号の数が所定の数に達したとき上記引外し
手段を駆動する出力を生じるカウンタ、及び上記カウン
タのリセット端子に所定の周期で発振信号を入力する第
２の発振回路、を備えたものであっても良い。なお、上
記異常検知回路は、スタートトリガ入力端子に状態変化
が与えられる毎に、上記マイクロコンピュータから出力
されるトリガ信号の正常時の周期より長いパルス幅を有
するパルス出力を開始する単安定マルチバイブレータに
よって構成できる。また、スタートトリガ入力端子に状
態変化が与えられる毎に第１のパルス幅を有するパルス
出力を開始する第１の単安定マルチバイブレータと、ス
タートトリガ入力端子が上記第１の単安定マルチバイブ
レータのパルス出力端子に接続され、上記第１の単安定
マルチバイブレータの出力の状態変化が起こる毎に上記
第１のパルス幅より長い第２のパルス幅を有するパルス
出力を開始する第２の単安定マルチバイブレータとを設
け、上記マイクロコンピュータから出力されるトリガ信
号の正常時の周期が上記第１のパルス幅より長く、か
つ、上記第２のパルス幅より短くなるように上記第１の
パルス幅及び上記第２のパルス幅を設定することによっ
て構成しても良い。

【０００８】

【作用】異常検知時間判別回路は、マイクロコンピュー
タの異常時にのみ異常検知回路の出力に含まれる第２の
レベルの出力をとらえ、その時間の累積量に応じて引外
し手段を駆動する出力を生じる。また、他の手段におけ
るカウンタはマイクロコンピュータの異常時にのみ異常
検知回路の出力中に生じるトリガ信号を計数し、その値
が所定の値に達したとき引外し手段を駆動する出力を生
じる。第１の発振回路はマイクロコンピュータからトリ
ガ信号が全く出力されないときの疑似的で且つ異常なト
リガ信号を異常検知回路に与える。第２の発振回路はそ
の出力信号によってカウンタを定期的にリセットする。

【０００９】

【実施例】図１は第１の実施例を示す回路図である。異
常検知時間判別回路600を設けたこと以外の構成は従来
例（図10）と同様であるため同一符号を付してそれらの
説明を適用する。以下、本実施例の特徴的構成を中心に
説明する。異常検知時間判別回路600は異常検知回路170
からの出力を入力され、サイリスタ120のゲートに対し
て出力信号を与えるように接続されている。図２は異常
検知時間判別回路600の内部回路を示す図である。図に
おいて、異常検知回路170の出力信号はマイクロコンピ
ュータ110（図１）のリセットスタート端子110bにリセ
ット信号として与えられると共にインバータ601に入力
される。インバータ601の出力信号は所定の時定数を形
成する抵抗602及びコンデンサ603を介してコンパレータ
605の一方の入力端子に入力される。コンパレータ605の
他方の入力端子には基準電圧源604が接続されている。
コンパレータ605の出力信号はサイリスタ120（図１）の
ゲートのトリガ信号として与えられる。

【００１０】次に上記第１の実施例の動作について説明
する。従来例と同様の構成部分の動作は従来例と同様で
あるため省略し、本実施例における主要部に関してのみ
説明する。図１及び図２において、異常検知回路170の
出力は、マイクロコンピュータ110が正常に動作してい
るときは従来例において図16で説明したようにＨレベル
を保持している。従って、図２のインバータ601の出力V
_Iは図３のタイムチャートに示すようにＬレベルを保持
する。従って、コンデンサ603は充電されず、その端子
電圧V_cは基準電圧源604の基準電圧V_rより低い。この結
果、コンパレータ605の出力はＬレベルのままであり、
サイリスタ120（図１）のゲートのトリガ信号は出力さ
れない。図４はマイクロコンピュータ110の異常時の状
態を示すタイムチャートである。マイクロコンピュータ
110の異常時には従来例において図17で説明したよう
に、異常検知回路170はＬレベル出力を生じてマイクロ
コンピュータ110をリセットする。このとき、図２のイ
ンバータ601の出力V_IはＨレベルとなり、コンデンサ603
はそれ自身と抵抗602とによって規定される時定数を伴
って充電される（図４のａ部）。ここで、異常検知回路
170の出力がＨレベルに戻ってマイクロコンピュータ110
が正常状態に復帰したら、インバータ601の出力V_IはＬ
レベルとなり、コンデンサ603の電圧V_cは一定の電圧を
保持する（図４のｂ図）。次に、異常検知回路170の出
力が再びＬレベルになり、インバータ601の出力V_IがＨ
レベルになると、コンデンサ603はまた充電される（図
４のｃ部）。以下同様に、インバータ601の出力V_IがＨ
レベルになる毎にコンデンサ603は充電される。こうし
て、コンデンサ603の端子電圧V_cが基準電圧V_rを超える
とコンパレータ605の出力はＨレベルに転じ、サイリス
タ120がトリガされ、回路遮断器は遮断動作を行う。ま
た、マイクロコンピュータ110の故障によって異常検知
回路170の出力が一旦Ｌレベルになり、そのままＬレベ
ルを保持した場合は、インバータ601の出力V_Iは連続し
てＨレベルを保つ（二点鎖線部）ので、図４のａ部から
ａ'部（二点鎖線部）に示すようにコンデンサ603は一気
に充電されて基準電圧V_rを超える。従ってコンパレータ
605の出力がＨレベルに転じ、サイリスタ120がトリガさ
れ、回路遮断器は遮断動作を行う。上記のように、マイ
クロコンピュータ110が異常の時には、異常検知回路170
の出力が断続的にＬレベルになるか又は継続的にＬレベ
ルを保つことにより所定時間後に回路遮断器の遮断動作
が行われる。

【００１１】図５は、図１における異常検知回路170
を、単安定マルチバイブレータを２個（270a,270b）内
蔵した異常検知回路270に置き替えた例を示すブロック
図である。なお、この図は、説明を簡略化するためマイ
クロコンピュータ110、異常検知回路270及び異常検知時
間判別回路600のみを示している。前段の単安定マルチ
バイブレータ270aは所定のパルス幅t_Sを、後段の単安定
マルチバイブレータ270bは所定のパルス幅t_Lをそれぞれ
有していて、t_L＞t_Sの関係にある。図６はマイクロコン
ピュータ110が正常であるときのトリガ信号出力（周期
ｔ）と図５中のＡ点及びＢ点におけるそれぞれの波形と
を示すタイムチャートである。図に示すように、正常時
には各周期はt_L＞ｔ＞t_Sの関係にあり、前段の単安定マ
ルチバイブレータ270aはパルス幅t_S、周期ｔの出力をす
る。従って、後段の単安定マルチバイブレータ270bは周
期ｔ毎にトリガされ、常にＨレベルの出力を維持する。
図７はマイクロコンピュータ110に異常が発生し、その
トリガ信号の出力の周期ｔがｔ＜t_Sの関係になったとき
の各波形を示すタイムチャートである。この場合、前段
の単安定マルチバイブレータ270aは自己のパルス幅t_Sよ
り短い周期ｔでトリガされるため常にＨレベルの出力と
なり、従って、後段の単安定マルチバイブレータ270bを
トリガできなくなる。この結果、時間t_Lの経過後単安定
マルチバイブレータ270bはＬレベルとなり、マイクロコ
ンピュータ110にリセットをかける。図８はマイクロコ
ンピュータ110に異常が発生し、そのトリガ信号出力の
周期ｔがt_L＜ｔの関係になったときの各波形を示すタイ
ムチャートである。この場合は、前段の単安定マルチバ
イブレータ270aは周期ｔでパルス出力を行うが、後段の
単安定マルチバイブレータはｔ＞t_Lの関係にあるため時
間t_Lの経過後出力がＬレベルとなり、マイクロコンピュ
ータ110にリセットをかける。上記の図７に示したよう
な異常は、例えばマイクロコンピュータ110がそのメイ
ンルーチンを極めて短時間に終了してしまった場合に発
生する。また、図８に示したような異常は、例えばマイ
クロコンピュータ110がそのメインルーチンから所定時
間内に抜け出せないような状態に陥った場合に発生す
る。このように、異常検知回路270内に単安定マルチバ
イブレータを２個含めることにより、マイクロコンピュ
ータ110のトリガ信号が短くなった場合及び長くなった
場合をそれぞれ異常として検出し、リセット信号をマイ
クロコンピュータ110及び異常検知時間判別回路600に供
給することができる。

【００１２】図９は第２の実施例を示す回路図である。
図において、第１の発振回路601、カウンタ602及び第２
の発振回路603を設けたこと以外の構成は従来例（図1
4）と同様であるため同一符号を付してそれらの説明は
省略する。異常検知回路170の第１のトリガ入力端子170
aにはマイクロコンピュータ110の出力ポート110aからの
トリガ信号が入力される。また、異常検知回路170の第
２のトリガ入力端子170bには第１の発振回路601の出力
信号が入力される。異常検知回路170の出力信号はマイ
クロコンピュータ110のリセットスタート端子110bに与
えられると共にカウンタ602の入力端子602aにも与えら
れる。カウンタ602のリセット端子602bには第２の発振
回路603からの出力信号が入力される。カウンタ602の出
力信号はサイリスタ120のゲートに与えられる。図10は
図９中のマイクロコンピュータ110、異常検知回路170、
第１の発振回路601、カウンタ602及び第２の発振回路60
3のみを抽出したブロック回路図である。図11はマイク
ロコンピュータ110が正常であるときの、図10のＡ〜Ｅ
の各点における信号及びカウンタ値のタイムチャートで
ある。正常時のＡ点における信号は所定の周期により発
振を継続する幅t_T1のパルス列信号である。Ｂ点には第
１の発振回路601の発振出力が現われるが、これより短
い周期のパルス列信号がＡ点に与えられているのでＢ点
に与えられている信号とは無関係に単安定マルチバイブ
レータからなる異常検知回路170の出力（Ｃ点の信号）
はＨレベルを保持し続ける。従って、カウンタ602はト
リガされず、カウンタ値は変化しないのでカウンタ602
からの出力（Ｅ点の信号）はＬレベルのままであり、遮
断信号は出力されない。Ｄ点には第２の発振回路603か
らの発振出力がカウンタ602のリセット信号として発せ
られるが、カウンタ値は元々ゼロであるので変化は起こ
らない。

【００１３】図12はマイクロコンピュータ110が正常状
態から暴走した後、リセット信号により正常復帰した時
のＡ〜Ｅの各点及びカウンタ値のタイムチャートであ
る。マイクロコンピュータ110の正常時には、図10のＡ
点では所定のパルス幅t_T1により発振が継続され（図12
のTa部）、図10のＣ点の出力は常時Ｈレベルである。し
かし、マイクロコンピュータ110の暴走が起こるとＡ点
では例えば非常に長い周期により発振がおこなわれるよ
うになり、異常検知回路170はトリガされなくなる。所
定時間後、Ｃ点には異常検知回路170よりマイクロコン
ピュータ110に対しリセット信号が出力される（図12のT
b部）。また、Ａ点が暴走によりＨレベル又はＬレベル
に固定されてしまった場合は、図10のＢ点において第１
の発振回路601が異常検知回路170をトリガしてマイクロ
コンピュータ110をリセットする（図12のTc部）。な
お、場合によっては、Ａ点及びＢ点の両方からトリガさ
れることもある。マイクロコンピュータ110へのリセッ
ト信号（Ｃ点の信号）は、発振回路603の１周期の間カ
ウンタ602によってカウント（図12の０〜β部）され
る。ここでもし、異常検知回路170の出力信号によりマ
イクロコンピュータ110が正常動作に復帰すると、Ｃ点
における出力はＨレベルに固定され、カウンタ602への
トリガ信号はなくなり、第２の発振回路603によりカウ
ンタ値はリセットされカウンタ値は０に戻る（図12のTd
部）。したがって、遮断信号が出力されることはない。
図13は、マイクロコンピュータ110が完全に破壊されて
しまった場合のタイムチャートである。マイクロコンピ
ュータ110が破壊されてしまうとマイクロコンピュータ1
10へリセット信号を入力してもＡ点の出力は無くなり、
異常検知回路170にはＢ点からのみトリガがかかる。そ
してＣ点には第１の発振回路と同じ周期のマイクロコン
ピュータ110へのリセット信号が出力される。そのリセ
ット信号を第２の発振回路603の周期の間カウンタ602に
より数える。もし、カウンタ602のプリセット値をＮ回
としておけば、第２の発振回路603の周期の間Ｎ回の信
号がＣ点から出たとき、Ｅ点には遮断信号が出力され回
路が遮断される。なお、上記第２の実施例では第１の発
振回路と第２の発振回路は非同期の場合について説明し
たが、第２の発振回路の機能を第１の発振回路の出力を
分周することで得ても同様の効果を奏する。また、上記
第２の実施例において、前述のように異常検知回路170
を２個の単安定マルチバイブレータによって構成すれ
ば、マイクロコンピュータ110のトリガ信号の周期が正
常時より長い場合でも短い場合でも、マイクロコンピュ
ータ110及びカウンタ602に対してそれぞれリセット信号
及びトリガ信号を供給することができる。

【００１４】

【発明の効果】本発明は以上のとおり構成されているの
で、以下に記載する効果を奏する。請求項１又は３の回
路遮断器においては、マイクロコンピュータから出力さ
れるトリガ信号の周期が異常であることによって異常検
知回路の出力信号が第２のレベルになった場合、その時
間の累積量に応じて引外し手段を駆動する出力を生じる
異常検知時間判別回路を設けたので、マイクロコンピュ
ータが回復不能な故障を生じるか又は完全に破壊された
場合でも、異常を検知した時間の累積量が異常であると
して事態をとらえることにより、確実に回路を遮断して
電路の安全を確保できるという効果がある。請求項２又
は３の回路遮断器においては、異常検知回路の出力信号
中のトリガ信号の数が所定の数に達したとき引外し手段
を駆動する出力を生じるカウンタを設け、この異常検知
回路に発振回路の出力信号も入力する構成としたので、
マイクロコンピュータの異常を計数によって検知すると
共に、マイクロコンピュータから異常信号が出なくなっ
た場合にも発振回路から出力される疑似的異常信号をと
らえてマイクロコンピュータの異常を検知することがで
きる。従って、マイクロコンピュータが回復不能な故障
を生じるか又は完全に破壊された場合にも、確実に回路
を遮断して電路の安全を確保できるという効果がある。
請求項４の回路遮断器においては、請求項１又は２の効
果に加えて、マイクロコンピュータが異常に速くメイン
ルーチンを抜けてしまった場合にも、マイクロコンピュ
ータをリセットすると共に、そのような異常に速いルー
チン抜けが繰り返された場合には回路を遮断して電路の
安全を確保できる。

【図面の簡単な説明】

【図１】第１の実施例を示す回路図

【図２】図１中の異常検知時間判別回路600の内部回路
図

【図３】図２のインバータ601の出力及びコンデンサ603
の端子電圧Vcを示すタイムチャート

【図４】図１のマイクロコンピュータ110の異常時の状
態における各部の電圧等を示すタイムチャート

【図５】図１における異常検知回路170を、単安定マル
チバイブレータを２個内蔵する異常検知回路270に置き
替えた例を示すブロック図

【図６】図５中の各点における出力波形を示すタイムチ
ャート

【図７】図５においてマイクロコンピュータ110のトリ
ガ信号出力が正常周期より短くなった場合の各点におけ
る出力波形を示すタイムチャート

【図８】図５においてマイクロコンピュータ110のトリ
ガ信号出力が正常周期より長くなった場合の各点におけ
る出力波形を示すタイムチャート

【図９】第２の実施例を示す回路図

【図１０】図９中の主要部のみを示すブロック回路図

【図１１】マイクロコンピュータ110が正常であるとき
の、図10の各部における信号等を示すタイムチャート

【図１２】マイクロコンピュータ110が異常であるとき
の、図10の各部における信号等を示すタイムチャート

【図１３】マイクロコンピュータ110が完全に破壊され
たときの、図10の各部における信号等を示すタイムチャ
ート

【図１４】従来の回路遮断器を示す回路図

【図１５】図14の異常検知回路170に入力されるトリガ
入力及び単安定マルチバイブレータが有するパルス幅を
示す図

【図１６】図14のマイクロコンピュータ110が正常であ
るときの異常検知回路170の入出力を示すタイムチャー
ト

【図１７】図14のマイクロコンピュータ110が異常であ
るときの異常検知回路170の入出力を示すタイムチャー
ト

【図１８】図14のマイクロコンピュータ110によって実
行されるフローチャート

【符号の説明】

80 引外し装置 110 マイクロコンピュータ 120 サイリスタ 170 異常検知回路 400 過電流保護回路 600 異常検知時間判別回路 601 発振回路 602 カウンタ 603 発振回路

Claims

【特許請求の範囲】

【請求項１】正常時に所定の周期でトリガ信号を出力
するマイクロコンピュータを含む過電流保護回路、上記過電流保護回路の出力信号によって引外し動作を生
じる引外し手段、上記トリガ信号を入力され、このトリガ信号が上記所定
の周期で入力されている場合には出力信号を第１のレベ
ルに保持し、それ以外の場合には出力信号を少なくとも
１度第２のレベルに変化させ、この出力信号の変化をリ
セット信号として上記マイクロコンピュータのリセット
スタート端子に供給する異常検知回路、及び上記異常検
知回路の出力信号を入力され、この出力信号が上記第２
のレベルにある時間の累積量に応じて上記引外し手段を
駆動する出力を生じる異常検知時間判別回路、を備えた回路遮断器。
【請求項２】正常時に所定の周期でトリガ信号を出力
するマイクロコンピュータを含む過電流保護回路、上記過電流保護回路の出力信号によって引外し動作を生
じる引外し手段、上記トリガ信号の上記所定の周期より長い周期で発振信
号を発生する第１の発振回路、第１の入力端子に上記トリガ信号を、第２の入力端子に
上記発振信号をそれぞれ入力され、そのいずれかの入力
によって出力を開始すると共に上記トリガ信号が上記所
定の周期で入力されている場合にはその出力信号を第１
のレベルに保持し、それ以外の場合には上記出力信号を
一旦第２のレベルに変化させ、この出力信号の変化をリ
セット信号として上記マイクロコンピュータのリセット
スタート端子に供給する異常検知回路、上記異常検知回路の出力信号を入力され、この出力信号
中のトリガ信号の数が所定の数に達したとき上記引外し
手段を駆動する出力を生じるカウンタ、及び上記カウン
タのリセット端子に所定の周期で発振信号を入力する第
２の発振回路、を備えた回路遮断器。
【請求項３】上記異常検知回路は、スタートトリガ入
力端子に状態変化が与えられる毎に、上記マイクロコン
ピュータから出力されるトリガ信号の正常時の周期より
長いパルス幅を有するパルス出力を開始する単安定マル
チバイブレータであることを特徴とする請求項１又は２
の回路遮断器。
【請求項４】上記異常検知回路は、スタートトリガ入
力端子に状態変化が与えられる毎に第１のパルス幅を有
するパルス出力を開始する第１の単安定マルチバイブレ
ータと、スタートトリガ入力端子が上記第１の単安定マ
ルチバイブレータのパルス出力端子に接続され、上記第
１の単安定マルチバイブレータの出力の状態変化が起こ
る毎に上記第１のパルス幅より長い第２のパルス幅を有
するパルス出力を開始する第２の単安定マルチバイブレ
ータとを有して成り、上記マイクロコンピュータから出
力されるトリガ信号の正常時の周期は上記第１のパルス
幅より長く、かつ、上記第２のパルス幅より短くなるよ
うに上記第１のパルス幅及び上記第２のパルス幅が設定
されていることを特徴とする請求項１又は２の回路遮断
器。