JPH05251432A - シリコンの陽極酸化方法並びにその方法を用いた薄膜トランジスタの製造方法 - Google Patents
シリコンの陽極酸化方法並びにその方法を用いた薄膜トランジスタの製造方法Info
- Publication number
- JPH05251432A JPH05251432A JP4048536A JP4853692A JPH05251432A JP H05251432 A JPH05251432 A JP H05251432A JP 4048536 A JP4048536 A JP 4048536A JP 4853692 A JP4853692 A JP 4853692A JP H05251432 A JPH05251432 A JP H05251432A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- forming
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、アルカリ金属を含まない硝酸塩を
含む化成液を用いてシリコンを陽極酸化して界面の清浄
な高性能の陽極酸化膜を得る。 【構成】 化成槽６内に、エチレングリコール中に0.04
Ｍの硝酸アンモニウムを溶かした化成液３中にガラス基
板１を浸漬し、クリップ４で挟みこのクリップを通じて
電源７から陽極酸化電流を供給する。そして、ガラス基
板の対向電極に白金５を用い、電流密度４〜８mA／c
m2，化成電圧150Ｖで陽極酸化することで、陽極酸化膜
が形成される。
含む化成液を用いてシリコンを陽極酸化して界面の清浄
な高性能の陽極酸化膜を得る。 【構成】 化成槽６内に、エチレングリコール中に0.04
Ｍの硝酸アンモニウムを溶かした化成液３中にガラス基
板１を浸漬し、クリップ４で挟みこのクリップを通じて
電源７から陽極酸化電流を供給する。そして、ガラス基
板の対向電極に白金５を用い、電流密度４〜８mA／c
m2，化成電圧150Ｖで陽極酸化することで、陽極酸化膜
が形成される。
Description
【０００１】
【産業上の利用分野】本発明は、シリコンの陽極酸化方
法並びに、その方法を用いた半導体素子，表示素子，受
光素子等に用いられる薄膜トランジスタの製造方法に関
する。
法並びに、その方法を用いた半導体素子，表示素子，受
光素子等に用いられる薄膜トランジスタの製造方法に関
する。
【０００２】
【従来の技術】コプレーナ型等のトップゲート型薄膜ト
ランジスタは自己整合技術が可能であるため、様々な半
導体素子のトランジスタ構造としてよく用いられてい
る。ここでは、液晶ディスプレイの駆動回路の一部とし
て用いられている多結晶シリコンを半導体層として用い
たコプレーナ型の薄膜トランジスタを用いて説明する。
ランジスタは自己整合技術が可能であるため、様々な半
導体素子のトランジスタ構造としてよく用いられてい
る。ここでは、液晶ディスプレイの駆動回路の一部とし
て用いられている多結晶シリコンを半導体層として用い
たコプレーナ型の薄膜トランジスタを用いて説明する。
【０００３】図７は従来のコプレーナ型の薄膜トランジ
スタの要部断面図を示し、図中、22は非晶質絶縁基板で
あって、ガラス基板、石英基板などが用いられ、ときに
はＳiＯ2で覆われたＳi基板を用いることもある。しか
しながら、低コストのガラス基板を用いるには約600℃
以下の比較的低温でプロセスを行わなければならない。
ここでは600℃以下の低温プロセスを用いることとし非
晶質絶縁基板22としてガラス基板を用いる。
スタの要部断面図を示し、図中、22は非晶質絶縁基板で
あって、ガラス基板、石英基板などが用いられ、ときに
はＳiＯ2で覆われたＳi基板を用いることもある。しか
しながら、低コストのガラス基板を用いるには約600℃
以下の比較的低温でプロセスを行わなければならない。
ここでは600℃以下の低温プロセスを用いることとし非
晶質絶縁基板22としてガラス基板を用いる。
【０００４】このガラス基板22上に、原料ガスとしてＳ
i2Ｈ6を用い、基板温度450℃〜500℃の低圧化学気相堆
積法(以下ではＬＰ−ＣＶＤ(Low Pressure-Chemical Va
porDeposition)法と略記する)により非晶質シリコン薄
膜を堆積させる。この非晶質シリコン薄膜中にはＳi−
ＨあるいはＳi−Ｈ2の形で水素が多量に含まれているの
で300℃〜450℃の熱処理を行い、前記非晶質シリコン薄
膜に含まれる水素を脱離させる。
i2Ｈ6を用い、基板温度450℃〜500℃の低圧化学気相堆
積法(以下ではＬＰ−ＣＶＤ(Low Pressure-Chemical Va
porDeposition)法と略記する)により非晶質シリコン薄
膜を堆積させる。この非晶質シリコン薄膜中にはＳi−
ＨあるいはＳi−Ｈ2の形で水素が多量に含まれているの
で300℃〜450℃の熱処理を行い、前記非晶質シリコン薄
膜に含まれる水素を脱離させる。
【０００５】次に、水素脱離された非晶質シリコン薄膜
を、500℃〜700℃の低温熱処理を行い、前記水素脱離さ
れた非晶質シリコン薄膜を固相成長させると、固相成長
したシリコン薄膜、即ち、多結晶シリコン薄膜23が成長
する。アニール雰囲気としては、窒素ガス，水素ガス，
アルゴンガス，ヘリウムガスなどを用いる。１×10~6か
ら１×10~10Torrの高真空雰囲気でアニールを行っても
よい。低温アニールでは選択的に、結晶成長の活性化エ
ネルギーの小さな結晶方位を持つ結晶粒のみが成長し、
しかも緩やかに大きく成長する。
を、500℃〜700℃の低温熱処理を行い、前記水素脱離さ
れた非晶質シリコン薄膜を固相成長させると、固相成長
したシリコン薄膜、即ち、多結晶シリコン薄膜23が成長
する。アニール雰囲気としては、窒素ガス，水素ガス，
アルゴンガス，ヘリウムガスなどを用いる。１×10~6か
ら１×10~10Torrの高真空雰囲気でアニールを行っても
よい。低温アニールでは選択的に、結晶成長の活性化エ
ネルギーの小さな結晶方位を持つ結晶粒のみが成長し、
しかも緩やかに大きく成長する。
【０００６】次に前記多結晶シリコン薄膜23を一般のフ
ォトリソグラフィ及びエッチングにより島状にパターニ
ングする。次に、ゲート絶縁層24として酸化シリコン層
を形成する。前記ゲート絶縁層の形成方法としてはＬＰ
−ＣＶＤ法、あるいは光励起ＣＶＤ法、あるいはプラズ
マＣＶＤ法、ＥＣＲプラズマＣＶＤ法のような500℃以
下の低温方法がある。非晶質絶縁基板22として石英基板
等を用いる場合は、熱酸化法によることができる。該熱
酸化法にはｄｒｙ酸化法とｗｅｔ酸化法とがあるが、酸
化温度は1000℃以上と高いが膜質が優れていることから
ｄｒｙ酸化法の方が適している。
ォトリソグラフィ及びエッチングにより島状にパターニ
ングする。次に、ゲート絶縁層24として酸化シリコン層
を形成する。前記ゲート絶縁層の形成方法としてはＬＰ
−ＣＶＤ法、あるいは光励起ＣＶＤ法、あるいはプラズ
マＣＶＤ法、ＥＣＲプラズマＣＶＤ法のような500℃以
下の低温方法がある。非晶質絶縁基板22として石英基板
等を用いる場合は、熱酸化法によることができる。該熱
酸化法にはｄｒｙ酸化法とｗｅｔ酸化法とがあるが、酸
化温度は1000℃以上と高いが膜質が優れていることから
ｄｒｙ酸化法の方が適している。
【０００７】次に、ゲート電極25を例えば多結晶シリコ
ンを用いて形成する。成膜方法としては、ＣＶＤ法、ス
パッタ法等の方法があるが、ここでの詳しい説明は省略
する。続いて前記ゲート電極25をマスクとして不純物を
イオン注入し、自己整合的にソース領域26およびドレイ
ン領域27を形成する。前記不純物としては、ｎチャン
ンを用いて形成する。成膜方法としては、ＣＶＤ法、ス
パッタ法等の方法があるが、ここでの詳しい説明は省略
する。続いて前記ゲート電極25をマスクとして不純物を
イオン注入し、自己整合的にソース領域26およびドレイ
ン領域27を形成する。前記不純物としては、ｎチャン
【０００８】
【外１】
【０００９】イオン注入法の他に、レーザードーピング
法あるいはプラズマドーピング法などの方法がある。
法あるいはプラズマドーピング法などの方法がある。
【００１０】続いて層間絶縁層28として、例えば窒化シ
リコン膜を数百nm〜数μm程度堆積する。形成方法とし
ては、ＬＰ−ＣＶＤ法あるいはプラズマＣＶＤ法などが
簡単である。反応ガスには、ＳiＨ4，ＮＨ3，Ｎ2とＨ2
ガス等の混合ガスなどを用いる。
リコン膜を数百nm〜数μm程度堆積する。形成方法とし
ては、ＬＰ−ＣＶＤ法あるいはプラズマＣＶＤ法などが
簡単である。反応ガスには、ＳiＨ4，ＮＨ3，Ｎ2とＨ2
ガス等の混合ガスなどを用いる。
【００１１】ここで、水素プラズマ法、あるいは水素イ
オン注入法、あるいはプラズマ窒化膜からの水素の拡散
法などの方法で水素イオンを導入すると、ゲート酸化膜
界面などに存在するダングリングボンドなどの欠陥が不
活性化される。このような水素化工程は、層間絶縁層28
を積層する前に行ってもよい。
オン注入法、あるいはプラズマ窒化膜からの水素の拡散
法などの方法で水素イオンを導入すると、ゲート酸化膜
界面などに存在するダングリングボンドなどの欠陥が不
活性化される。このような水素化工程は、層間絶縁層28
を積層する前に行ってもよい。
【００１２】最後に、前記層間絶縁層28及びゲート絶縁
層24にコンタクトホール29を形成し、ソース電極30及び
ドレイン電極31として、例えばアルミニウムＡlを用い
て形成する。このようにしてコプレーナ型薄膜トランジ
スタを形成される。
層24にコンタクトホール29を形成し、ソース電極30及び
ドレイン電極31として、例えばアルミニウムＡlを用い
て形成する。このようにしてコプレーナ型薄膜トランジ
スタを形成される。
【００１３】
【発明が解決しようとする課題】しかしながら上記の製
造方法ではゲート絶縁層24を形成するには、低コストの
ガラス基板22を用いてコストを下げようとすると、ゲー
ト絶縁層の形成は半導体層の形成と不連続になり、ゲー
ト絶縁層形成前の処理方法によっては半導体／絶縁層界
面が汚染され、素子の特性を劣化させると言う問題点が
ある。また、石英基板を用いると熱酸化膜を使用するこ
とができ、半導体／絶縁層界面は清浄に保たれるが、コ
ストが高くなるという問題点を有している。
造方法ではゲート絶縁層24を形成するには、低コストの
ガラス基板22を用いてコストを下げようとすると、ゲー
ト絶縁層の形成は半導体層の形成と不連続になり、ゲー
ト絶縁層形成前の処理方法によっては半導体／絶縁層界
面が汚染され、素子の特性を劣化させると言う問題点が
ある。また、石英基板を用いると熱酸化膜を使用するこ
とができ、半導体／絶縁層界面は清浄に保たれるが、コ
ストが高くなるという問題点を有している。
【００１４】本発明はかかる点に鑑み、基板としては低
コストのガラス基板を使用しながら、半導体／絶縁層界
面を清浄に保つ絶縁層の形成並びに性能に優れ信頼の高
いシリコンの陽極酸化方法並びに薄膜トランジスタの製
造方法を提供することを目的とするものである。
コストのガラス基板を使用しながら、半導体／絶縁層界
面を清浄に保つ絶縁層の形成並びに性能に優れ信頼の高
いシリコンの陽極酸化方法並びに薄膜トランジスタの製
造方法を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】本発明は、シリコンを主
成分とする半導体を、アルカリ金属を含まない硝酸塩を
含む化成液を用いて陽極酸化し、この陽極酸化膜をゲー
ト絶縁層として用いることを特徴とする。
成分とする半導体を、アルカリ金属を含まない硝酸塩を
含む化成液を用いて陽極酸化し、この陽極酸化膜をゲー
ト絶縁層として用いることを特徴とする。
【００１６】
【作用】本発明はアルカリ金属の含まれていない硝酸塩
を含む化成液を用いることにより、熱酸化膜とほぼ同等
の組成で、しかも陽極酸化膜中には可動イオンのない信
頼性が高く、膜質の良い陽極酸化膜が形成できる。
を含む化成液を用いることにより、熱酸化膜とほぼ同等
の組成で、しかも陽極酸化膜中には可動イオンのない信
頼性が高く、膜質の良い陽極酸化膜が形成できる。
【００１７】また、本発明は、半導体層／絶縁層界面を
清浄に保持できる薄膜トランジスタを、石英基板を用い
ず、低コストのガラス基板を使用して製造できる。また
本発明の薄膜トランジスタは性能及び信頼性に優れた薄
膜トランジスタである。
清浄に保持できる薄膜トランジスタを、石英基板を用い
ず、低コストのガラス基板を使用して製造できる。また
本発明の薄膜トランジスタは性能及び信頼性に優れた薄
膜トランジスタである。
【００１８】
【実施例】（実施例１）図１は本発明の第１の実施例の
陽極酸化方法を実施する装置概略図を示し、これは、ガ
ラス基板１上にシリコン薄膜２を堆積する方法である。
このシリコンは単結晶シリコン，多結晶シリコン，非晶
質シリコンのいずれであってもよい。次にこのガラス基
板を化成槽６内に満されたエチレグリコール中に0.04Ｍ
の硝酸アンモニウム(ＮＨ4ＮＯ3)を溶かした化成液３中
に浸漬し、クリップ４で挟み、このクリップを通じて電
源７から所定の陽極酸化電流を供給する。ここで、８は
電流計、９は電圧計であり、対向電極５は例えば白金を
用い、電流密度４〜８mA／cm2、化成電圧150Ｖで陽極酸
化する。電流密度にもよるが１〜２時間で約100nmの厚
みの陽極酸化膜が形成される。この陽極酸化膜の組成
は、ＥＳＣＡ(Electron Spectroscopy for Chemical An
alysis)の測定によれば熱酸化膜とほぼ同等であり、し
かも化成液にはカリウムやナトリウム等のアルカリ金属
が含まれていないので、陽極酸化膜中には可動イオンが
なく信頼性が高い。またこの陽極酸化膜の絶縁破壊電界
は８MV／cmとゲート絶縁層として十分な耐圧を持ってい
るのでゲート絶縁層として用いることができる。
陽極酸化方法を実施する装置概略図を示し、これは、ガ
ラス基板１上にシリコン薄膜２を堆積する方法である。
このシリコンは単結晶シリコン，多結晶シリコン，非晶
質シリコンのいずれであってもよい。次にこのガラス基
板を化成槽６内に満されたエチレグリコール中に0.04Ｍ
の硝酸アンモニウム(ＮＨ4ＮＯ3)を溶かした化成液３中
に浸漬し、クリップ４で挟み、このクリップを通じて電
源７から所定の陽極酸化電流を供給する。ここで、８は
電流計、９は電圧計であり、対向電極５は例えば白金を
用い、電流密度４〜８mA／cm2、化成電圧150Ｖで陽極酸
化する。電流密度にもよるが１〜２時間で約100nmの厚
みの陽極酸化膜が形成される。この陽極酸化膜の組成
は、ＥＳＣＡ(Electron Spectroscopy for Chemical An
alysis)の測定によれば熱酸化膜とほぼ同等であり、し
かも化成液にはカリウムやナトリウム等のアルカリ金属
が含まれていないので、陽極酸化膜中には可動イオンが
なく信頼性が高い。またこの陽極酸化膜の絶縁破壊電界
は８MV／cmとゲート絶縁層として十分な耐圧を持ってい
るのでゲート絶縁層として用いることができる。
【００１９】上記実施例では、化成液３としてエチレン
グリコール中に硝酸アンモニウムを溶かした溶液を用い
たが、硝酸テトラメチルアンモニウム〔(ＣＨ3)4Ｎ〕Ｎ
Ｏ３等のアルカリ金属を含まない硝酸塩ならば何を用い
てもほぼ同等の結果が得られる。
グリコール中に硝酸アンモニウムを溶かした溶液を用い
たが、硝酸テトラメチルアンモニウム〔(ＣＨ3)4Ｎ〕Ｎ
Ｏ３等のアルカリ金属を含まない硝酸塩ならば何を用い
てもほぼ同等の結果が得られる。
【００２０】（実施例２）図２は本発明の第２の実施例
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図２（ａ）に示す
ようにガラス基板10上に多結晶シリコン11(半導体層)を
選択的に被着形成する。多結晶シリコンの被着形成に
は、非晶質シリコンからの固相成長、レーザーアニール
等の方法やＬＰ−ＣＶＤ法等で直接的に多結晶シリコン
を堆積する方法もある。
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図２（ａ）に示す
ようにガラス基板10上に多結晶シリコン11(半導体層)を
選択的に被着形成する。多結晶シリコンの被着形成に
は、非晶質シリコンからの固相成長、レーザーアニール
等の方法やＬＰ−ＣＶＤ法等で直接的に多結晶シリコン
を堆積する方法もある。
【００２１】次に、図２(b)に示すように例えばアルミ
ニウムＡlを用いてソース電極12及びドレイン電極13を
形成する。この時図示はしないが、ソース電極もしくは
ドレイン電極のいずれか一方または両方に電力が加えら
れるように外部への取り出し電極へ接続されるように形
成する。
ニウムＡlを用いてソース電極12及びドレイン電極13を
形成する。この時図示はしないが、ソース電極もしくは
ドレイン電極のいずれか一方または両方に電力が加えら
れるように外部への取り出し電極へ接続されるように形
成する。
【００２２】次に図２(c)に示すように、通常のフォト
リソグラフィーでアルミニウムをレジストで取り出し電
極部以外は完全に被覆する。そして多結晶シリコン11を
上記図１に示す第１の発明の実施例１の方法で陽極酸化
する。このとき、基板表面でのキャリア密度を増やすた
め光照射を行うことが望ましい。
リソグラフィーでアルミニウムをレジストで取り出し電
極部以外は完全に被覆する。そして多結晶シリコン11を
上記図１に示す第１の発明の実施例１の方法で陽極酸化
する。このとき、基板表面でのキャリア密度を増やすた
め光照射を行うことが望ましい。
【００２３】次に、レジスト14を剥離すると図２(d)に
示すように陽極酸化膜15が形成される。その後、図示は
しないがもう一度フォトリソグラフィーエッチングによ
り各々のソース・ドレイン電極12，13を独立させる。そ
して例えばクロムＣrを用いてゲート電極16を形成し、
このゲート電極16をマスクとしてイオンを打ち込みソー
ス領域17及びドレイン領域18を形成すれば図２(e)に示
すような薄膜トランジスタが形成される。
示すように陽極酸化膜15が形成される。その後、図示は
しないがもう一度フォトリソグラフィーエッチングによ
り各々のソース・ドレイン電極12，13を独立させる。そ
して例えばクロムＣrを用いてゲート電極16を形成し、
このゲート電極16をマスクとしてイオンを打ち込みソー
ス領域17及びドレイン領域18を形成すれば図２(e)に示
すような薄膜トランジスタが形成される。
【００２４】（実施例３）図３は本発明の第３の実施例
による薄膜トランジスタの概略断面図であり、実施例２
において陽極酸化膜形成後(図２(c))、窒化シリコン，
酸化シリコン，酸化タンタル等の層間絶縁層19を被着す
ることにより２重ゲート絶縁層として、ゲート絶縁層中
のピンホールによるショート不良を低減させる。
による薄膜トランジスタの概略断面図であり、実施例２
において陽極酸化膜形成後(図２(c))、窒化シリコン，
酸化シリコン，酸化タンタル等の層間絶縁層19を被着す
ることにより２重ゲート絶縁層として、ゲート絶縁層中
のピンホールによるショート不良を低減させる。
【００２５】（実施例４）図４は本発明の第４の実施例
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図４(a)に示すよ
うにガラス基板10上に不純物を殆ど含まない多結晶シリ
コン20(半導体層)を被着形成する。多結晶シリコンの被
着形成には、非晶質シリコンからの固相成長、レーザー
アニール等の方法やＬＰ−ＣＶＤ法等で直接的に多結晶
シリコンを堆積する方法もある。次に、この半導体層上
に例えばＬＰ−ＣＶＤ法で不純物として燐を多く含む多
結晶シリコン21を堆積し図４(a)のようにフォトリソグ
ラフィー・エッチングでパターニングする。
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図４(a)に示すよ
うにガラス基板10上に不純物を殆ど含まない多結晶シリ
コン20(半導体層)を被着形成する。多結晶シリコンの被
着形成には、非晶質シリコンからの固相成長、レーザー
アニール等の方法やＬＰ−ＣＶＤ法等で直接的に多結晶
シリコンを堆積する方法もある。次に、この半導体層上
に例えばＬＰ−ＣＶＤ法で不純物として燐を多く含む多
結晶シリコン21を堆積し図４(a)のようにフォトリソグ
ラフィー・エッチングでパターニングする。
【００２６】次に、図４(b)のように例えばアルミニウ
ムＡlを用いてソース電極12及びドレイン電極13を形成
する。この時図示はしないが、ソース電極もしくはドレ
イン電極のいずれか一方または両方に電力が加えられる
ように外部への取り出し電極へ接続されるように形成す
る。
ムＡlを用いてソース電極12及びドレイン電極13を形成
する。この時図示はしないが、ソース電極もしくはドレ
イン電極のいずれか一方または両方に電力が加えられる
ように外部への取り出し電極へ接続されるように形成す
る。
【００２７】次に通常のフォトリソグラフィーでアルミ
ニウムをレジストで取り出し電極部以外は完全に被覆す
る。そして燐を多く含む多結晶シリコン21を実施例１の
方法で陽極酸化する。このとき、基板表面でのキャリア
密度を増やすため光照射を行うことが望ましい。この方
法によればソース・ドレイン領域17，18(図２参照)を形
成するための不純物イオン打ち込みの工程が不要となる
ばかりでなく、陽極酸化を行うシリコンとして、燐を多
く含む多結晶シリコン21を用いているので導電率が高
く、陽極酸化が容易となる。
ニウムをレジストで取り出し電極部以外は完全に被覆す
る。そして燐を多く含む多結晶シリコン21を実施例１の
方法で陽極酸化する。このとき、基板表面でのキャリア
密度を増やすため光照射を行うことが望ましい。この方
法によればソース・ドレイン領域17，18(図２参照)を形
成するための不純物イオン打ち込みの工程が不要となる
ばかりでなく、陽極酸化を行うシリコンとして、燐を多
く含む多結晶シリコン21を用いているので導電率が高
く、陽極酸化が容易となる。
【００２８】次に、レジストを剥離すると図４(c)に示
すように陽極酸化膜15が形成される。その後、図示はし
ないがもう一度フォトリソグラフィー・エッチングによ
り各々のソース・ドレイン電極12，13を独立させる。
すように陽極酸化膜15が形成される。その後、図示はし
ないがもう一度フォトリソグラフィー・エッチングによ
り各々のソース・ドレイン電極12，13を独立させる。
【００２９】そして属間絶縁層19を堆積後、ゲート電極
形成には、例えば多結晶シリコンを全面に被着し、全面
にネガレジストを塗布し裏面から露光することにより自
己整合的にゲート電極16を形成することが可能となる。
このようにして図４(d)に示すような薄膜トランジスタ
は形成される。
形成には、例えば多結晶シリコンを全面に被着し、全面
にネガレジストを塗布し裏面から露光することにより自
己整合的にゲート電極16を形成することが可能となる。
このようにして図４(d)に示すような薄膜トランジスタ
は形成される。
【００３０】尚、上記実施例ではＬＰ−ＣＶＤ法を用い
て燐を多く含む多結晶シリコンを堆積したが、その他の
方法、例えばプラズマＣＶＤ法，スパッタ法，ＥＣＲ−
ＣＶＤ法等の方法でもよい。また不純物として燐を多く
含む多結晶シリコンを用いたが、ヒ素，ボロン等のドナ
ーもしくはアクセプタとなる不純物ならばどれでもよ
い。
て燐を多く含む多結晶シリコンを堆積したが、その他の
方法、例えばプラズマＣＶＤ法，スパッタ法，ＥＣＲ−
ＣＶＤ法等の方法でもよい。また不純物として燐を多く
含む多結晶シリコンを用いたが、ヒ素，ボロン等のドナ
ーもしくはアクセプタとなる不純物ならばどれでもよ
い。
【００３１】また、上記実施例では自己整合的にゲート
電極を形成したが、通常のフォトリソグラフィー・エッ
チングで形成しても良いことは言うまでもない。
電極を形成したが、通常のフォトリソグラフィー・エッ
チングで形成しても良いことは言うまでもない。
【００３２】（実施例５）本実施例は、実施例４におい
て不純物を殆ど含まない多結晶シリコンの表面近傍にド
ナーまたはアクセプタとなる不純物となるイオンをイオ
ン・インプランテーション，プラズマドープ，イオンシ
ャワードープ等の方法により導入し、不純物を含む半導
体層を形成したものであり特に図示はしない。
て不純物を殆ど含まない多結晶シリコンの表面近傍にド
ナーまたはアクセプタとなる不純物となるイオンをイオ
ン・インプランテーション，プラズマドープ，イオンシ
ャワードープ等の方法により導入し、不純物を含む半導
体層を形成したものであり特に図示はしない。
【００３３】（実施例６）図５は本発明の第６の実施例
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図５(a)に示すよ
うにガラス基板10上に不純物を殆ど含まない多結晶シリ
コン20(半導体層)を選択的に被着形成する。この多結晶
シリコン20の被着形成には、非晶質シリコンからの固相
成長、レーザーアニール等の方法やＬＰ−ＣＶＤ法等で
直接的に多結晶シリコンを堆積する方法もある。
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図５(a)に示すよ
うにガラス基板10上に不純物を殆ど含まない多結晶シリ
コン20(半導体層)を選択的に被着形成する。この多結晶
シリコン20の被着形成には、非晶質シリコンからの固相
成長、レーザーアニール等の方法やＬＰ−ＣＶＤ法等で
直接的に多結晶シリコンを堆積する方法もある。
【００３４】次に、この半導体層上に例えばＬＰ−ＣＶ
Ｄ法で不純物として燐を多く含む多結晶シリコン21を堆
積してフォトリソグラフィー・エッチングでパターニン
グする。そして、例えばアルミニウムＡlを用いてソー
ス・ドレイン電極12，13を形成すれば図５(a)を得る。
この時図示はしないが、ソース電極もしくはドレイン電
極のいずれか一方または両方に電力が加えられるように
外部への取り出し電極へ接続されるように形成する。
Ｄ法で不純物として燐を多く含む多結晶シリコン21を堆
積してフォトリソグラフィー・エッチングでパターニン
グする。そして、例えばアルミニウムＡlを用いてソー
ス・ドレイン電極12，13を形成すれば図５(a)を得る。
この時図示はしないが、ソース電極もしくはドレイン電
極のいずれか一方または両方に電力が加えられるように
外部への取り出し電極へ接続されるように形成する。
【００３５】次に図５(b)に示すように通常のフォトリ
ソグラフィーでアルミニウムをレジスト14で取り出し電
極部以外は完全に被覆する。そして燐を多く含む多結晶
シリコン21を実施例１の方法で陽極酸化する。このと
き、基板表面でのキャリア密度を増やすため光照射を行
うことが望ましい。この方法によれば、ソース・ドレイ
ン領域17，18(図２参照)を形成するための不純物イオン
打ち込みの工程が不要となるばかりでなく、陽極酸化を
行うシリコンとして、燐を多く含む多結晶シリコン21を
用いているので導電率が高く、陽極酸化が容易となる。
ソグラフィーでアルミニウムをレジスト14で取り出し電
極部以外は完全に被覆する。そして燐を多く含む多結晶
シリコン21を実施例１の方法で陽極酸化する。このと
き、基板表面でのキャリア密度を増やすため光照射を行
うことが望ましい。この方法によれば、ソース・ドレイ
ン領域17，18(図２参照)を形成するための不純物イオン
打ち込みの工程が不要となるばかりでなく、陽極酸化を
行うシリコンとして、燐を多く含む多結晶シリコン21を
用いているので導電率が高く、陽極酸化が容易となる。
【００３６】次に、レジストを剥離すれば図５(c)に示
すように陽極酸化膜15が形成される。その後、図示はし
ないがもう一度フォトリソグラフィー・エッチングによ
り各々のソース・ドレイン電極12，13を独立させる。
すように陽極酸化膜15が形成される。その後、図示はし
ないがもう一度フォトリソグラフィー・エッチングによ
り各々のソース・ドレイン電極12，13を独立させる。
【００３７】最後にゲート電極16の形成には、例えばク
ロムＣrを用いて形成すれば、図５(d)に示すような薄膜
トランジスタが形成される。
ロムＣrを用いて形成すれば、図５(d)に示すような薄膜
トランジスタが形成される。
【００３８】尚、上記実施例ではＬＰ−ＣＶＤ法を用い
て燐を多く含む多結晶シリコンを堆積したが、その他の
方法、例えばプラズマＣＶＤ法，スパッタ法，ＥＣＲ−
ＣＶＤ法等の方法でもよい。また不純物として燐を多く
含むシリコンを用いたが、ヒ素，ボロン等のドナーもし
くはアクセプタとなる不純物ならばどれでもよい。
て燐を多く含む多結晶シリコンを堆積したが、その他の
方法、例えばプラズマＣＶＤ法，スパッタ法，ＥＣＲ−
ＣＶＤ法等の方法でもよい。また不純物として燐を多く
含むシリコンを用いたが、ヒ素，ボロン等のドナーもし
くはアクセプタとなる不純物ならばどれでもよい。
【００３９】（実施例７）図６は本発明の第７の実施例
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図６(a)に示すよ
うにガラス基板10上例えばアルミニウムＡlを用いてソ
ース電極12及びドレイン電極13を形成する。この時図示
はしないが、ソース電極もしくはドレイン電極のいずれ
か一方または両方に電力が加えられるように外部への取
り出し電極へ接続されるように形成する。そして、不純
物を殆ど含まない多結晶シリコン20(半導体層)を選択的
に被着形成する。多結晶シリコンの被着形成には、非晶
質シリコンからの固相成長、レーザーアニール等の方法
やＬＰ−ＣＶＤ法等で直接的に多結晶シリコンを堆積す
る方法もある。次に、例えばＬＰ−ＣＶＤ法で不純物と
して燐を多く含む多結晶シリコン21を堆積し図６(a)の
ようにフォトリソグラフィー・エッチングでパターニン
グする。
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図６(a)に示すよ
うにガラス基板10上例えばアルミニウムＡlを用いてソ
ース電極12及びドレイン電極13を形成する。この時図示
はしないが、ソース電極もしくはドレイン電極のいずれ
か一方または両方に電力が加えられるように外部への取
り出し電極へ接続されるように形成する。そして、不純
物を殆ど含まない多結晶シリコン20(半導体層)を選択的
に被着形成する。多結晶シリコンの被着形成には、非晶
質シリコンからの固相成長、レーザーアニール等の方法
やＬＰ−ＣＶＤ法等で直接的に多結晶シリコンを堆積す
る方法もある。次に、例えばＬＰ−ＣＶＤ法で不純物と
して燐を多く含む多結晶シリコン21を堆積し図６(a)の
ようにフォトリソグラフィー・エッチングでパターニン
グする。
【００４０】そして、次に図６(b)に示すように通常の
フォトリソグラフィーでアルミニウムをレジスト14で取
り出し電極部以外は完全に被覆する。そして燐を多く含
む多結晶シリコン21を実施例１の方法で陽極酸化する。
このとき、基板表面でのキャリア密度を増やすため光照
射を行うことが望ましい。この方法によればソース・ド
レイン領域17，18(図２参照)を形成するための不純物イ
オン打ち込みの工程が不要となるばかりでなく、陽極酸
化を行うシリコンとして、燐を多く含む多結晶シリコン
を用いているので導電率が高く、陽極酸化が容易とな
る。
フォトリソグラフィーでアルミニウムをレジスト14で取
り出し電極部以外は完全に被覆する。そして燐を多く含
む多結晶シリコン21を実施例１の方法で陽極酸化する。
このとき、基板表面でのキャリア密度を増やすため光照
射を行うことが望ましい。この方法によればソース・ド
レイン領域17，18(図２参照)を形成するための不純物イ
オン打ち込みの工程が不要となるばかりでなく、陽極酸
化を行うシリコンとして、燐を多く含む多結晶シリコン
を用いているので導電率が高く、陽極酸化が容易とな
る。
【００４１】次に、レジストを剥離すれば図６(c)に示
すような陽極酸化膜15が形成されるその後、図示はしな
いがもう一度フォトリソグラフィー・エッチングにより
各々のソース・ドレイン電極12，13を独立させる。
すような陽極酸化膜15が形成されるその後、図示はしな
いがもう一度フォトリソグラフィー・エッチングにより
各々のソース・ドレイン電極12，13を独立させる。
【００４２】最後に層間絶縁層19を堆積し、ゲート電極
16を例えばクロムＣr用いて形成すれば、図６(d)に示す
ような薄膜トランジスタが形成される。
16を例えばクロムＣr用いて形成すれば、図６(d)に示す
ような薄膜トランジスタが形成される。
【００４３】尚、上記実施例ではソース・ドレイン電極
の形成工程と不純物を含まない多結晶シリコンの形成工
程の順序を入れ換えても良い。
の形成工程と不純物を含まない多結晶シリコンの形成工
程の順序を入れ換えても良い。
【００４４】また、上記実施例ではＬＰ−ＣＶＤ法を用
いて燐を多く含む多結晶シリコンを堆積したが、その他
の方法、例えばプラズマＣＶＤ法，スパッタ法，ＥＣＲ
−ＣＶＤ法等の方法でもよい。また、不純物として燐を
多く含む多結晶シリコンを用いたが、ヒ素，ボロン等の
ドナーもしくはアクセプタとなる不純物ならばどれでも
よい。
いて燐を多く含む多結晶シリコンを堆積したが、その他
の方法、例えばプラズマＣＶＤ法，スパッタ法，ＥＣＲ
−ＣＶＤ法等の方法でもよい。また、不純物として燐を
多く含む多結晶シリコンを用いたが、ヒ素，ボロン等の
ドナーもしくはアクセプタとなる不純物ならばどれでも
よい。
【００４５】また、上記実施例では自己整合的にゲート
電極を形成したが、通常のフォトリソグラフィー・エッ
チングで形成しても良いことは言うまでもない。
電極を形成したが、通常のフォトリソグラフィー・エッ
チングで形成しても良いことは言うまでもない。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
熱酸化膜とほぼ同等の組成で、しかも化成液にはカリウ
ムやナトリウム等のアルカリ金属が含まれていないの
で、陽極酸化膜中には可動イオンがなく信頼性が高く、
絶縁破壊電界は８MV／cmとゲート絶縁層として十分な耐
圧を持っている陽極酸化膜が形成できる。
熱酸化膜とほぼ同等の組成で、しかも化成液にはカリウ
ムやナトリウム等のアルカリ金属が含まれていないの
で、陽極酸化膜中には可動イオンがなく信頼性が高く、
絶縁破壊電界は８MV／cmとゲート絶縁層として十分な耐
圧を持っている陽極酸化膜が形成できる。
【００４７】また、本発明によれば、半導体層／絶縁層
界面を清浄に保持できる薄膜トランジスタが低コストで
製造できる。また本発明の薄膜トランジスタは性能及び
信頼性に優れた薄膜トランジスタであり、その実用上の
効果は大きい。
界面を清浄に保持できる薄膜トランジスタが低コストで
製造できる。また本発明の薄膜トランジスタは性能及び
信頼性に優れた薄膜トランジスタであり、その実用上の
効果は大きい。
【図１】本発明の実施例１における陽極酸化方法を実施
する装置概略図である。
する装置概略図である。
【図２】本発明の実施例２における薄膜トランジスタの
製造方法の主要工程毎の概略断面図である。
製造方法の主要工程毎の概略断面図である。
【図３】本発明の実施例３における薄膜トランジスタの
製造方法により製造された薄膜トランジスタの概略断面
図である。
製造方法により製造された薄膜トランジスタの概略断面
図である。
【図４】本発明の実施例４における薄膜トランジスタの
製造方法の主要工程毎の概略断面図である。
製造方法の主要工程毎の概略断面図である。
【図５】本発明の実施例６における薄膜トランジスタの
製造方法の主要工程毎の概略断面図である。
製造方法の主要工程毎の概略断面図である。
【図６】本発明の実施例７における薄膜トランジスタの
製造方法の主要工程毎の概略断面図である。
製造方法の主要工程毎の概略断面図である。
【図７】従来の方法による製造されたコプレーナ型薄膜
トランジスタの要部断面図である。
トランジスタの要部断面図である。
１，10…ガラス基板、 ２…シリコン薄膜、 ３…化成
液、 ４…クリップ、５…対向電極(白金)、 ６…化成
槽、 ７…電源、 ８…電流計、 ９…電圧計、 11…
多結晶シリコン、 12…ソース電極、 13…ドレイン電
極、 14…レジスト、 15…陽極酸化膜、 16…ゲート
電極、 17…ソース領域、 18…ドレイン領域、 19…
層間絶縁層、 20…不純物をほとんど含まない多結晶シ
リコン、21…燐を多く含む多結晶シリコン。
液、 ４…クリップ、５…対向電極(白金)、 ６…化成
槽、 ７…電源、 ８…電流計、 ９…電圧計、 11…
多結晶シリコン、 12…ソース電極、 13…ドレイン電
極、 14…レジスト、 15…陽極酸化膜、 16…ゲート
電極、 17…ソース領域、 18…ドレイン領域、 19…
層間絶縁層、 20…不純物をほとんど含まない多結晶シ
リコン、21…燐を多く含む多結晶シリコン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 達男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 川村 哲也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (8)
- 【請求項１】 シリコンを主成分とする半導体を、アル
カリ金属を含まない硝酸塩を含む化成液を用いて陽極酸
化し、その陽極酸化された膜をゲート絶縁層として用い
ることを特徴とするシリコンの陽極酸化方法。 - 【請求項２】 前記アルカリ金属を含まない硝酸塩が少
なくとも硝酸アンモニウム(ＮＨ4ＮＯ3)もしくは硝酸テ
トラメチルアンモニウム([(ＣＨ3)4Ｎ]ＮＯ3)を含むこ
とを特徴とする請求項１記載のシリコン陽極酸化方法。 - 【請求項３】 基板上に、半導体層を選択的に形成する
第１の工程と、前記半導体層を一部覆うように第１の導
電層を形成し、前記半導体層の露出部に第１の絶縁層を
形成する第２の工程と、前記第１の導電層を除去しゲー
ト電極及びゲートバス配線となる第２の導電層を形成す
る第３の工程と、前記第２の導電層をマスクとして前記
半導体層中にドナーまたはアクセプタとなる不純物を導
入しソース領域及びドレイン領域を形成する第４の工程
と、第２の絶縁層を選択的に被着形成する第５の工程
と、ソースバス配線とともに前記ソース及びドレイン領
域に接触するようにソース電極とドレイン電極を形成す
るように第３の導電層を選択的に形成する第６の工程
と、から少なくともなる薄膜トランジスタの製造方法に
おいて、前記半導体層はシリコンを主成分とする半導体
からなり、前記第１の絶縁層は、前記第１の導電層から
電力を供給することにより前記半導体層を陽極酸化して
形成することを特徴とする薄膜トランジスタの製造方
法。 - 【請求項４】 基板上に、ドナーもしくはアクセプタと
なる不純物を殆ど含まない第１の半導体層を形成する第
１の工程と、ドナーもしくはアクセプタとなる不純物を
含む第２の半導体層を形成する第２の工程と、ソース及
びドレイン電極とともにソースバス配線を形成するよう
に第１の導電層を選択的に形成する第３の工程と、前記
第２の半導体層の露出部に絶縁層を形成する第４の工程
と、選択的に第２の絶縁層を形成する第５の工程と、ゲ
ート電極とゲートバス配線となる第２の導電層を形成す
る第６の工程と、から少なくともなる薄膜トランジスタ
の製造方法において、前記半導体層はシリコンを主成分
とする半導体からなり、前記絶縁層は、前記第１の導電
層から電力を供給することにより前記半導体層を陽極酸
化して形成することを特徴とする薄膜トランジスタの製
造方法。 - 【請求項５】 前記第２の半導体層は前記第１の半導体
層上の不純物を含む半導体層を選択的に被着形成するこ
とを特徴とする請求項４記載の薄膜トランジスタの製造
方法。 - 【請求項６】 前記第２の半導体層は前記第１の半導体
層に不純物を導入することにより形成することを特徴と
する請求項４記載の薄膜トランジスタの製造方法。 - 【請求項７】 基板上に、ソースバス配線及びソース電
極及びドレイン電極となる第１の導電層を形成する第１
の工程と、半導体層をトランジスタ形成領域及びソース
バス配線とゲートバス配線の交差部に選択的に形成する
第２の工程と、前記半導体層の露出部及びソースバス配
線とゲートバス配線の交差部に絶縁層を形成する第３の
工程と、ゲート電極及びゲートバス配線となる第２の導
電層を形成する第４の工程と、から少なくともなる薄膜
トランジスタの製造方法において、前記半導体層はシリ
コンを主成分とする半導体からなり、前記絶縁層は、前
記第１の導電層から電力を供給することにより前記半導
体層を陽極酸化して形成することを特徴とする薄膜トラ
ンジスタの製造方法。 - 【請求項８】 基板上に、ソース及びドレイン電極とと
もソースバス配線も形成するように第１の導電層を選択
的に形成する第１の工程と、ドナーもしくはアクセプタ
となる不純物を殆ど含まない第１の半導体層を形成する
第２の工程と、ドナーもしくはアクセプタとなる不純物
を含む第２の半導体層を形成する第３の工程と、前記第
２の半導体層の露出部に絶縁層を形成する第４の工程
と、選択的に第２の絶縁層を形成する第５の工程と、ゲ
ート電極とゲートバス配線となる第２の導電層を形成す
る第５の工程と、から少なくともなる薄膜トランジスタ
の製造方法において、前記半導体層はシリコンを主成分
とする半導体からなり、前記絶縁層は、前記第１の導電
層から電力を供給することにより前記半導体層を陽極酸
化して形成することを特徴とする薄膜トランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4048536A JP2987789B2 (ja) | 1992-03-05 | 1992-03-05 | シリコンの陽極酸化方法並びにその方法を用いた薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4048536A JP2987789B2 (ja) | 1992-03-05 | 1992-03-05 | シリコンの陽極酸化方法並びにその方法を用いた薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251432A true JPH05251432A (ja) | 1993-09-28 |
| JP2987789B2 JP2987789B2 (ja) | 1999-12-06 |
Family
ID=12806091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4048536A Expired - Fee Related JP2987789B2 (ja) | 1992-03-05 | 1992-03-05 | シリコンの陽極酸化方法並びにその方法を用いた薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2987789B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595230B2 (en) | 2004-02-16 | 2009-09-29 | Sharp Kabushiki Kaisha | Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device |
| JP2014209601A (ja) * | 2013-03-27 | 2014-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
-
1992
- 1992-03-05 JP JP4048536A patent/JP2987789B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595230B2 (en) | 2004-02-16 | 2009-09-29 | Sharp Kabushiki Kaisha | Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device |
| US8039403B2 (en) | 2004-02-16 | 2011-10-18 | Sharp Kabushiki Kaisha | Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device |
| JP2014209601A (ja) * | 2013-03-27 | 2014-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2987789B2 (ja) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
| KR100203982B1 (ko) | 반도체장치 및 그의 제작방법 | |
| US5736750A (en) | MIS semiconductor device and method of fabricating the same | |
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| KR950014609B1 (ko) | 반도체부재 및 반도체부재의 제조방법 | |
| US5595638A (en) | Method for manufacturing a semiconductor device utilizing an anodic oxidation | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| US5714790A (en) | Semiconductor device with an indium-tin-oxide in contact with a semiconductor or metal | |
| US6558986B1 (en) | Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method | |
| KR100272260B1 (ko) | 유사다이아몬드를 이용한 박막트랜지스터 및 그의 제조방법 | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| KR100480367B1 (ko) | 비정질막을결정화하는방법 | |
| JP2987789B2 (ja) | シリコンの陽極酸化方法並びにその方法を用いた薄膜トランジスタの製造方法 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JPH0888363A (ja) | 半導体装置及びその製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| KR100524874B1 (ko) | 비정질실리콘박막의결정화방법 | |
| JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000353706A (ja) | 半導体装置の製造方法 | |
| EP0558055B1 (en) | Semiconductor device comprising an ITO film | |
| JPS62221159A (ja) | 薄膜トランジスタマトリツクスの形成方法 | |
| JP4036917B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |