JPH052523A - アクセス制御装置 - Google Patents
アクセス制御装置Info
- Publication number
- JPH052523A JPH052523A JP3153288A JP15328891A JPH052523A JP H052523 A JPH052523 A JP H052523A JP 3153288 A JP3153288 A JP 3153288A JP 15328891 A JP15328891 A JP 15328891A JP H052523 A JPH052523 A JP H052523A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- access
- storage device
- address
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【目的】 本発明は、単一の記憶装置を複数の処理装置
で共用するようなマルチメモリシステムにおいて、複数
の処理装置間で記憶装置のアクセス競合が生じても、常
に記憶装置を効率よく稼働し得るようなアクセス制御装
置を提供することである。 【構成】 単一の記憶装置Ｍを共用する処理装置ＡとＢ
との間でアクセスの競合が生じた場合、使用するアドレ
スが不一致のときは一方の処理装置のアクセス処理が他
方の処理装置における一連の処理の中で生じるアクセス
の空き時間に割込ませて処理される。一方、使用するア
ドレスが不一致の場合は、一方の処理装置のアクセス処
理が他方の処理装置における最終のアクセス処理が終了
するまで待機させられる。
で共用するようなマルチメモリシステムにおいて、複数
の処理装置間で記憶装置のアクセス競合が生じても、常
に記憶装置を効率よく稼働し得るようなアクセス制御装
置を提供することである。 【構成】 単一の記憶装置Ｍを共用する処理装置ＡとＢ
との間でアクセスの競合が生じた場合、使用するアドレ
スが不一致のときは一方の処理装置のアクセス処理が他
方の処理装置における一連の処理の中で生じるアクセス
の空き時間に割込ませて処理される。一方、使用するア
ドレスが不一致の場合は、一方の処理装置のアクセス処
理が他方の処理装置における最終のアクセス処理が終了
するまで待機させられる。
Description
【０００１】
【産業上の利用分野】この発明は、アクセス制御装置に
関し、より特定的には、同一の記憶装置を複数の処理装
置が共用するようなマルチアクセスシステムにおいて各
処理装置における記憶装置へのアクセスを制御するため
の装置に関する。
関し、より特定的には、同一の記憶装置を複数の処理装
置が共用するようなマルチアクセスシステムにおいて各
処理装置における記憶装置へのアクセスを制御するため
の装置に関する。
【０００２】
【従来の技術】従来、同一の記憶装置を複数の処理装置
が共用するようなマルチアクセスシステムとしては、た
とえば単一のデータベース記憶装置を複数の端末機でア
クセスするようなオンラインシステムや、並列処理プロ
セッサが共有の記憶装置をアクセスするようなマルチプ
ロセッサシステム等が知られている。
が共用するようなマルチアクセスシステムとしては、た
とえば単一のデータベース記憶装置を複数の端末機でア
クセスするようなオンラインシステムや、並列処理プロ
セッサが共有の記憶装置をアクセスするようなマルチプ
ロセッサシステム等が知られている。
【０００３】上記のようなマルチアクセスシステムにお
いては、単一の記憶装置を共用する複数の処理装置が同
時に記憶装置のアクセス要求を発生する場合がある。こ
のようなアクセスの競合を許容することは、記憶装置の
データを破壊することになるので、調停されなければな
らない。
いては、単一の記憶装置を共用する複数の処理装置が同
時に記憶装置のアクセス要求を発生する場合がある。こ
のようなアクセスの競合を許容することは、記憶装置の
データを破壊することになるので、調停されなければな
らない。
【０００４】従来におけるアクセス競合の調停方法は、
最先にアクセス要求を発生した処理装置のアクセスを優
先させ、他の処理装置におけるアクセス要求は最先にア
クセス要求を発生した処理装置におけるすべてのアクセ
ス処理が終了するまで待機させるようにしていた。
最先にアクセス要求を発生した処理装置のアクセスを優
先させ、他の処理装置におけるアクセス要求は最先にア
クセス要求を発生した処理装置におけるすべてのアクセ
ス処理が終了するまで待機させるようにしていた。
【０００５】
【発明が解決しようとする課題】上記のごとく、従来で
は、アクセス競合が生じた場合に、記憶装置が１つの処
理装置に占有され、記憶装置の有効な活用が図れないと
いう問題点があった。なぜならば、１つの処理装置がそ
の一連の動作を終了するまでの間に、記憶装置のアクセ
ス処理以外の処理を行なう場合、そのような処理の実行
中は記憶装置がいずれの処理装置からのアクセス要求も
受付けないので、記憶装置の稼働率が低下する。たとえ
ば、ある処理装置が記憶装置からデータを読出した後、
その読出したデータに基づいて何らかの演算または処理
を行ない、その後その演算または処理結果を記憶装置に
書込むような場合、処理装置がデータ読出後データを書
込むまでは記憶装置の使用が図れず、その稼働率が低下
してしまう。
は、アクセス競合が生じた場合に、記憶装置が１つの処
理装置に占有され、記憶装置の有効な活用が図れないと
いう問題点があった。なぜならば、１つの処理装置がそ
の一連の動作を終了するまでの間に、記憶装置のアクセ
ス処理以外の処理を行なう場合、そのような処理の実行
中は記憶装置がいずれの処理装置からのアクセス要求も
受付けないので、記憶装置の稼働率が低下する。たとえ
ば、ある処理装置が記憶装置からデータを読出した後、
その読出したデータに基づいて何らかの演算または処理
を行ない、その後その演算または処理結果を記憶装置に
書込むような場合、処理装置がデータ読出後データを書
込むまでは記憶装置の使用が図れず、その稼働率が低下
してしまう。
【０００６】それゆえに、この発明の目的は、同一の記
憶装置を複数の処理装置が共用するようなマルチアクセ
スシステムにおいて、記憶装置を効率よく稼働し得るよ
うなアクセス制御装置を提供することである。
憶装置を複数の処理装置が共用するようなマルチアクセ
スシステムにおいて、記憶装置を効率よく稼働し得るよ
うなアクセス制御装置を提供することである。
【０００７】
【課題を解決するための手段】この発明に係るアクセス
制御装置は、アドレス一致／不一致検出手段およびアク
セス制御手段を備えている。アドレス一致／不一致検出
手段は、２以上の処理装置において記憶装置へのアクセ
ス要求が競合したとき、各処理装置で使用する記憶装置
のアドレスが一致するか否かを検出する。アクセス制御
手段は、アドレス一致／不一致検出手段がアドレスの一
致を検出したことに応答して最先にアクセス要求を発生
した処理装置の最終のアクセス処理が終了するまで他の
処理装置による記憶装置へのアクセスを待機させ、アド
レス一致／不一致検出手段がアドレスの不一致を検出し
たことに応答して最先にアクセス要求を発生した処理装
置が一連の処理を終了するまでの間に発生する記憶装置
のアクセスの空き時間に他の処理装置によるアクセスを
割込ませる。
制御装置は、アドレス一致／不一致検出手段およびアク
セス制御手段を備えている。アドレス一致／不一致検出
手段は、２以上の処理装置において記憶装置へのアクセ
ス要求が競合したとき、各処理装置で使用する記憶装置
のアドレスが一致するか否かを検出する。アクセス制御
手段は、アドレス一致／不一致検出手段がアドレスの一
致を検出したことに応答して最先にアクセス要求を発生
した処理装置の最終のアクセス処理が終了するまで他の
処理装置による記憶装置へのアクセスを待機させ、アド
レス一致／不一致検出手段がアドレスの不一致を検出し
たことに応答して最先にアクセス要求を発生した処理装
置が一連の処理を終了するまでの間に発生する記憶装置
のアクセスの空き時間に他の処理装置によるアクセスを
割込ませる。
【０００８】
【作用】この発明においては、２以上の処理装置におい
て記憶装置へのアクセス要求が競合したとき、各処理装
置で使用する記憶装置へのアドレスが一致する場合は最
先にアクセス要求を発生した処理装置の最終のアクセス
処理が終了するまで他の処理装置による記憶装置へのア
クセスを待機させる。この場合、ある処理装置がすべて
のアクセス処理を終了するまでの間は、そのときのアク
セスの対象となっている記憶装置の記憶データが他の処
理装置によって書換えられないようにし、それによって
記憶装置に異常なデータが書込まれないようにしてい
る。
て記憶装置へのアクセス要求が競合したとき、各処理装
置で使用する記憶装置へのアドレスが一致する場合は最
先にアクセス要求を発生した処理装置の最終のアクセス
処理が終了するまで他の処理装置による記憶装置へのア
クセスを待機させる。この場合、ある処理装置がすべて
のアクセス処理を終了するまでの間は、そのときのアク
セスの対象となっている記憶装置の記憶データが他の処
理装置によって書換えられないようにし、それによって
記憶装置に異常なデータが書込まれないようにしてい
る。
【０００９】一方、競合の生じたアクセス要求の各アド
レスが不一致の場合は、上記のような異常データの書込
の問題がないので、ある処理装置が一連の処理を終了す
るまでの間に発生する記憶装置のアクセスの空き時間に
他の処理装置によるアクセス処理を割込ませるようにし
ている。これによって、記憶装置の稼働率を向上するこ
とができる。
レスが不一致の場合は、上記のような異常データの書込
の問題がないので、ある処理装置が一連の処理を終了す
るまでの間に発生する記憶装置のアクセスの空き時間に
他の処理装置によるアクセス処理を割込ませるようにし
ている。これによって、記憶装置の稼働率を向上するこ
とができる。
【００１０】
【実施例】図１は、この発明の一実施例の構成を示すブ
ロック図である。図において、この実施例は一例とし
て、１つの記憶装置Ｍを、２つの処理装置ＡおよびＢで
共用する場合を示している。ただし、実際のマルチアク
セスシステムでは、１つの記憶装置Ｍをさらに多くの数
の処理装置で共用する場合が多いが、この発明はそのよ
うなマルチアクセスシステムにももちろん適用可能であ
る。
ロック図である。図において、この実施例は一例とし
て、１つの記憶装置Ｍを、２つの処理装置ＡおよびＢで
共用する場合を示している。ただし、実際のマルチアク
セスシステムでは、１つの記憶装置Ｍをさらに多くの数
の処理装置で共用する場合が多いが、この発明はそのよ
うなマルチアクセスシステムにももちろん適用可能であ
る。
【００１１】処理装置Ａは、処理部１ａ〜４ａと、実行
許可制御部５ａと、アドレス保持／比較部６ａとを含
む。同様に、処理装置Ｂは、処理部１ｂ〜４ｂと、実行
許可制御部５ｂと、アドレス保持／比較部６ｂとを含
む。処理部１ａは外部から与えられた入力Ａ１を処理し
てその処理結果Ａ２を出力する。処理部２ａは、処理部
１ａから与えられた処理結果Ａ２を処理して処理結果Ａ
３を出力する。処理部３ａは、処理部２ａから与えられ
た処理結果Ａ３を処理して処理結果Ａ４を出力する。処
理部４ａは、処理部３ａから与えられた処理結果Ａ４を
処理して処理結果Ａ５を出力する。したがって、処理部
１ａ〜４ａは、それぞれの処理をシリアルに行なう。処
理部２ａおよび４ａが記憶装置Ｍのアクセス処理を含
む。一方、処理装置Ｂにおける処理部１ｂ〜４ｂも、そ
れぞれがシリアルに処理を実行する。処理部２ｂおよび
４ｂが記憶装置Ｍへのアクセス処理を含む。実行許可制
御部５ａは、処理部２ａおよび４ａで使用する記憶装置
Ｍのアドレスをアドレス保持／比較部６ａに与えるとと
もに、アドレス保持／比較部６ａから与えられるアドレ
スの比較結果に基づいて処理部２ａの処理の実行を制御
する。同様に、処理装置Ｂにおける実行許可制御部５ｂ
は、処理部２ｂおよび４ｂで使用されるメモリＭのアド
レスをアドレス保持／比較部６ｂに与えるとともに、ア
ドレス保持／比較部６ｂから与えられるアドレスの比較
結果に基づいて処理部２ｂの処理の実行を制御する。ア
ドレス保持／比較部６ａは実行許可制御部５ａから与え
られるアドレスを保持するとともに、その保持したアド
レスとアドレス保持／比較部６ｂに保持されているアド
レスとを比較し、その一致／不一致を検出する。同様
に、アドレス保持／比較部６ｂは、実行許可制御部５ｂ
から与えられるアドレスを保持するともに、その保持し
たアドレスとアドレス保持／比較部６ａに保持されてい
るアドレスとを比較し、その一致／不一致を検出する。
アドレス保持／比較部６ａにおけるアドレスの比較結果
は実行許可制御部５ａに与えられ、アドレス保持／比較
部６ｂにおけるアドレスの比較結果は実行許可制御部５
ｂに与えられる。
許可制御部５ａと、アドレス保持／比較部６ａとを含
む。同様に、処理装置Ｂは、処理部１ｂ〜４ｂと、実行
許可制御部５ｂと、アドレス保持／比較部６ｂとを含
む。処理部１ａは外部から与えられた入力Ａ１を処理し
てその処理結果Ａ２を出力する。処理部２ａは、処理部
１ａから与えられた処理結果Ａ２を処理して処理結果Ａ
３を出力する。処理部３ａは、処理部２ａから与えられ
た処理結果Ａ３を処理して処理結果Ａ４を出力する。処
理部４ａは、処理部３ａから与えられた処理結果Ａ４を
処理して処理結果Ａ５を出力する。したがって、処理部
１ａ〜４ａは、それぞれの処理をシリアルに行なう。処
理部２ａおよび４ａが記憶装置Ｍのアクセス処理を含
む。一方、処理装置Ｂにおける処理部１ｂ〜４ｂも、そ
れぞれがシリアルに処理を実行する。処理部２ｂおよび
４ｂが記憶装置Ｍへのアクセス処理を含む。実行許可制
御部５ａは、処理部２ａおよび４ａで使用する記憶装置
Ｍのアドレスをアドレス保持／比較部６ａに与えるとと
もに、アドレス保持／比較部６ａから与えられるアドレ
スの比較結果に基づいて処理部２ａの処理の実行を制御
する。同様に、処理装置Ｂにおける実行許可制御部５ｂ
は、処理部２ｂおよび４ｂで使用されるメモリＭのアド
レスをアドレス保持／比較部６ｂに与えるとともに、ア
ドレス保持／比較部６ｂから与えられるアドレスの比較
結果に基づいて処理部２ｂの処理の実行を制御する。ア
ドレス保持／比較部６ａは実行許可制御部５ａから与え
られるアドレスを保持するとともに、その保持したアド
レスとアドレス保持／比較部６ｂに保持されているアド
レスとを比較し、その一致／不一致を検出する。同様
に、アドレス保持／比較部６ｂは、実行許可制御部５ｂ
から与えられるアドレスを保持するともに、その保持し
たアドレスとアドレス保持／比較部６ａに保持されてい
るアドレスとを比較し、その一致／不一致を検出する。
アドレス保持／比較部６ａにおけるアドレスの比較結果
は実行許可制御部５ａに与えられ、アドレス保持／比較
部６ｂにおけるアドレスの比較結果は実行許可制御部５
ｂに与えられる。
【００１２】図２は、図１に示す実施例の動作を説明す
るためのタイミングチャートである。以下、この図２を
参照して、図１に示す実施例の動作を説明する。
るためのタイミングチャートである。以下、この図２を
参照して、図１に示す実施例の動作を説明する。
【００１３】今、処理装置Ｂにおけるアクセス要求が処
理装置Ａにおけるアクセス要求よりも先に発生し、処理
装置Ｂで用いる記憶装置Ｍのアドレスがすでにアドレス
保持／比較部６ｂに保持されているものとする。この場
合、図２（ａ）に示すように、処理装置Ｂは処理部１ｂ
〜４ｂの動作を順次実行する。そして、処理部２ｂおよ
び４ｂにおいて記憶装置Ｍのアクセスを行なう。
理装置Ａにおけるアクセス要求よりも先に発生し、処理
装置Ｂで用いる記憶装置Ｍのアドレスがすでにアドレス
保持／比較部６ｂに保持されているものとする。この場
合、図２（ａ）に示すように、処理装置Ｂは処理部１ｂ
〜４ｂの動作を順次実行する。そして、処理部２ｂおよ
び４ｂにおいて記憶装置Ｍのアクセスを行なう。
【００１４】一方処理装置Ａにおいては、処理部２ａの
処理を実行する前に、処理部２ａはメモリＭの使用要求
と使用アドレスとを実行許可制御部５ａに送る。実行許
可制御部５ａは、処理部２ａから送られてきた使用アド
レスをアドレス保持／比較部６ａに送る。アドレス保持
／比較部６ａは、実行許可制御部５ａを介して送られて
きた使用アドレスを保持するとともに、その保持した使
用アドレスと処理装置Ｂにおけるアドレス保持／比較部
６ｂに保持されている使用アドレスとを比較し、その一
致／不一致を検出する。
処理を実行する前に、処理部２ａはメモリＭの使用要求
と使用アドレスとを実行許可制御部５ａに送る。実行許
可制御部５ａは、処理部２ａから送られてきた使用アド
レスをアドレス保持／比較部６ａに送る。アドレス保持
／比較部６ａは、実行許可制御部５ａを介して送られて
きた使用アドレスを保持するとともに、その保持した使
用アドレスと処理装置Ｂにおけるアドレス保持／比較部
６ｂに保持されている使用アドレスとを比較し、その一
致／不一致を検出する。
【００１５】アドレス保持／比較部６ａの比較結果は、
実行許可制御部５ａに与えられる。このとき、アドレス
保持／比較部６ａが使用アドレスの不一致を検出した場
合は、実行許可制御部５ａは処理部２ａにアクセス実行
許可信号を与える。応じて、処理部２ａは、記憶装置Ｍ
がアクセス可能状態になり次第、記憶装置Ｍのアクセス
を開始する。記憶装置Ｍがアクセス可能状態になったか
否かは、記憶装置Ｍから処理部２ａに与えられるアクセ
ス許可信号に基づいて判断される。上記のようなアドレ
ス不一致時の動作は、図２（ｂ）に示される。図２
（ｂ）に示されるように、処理部２ａによるアクセス処
理は、処理装置Ｂの処理部２ｂによるアクセス処理が終
了すると同時に開始される。すなわち、処理部２ａによ
るアクセス処理は、処理装置Ｂにおける一連の処理の中
で記憶装置Ｍをアクセスしない空き時間（処理部３ｂが
処理を実行している時間）中に実行される。これによっ
て、処理装置ＡとＢとの間で記憶装置Ｍのアクセス動作
が衝突するのを避けられ、しかも記憶装置Ｍを効率よく
稼働させることができる。処理装置Ａにおける処理部３
ａの処理は記憶装置Ｍへのアクセス処理を含まないの
で、処理部２ａの処理終了後、引続いて実行される。処
理部３ａの処理終了後は、処理装置Ｂにおけるすべての
処理が終了しているので、処理部４ａの処理は処理部３
ａの終了に引続いて実行される。
実行許可制御部５ａに与えられる。このとき、アドレス
保持／比較部６ａが使用アドレスの不一致を検出した場
合は、実行許可制御部５ａは処理部２ａにアクセス実行
許可信号を与える。応じて、処理部２ａは、記憶装置Ｍ
がアクセス可能状態になり次第、記憶装置Ｍのアクセス
を開始する。記憶装置Ｍがアクセス可能状態になったか
否かは、記憶装置Ｍから処理部２ａに与えられるアクセ
ス許可信号に基づいて判断される。上記のようなアドレ
ス不一致時の動作は、図２（ｂ）に示される。図２
（ｂ）に示されるように、処理部２ａによるアクセス処
理は、処理装置Ｂの処理部２ｂによるアクセス処理が終
了すると同時に開始される。すなわち、処理部２ａによ
るアクセス処理は、処理装置Ｂにおける一連の処理の中
で記憶装置Ｍをアクセスしない空き時間（処理部３ｂが
処理を実行している時間）中に実行される。これによっ
て、処理装置ＡとＢとの間で記憶装置Ｍのアクセス動作
が衝突するのを避けられ、しかも記憶装置Ｍを効率よく
稼働させることができる。処理装置Ａにおける処理部３
ａの処理は記憶装置Ｍへのアクセス処理を含まないの
で、処理部２ａの処理終了後、引続いて実行される。処
理部３ａの処理終了後は、処理装置Ｂにおけるすべての
処理が終了しているので、処理部４ａの処理は処理部３
ａの終了に引続いて実行される。
【００１６】一方、アドレス保持／比較部６ａが使用ア
ドレスの一致を検出した場合は、実行許可制御部５ａは
処理部２ａに対して待機信号を与える。処理装置Ｂにお
いて一連の処理部１ｂ〜４ｂでの処理が終了した後に、
処理部４ｂは実行終了信号を実行許可制御部５ｂに送
る。応じて、実行許可制御部５ｂはアドレス保持／比較
部６ｂに保持されている使用アドレスを無効にする。応
じて、アドレス保持／比較部６ａは使用アドレスの不一
致を検出し、その検出結果に応答して実行許可制御部５
ａは処理部２ａにアクセス実行許可信号を与える。この
とき、記憶装置Ｍは処理装置Ｂによるアクセス処理が終
了しているので、処理部２ａは記憶装置Ｍのアクセス処
理を開始する。上記のようなアドレス一致時の動作は、
図２（ｃ）に示されている。図２（ｃ）に示すように、
処理装置Ａにおける処理部４ａの処理は、処理装置Ｂに
おける最終のアクセス処理が終了するまで待機させられ
る。このように、競合する処理装置間で使用するアドレ
スが一致した場合にアクセス要求が遅く発生した処理装
置におけるアクセス処理をアクセス要求が先に発生した
処理装置における最終のアクセス処理が終了するまで待
機させるようにしたのは、以下のような理由による。た
とえば、処理部２ｂが記憶装置Ｍのあるアドレスからデ
ータを読出し、その読出されたデータに基づいて処理部
３ｂが何らかの処理を実行し、処理部４ｂが処理部３ｂ
の実行結果を記憶装置Ｍの同じアドレスに書込むような
場合、処理部２ｂの処理の開始から処理部４ｂの処理が
終了するまでの間は、そのアドレスのデータが変更され
るのは好ましくない。もし、その間に処理装置Ａによっ
て上記アドレスのデータが読出されて何らかの処理をさ
れたり、上記アドレスのデータが書換えられたりした場
合は、処理装置Ａで異常な処理が実行され、または記憶
装置Ｍに異常なデータが書込まれることになる。このよ
うな状況を防ぐために、処理装置ＡとＢとで使用するア
ドレスが一致する場合は、処理装置Ａにおけるアクセス
処理を処理装置Ｂにおける最終のアクセス処理が終了す
るまで待機させているのである。
ドレスの一致を検出した場合は、実行許可制御部５ａは
処理部２ａに対して待機信号を与える。処理装置Ｂにお
いて一連の処理部１ｂ〜４ｂでの処理が終了した後に、
処理部４ｂは実行終了信号を実行許可制御部５ｂに送
る。応じて、実行許可制御部５ｂはアドレス保持／比較
部６ｂに保持されている使用アドレスを無効にする。応
じて、アドレス保持／比較部６ａは使用アドレスの不一
致を検出し、その検出結果に応答して実行許可制御部５
ａは処理部２ａにアクセス実行許可信号を与える。この
とき、記憶装置Ｍは処理装置Ｂによるアクセス処理が終
了しているので、処理部２ａは記憶装置Ｍのアクセス処
理を開始する。上記のようなアドレス一致時の動作は、
図２（ｃ）に示されている。図２（ｃ）に示すように、
処理装置Ａにおける処理部４ａの処理は、処理装置Ｂに
おける最終のアクセス処理が終了するまで待機させられ
る。このように、競合する処理装置間で使用するアドレ
スが一致した場合にアクセス要求が遅く発生した処理装
置におけるアクセス処理をアクセス要求が先に発生した
処理装置における最終のアクセス処理が終了するまで待
機させるようにしたのは、以下のような理由による。た
とえば、処理部２ｂが記憶装置Ｍのあるアドレスからデ
ータを読出し、その読出されたデータに基づいて処理部
３ｂが何らかの処理を実行し、処理部４ｂが処理部３ｂ
の実行結果を記憶装置Ｍの同じアドレスに書込むような
場合、処理部２ｂの処理の開始から処理部４ｂの処理が
終了するまでの間は、そのアドレスのデータが変更され
るのは好ましくない。もし、その間に処理装置Ａによっ
て上記アドレスのデータが読出されて何らかの処理をさ
れたり、上記アドレスのデータが書換えられたりした場
合は、処理装置Ａで異常な処理が実行され、または記憶
装置Ｍに異常なデータが書込まれることになる。このよ
うな状況を防ぐために、処理装置ＡとＢとで使用するア
ドレスが一致する場合は、処理装置Ａにおけるアクセス
処理を処理装置Ｂにおける最終のアクセス処理が終了す
るまで待機させているのである。
【００１７】なお、上記においては、処理装置Ｂにおけ
るアクセス要求が処理装置Ａにおけるアクセス要求より
も先に発生した場合を説明したが、処理装置Ａにおける
アクセス要求が処理装置Ｂにおけるアクセス要求よりも
先に発生した場合も上記と同様の態様により処理装置Ｂ
におけるアクセス処理が制御される。
るアクセス要求が処理装置Ａにおけるアクセス要求より
も先に発生した場合を説明したが、処理装置Ａにおける
アクセス要求が処理装置Ｂにおけるアクセス要求よりも
先に発生した場合も上記と同様の態様により処理装置Ｂ
におけるアクセス処理が制御される。
【００１８】また、各処理装置でアドレスの保持および
比較を行なうことは、各処理装置の負担が重くなるの
で、図３に示すように、外部にアドレス保持／比較部６
を設け、このアドレス保持／比較部６で各処理装置Ａ〜
Ｃについてのアドレスの保持と比較を集中的に行なうよ
うにしてもよい。
比較を行なうことは、各処理装置の負担が重くなるの
で、図３に示すように、外部にアドレス保持／比較部６
を設け、このアドレス保持／比較部６で各処理装置Ａ〜
Ｃについてのアドレスの保持と比較を集中的に行なうよ
うにしてもよい。
【００１９】
【発明の効果】以上説明したように、この発明によれ
ば、単一の記憶装置を複数の処理装置で共用するマルチ
アクセスシステムにおいて、複数の処理装置間でアクセ
ス競合が生じても、記憶装置を効率よく稼働させること
ができる。また、アクセス競合の生じた処理装置間で使
用するアドレスが一致の場合と不一致の場合とでアクセ
ス処理の制御を変更するようにしているので、同一アド
レスについてアクセス競合が生じた場合であっても、異
常処理の実行または異常データの書込を防止することが
できる。
ば、単一の記憶装置を複数の処理装置で共用するマルチ
アクセスシステムにおいて、複数の処理装置間でアクセ
ス競合が生じても、記憶装置を効率よく稼働させること
ができる。また、アクセス競合の生じた処理装置間で使
用するアドレスが一致の場合と不一致の場合とでアクセ
ス処理の制御を変更するようにしているので、同一アド
レスについてアクセス競合が生じた場合であっても、異
常処理の実行または異常データの書込を防止することが
できる。
【図１】この発明の一実施例の構成を示すブロック図で
ある。
ある。
【図２】この発明の一実施例の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図３】この発明の他の実施例の構成を示すブロック図
である。
である。
Ａ，Ｂ，Ｃ：処理装置 １ａ〜４ａ，１ｂ〜４ｂ：処理部 ５ａ，５ｂ：実行許可制御部 ６ａ，６ｂ，６：アドレス保持／比較部 Ｍ：記憶装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｃ 11/407
Claims (1)
- 【特許請求の範囲】 【請求項１】 同一の記憶装置を複数の処理装置が共用
するようなマルチアクセスシステムにおいて、各処理装
置における前記記憶装置へのアクセスを制御するための
アクセス制御装置であって、２以上の前記処理装置にお
いて前記記憶装置へのアクセス要求が競合したとき、各
処理装置で使用する前記記憶装置のアドレスが一致する
か否かを検出するためのアドレス一致／不一致検出手
段、および前記アドレス一致／不一致検出手段がアドレ
スの一致を検出したことに応答して最先にアクセス要求
を発生した処理装置の最終のアクセス処理が終了するま
で他の処理装置による前記メモリへのアクセスを待機さ
せ、前記アドレス一致／不一致検出手段がアドレスの不
一致を検出したことに応答して最先にアクセス要求を発
生した処理装置が一連処理を終了するまでの間に発生す
る前記記憶装置のアクセスの空き時間に他の処理装置に
よるアクセスを割込ませるためのアクセス制御手段を備
える、アクセス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153288A JPH052523A (ja) | 1991-06-25 | 1991-06-25 | アクセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153288A JPH052523A (ja) | 1991-06-25 | 1991-06-25 | アクセス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH052523A true JPH052523A (ja) | 1993-01-08 |
Family
ID=15559205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3153288A Withdrawn JPH052523A (ja) | 1991-06-25 | 1991-06-25 | アクセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH052523A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3807772A4 (en) * | 2018-06-15 | 2022-03-16 | Micron Technology, Inc. | STORAGE ACCESS PROVISION |
| CN120723167A (zh) * | 2025-08-21 | 2025-09-30 | 山东云海国创云计算装备产业创新中心有限公司 | 一种地址访问控制系统、方法、电子设备及存储介质 |
-
1991
- 1991-06-25 JP JP3153288A patent/JPH052523A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3807772A4 (en) * | 2018-06-15 | 2022-03-16 | Micron Technology, Inc. | STORAGE ACCESS PROVISION |
| US11977495B2 (en) | 2018-06-15 | 2024-05-07 | Micron Technology, Inc. | Memory access determination |
| US12339789B2 (en) | 2018-06-15 | 2025-06-24 | Micron Technology, Inc. | Memory access determination |
| CN120723167A (zh) * | 2025-08-21 | 2025-09-30 | 山东云海国创云计算装备产业创新中心有限公司 | 一种地址访问控制系统、方法、电子设备及存储介质 |
| CN120723167B (zh) * | 2025-08-21 | 2026-01-20 | 山东云海国创云计算装备产业创新中心有限公司 | 一种地址访问控制系统、方法、电子设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2761506B2 (ja) | 主記憶制御装置 | |
| JP2000047974A (ja) | バス制御コントローラのバス調停方法、バス制御コントローラ及び電子機器のシステム | |
| JPH052523A (ja) | アクセス制御装置 | |
| JP2000003302A (ja) | 共有メモリ排他アクセス制御方法 | |
| JP2731761B2 (ja) | ネットワーク制御装置 | |
| JPH06175911A (ja) | メモリ制御方式 | |
| JP2587586B2 (ja) | データ転送方法 | |
| JP3767921B2 (ja) | メモリ制御装置、その制御方法およびプログラマブルコントローラ | |
| JPH0355657A (ja) | マルチタスク・マルチプロセッサシステムにおける共有メモリアクセス方式 | |
| JPH03164964A (ja) | 情報処理装置における排他制御処理装置 | |
| JP2504323B2 (ja) | システムバス制御方法 | |
| JP3206013B2 (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
| JP2000040057A (ja) | 計算機システム、バッファ制御装置及び転送方法 | |
| JPH09146839A (ja) | キャッシュメモリ制御装置 | |
| JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
| JP2825589B2 (ja) | バス制御方式 | |
| JPH04302044A (ja) | マルチプロセッサシステム | |
| JP2773751B2 (ja) | Ｓｃｉにおけるスキャン・イン／アウト方式 | |
| JPH05242045A (ja) | マルチプロセッサシステムの排他制御方式 | |
| EP0373393A1 (en) | Information processing system | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 | |
| JPH06187300A (ja) | 記憶制御装置 | |
| JPH0785357B2 (ja) | Ｄｒａｍのリフレッシュ制御装置 | |
| JP2000330866A (ja) | メモリ制御方法およびメモリ制御システム | |
| JPH06131239A (ja) | 主記憶アクセス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |