JPH05257646A - 浮動少数点乗算器 - Google Patents
浮動少数点乗算器Info
- Publication number
- JPH05257646A JPH05257646A JP4055935A JP5593592A JPH05257646A JP H05257646 A JPH05257646 A JP H05257646A JP 4055935 A JP4055935 A JP 4055935A JP 5593592 A JP5593592 A JP 5593592A JP H05257646 A JPH05257646 A JP H05257646A
- Authority
- JP
- Japan
- Prior art keywords
- rounding
- result
- data
- exponent
- overflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 浮動少数点形式のデータを乗算する浮動少数
点乗算器に関し、処理速度の向上を図ることを目的とす
る。 【構成】 全加算器からの乗算結果のうち、下位側ｍ1
桁及びｍ2 桁に対して丸め判定を、残りに対して丸め処
理を行なうが、全加算器からの特定ビットに対応する丸
め判定結果をセレクトすると共に、特定ビットとセレク
トした丸め判定結果から、対応する丸め処理結果を仮数
データとして送出する丸め手段４と、指数部レジスタか
らの乗算結果と桁上げ乗算結果とをそれぞれ分岐し、一
部は第１のセレクト部分に、残りの部分はオーバーフロ
ー／アンダフロー判定結果を第２のセレクト部分に加え
るが、第１，第２のセレクト部分は、印加する特定ビッ
トとセレクトした丸め判定結果に対応する乗算結果及び
オーバーフロー／アンダフロー判定結果を出力部に送出
する指数データ生成・出力制御手段５とを設けように構
成する。
点乗算器に関し、処理速度の向上を図ることを目的とす
る。 【構成】 全加算器からの乗算結果のうち、下位側ｍ1
桁及びｍ2 桁に対して丸め判定を、残りに対して丸め処
理を行なうが、全加算器からの特定ビットに対応する丸
め判定結果をセレクトすると共に、特定ビットとセレク
トした丸め判定結果から、対応する丸め処理結果を仮数
データとして送出する丸め手段４と、指数部レジスタか
らの乗算結果と桁上げ乗算結果とをそれぞれ分岐し、一
部は第１のセレクト部分に、残りの部分はオーバーフロ
ー／アンダフロー判定結果を第２のセレクト部分に加え
るが、第１，第２のセレクト部分は、印加する特定ビッ
トとセレクトした丸め判定結果に対応する乗算結果及び
オーバーフロー／アンダフロー判定結果を出力部に送出
する指数データ生成・出力制御手段５とを設けように構
成する。
Description
【０００１】
【産業上の利用分野】本発明は、浮動少数点形式のデー
タを乗算する浮動少数点乗算器に関するものである。
タを乗算する浮動少数点乗算器に関するものである。
【０００２】近年、制御装置の高速化が図られている
が、これに伴って浮動少数点乗算器も処理速度の向上を
図ることが必要である。
が、これに伴って浮動少数点乗算器も処理速度の向上を
図ることが必要である。
【０００３】
【従来の技術】図４は従来例の構成図、図５は全加算器
からの出力データフォーマットで、(A) は仮数データの
有効ビットが103 〜000 ビットの場合,(B)は仮数データ
の有効ビットが104 〜000 ビットの場合である。
からの出力データフォーマットで、(A) は仮数データの
有効ビットが103 〜000 ビットの場合,(B)は仮数データ
の有効ビットが104 〜000 ビットの場合である。
【０００４】また、図６は丸め判定，丸め処理部分に入
力するデータフォーマットで、(A)は図５(A) に対応
し、(B) は図５(B) に対応するものである。更に、図７
は処理時間説明図である。
力するデータフォーマットで、(A)は図５(A) に対応
し、(B) は図５(B) に対応するものである。更に、図７
は処理時間説明図である。
【０００５】ここで、図５，図６中の２桁，３桁の数字
は、例えば105 ビットデータ,52 ビットデータを示し、
最下位ビット000(LSB)から数えると106 ビット目のデー
タ,53ビット目のデータになる。以下、図５〜図７を参
照して、図４の動作を説明する。
は、例えば105 ビットデータ,52 ビットデータを示し、
最下位ビット000(LSB)から数えると106 ビット目のデー
タ,53ビット目のデータになる。以下、図５〜図７を参
照して、図４の動作を説明する。
【０００６】先ず、図４において、図示しないBOOTH の
デコーダ, WALLACE のTREEを用いた高速乗算部分の中間
処理結果がレジスタB 211,レジスタC 212 を介して全加
算器22に入力する。全加算器はこれを加算して乗算結果
を出力データとして正規化部分23に送出するが、演算精
度が倍精度の場合は図５に示すフォーマットの出力デー
タとなる。
デコーダ, WALLACE のTREEを用いた高速乗算部分の中間
処理結果がレジスタB 211,レジスタC 212 を介して全加
算器22に入力する。全加算器はこれを加算して乗算結果
を出力データとして正規化部分23に送出するが、演算精
度が倍精度の場合は図５に示すフォーマットの出力デー
タとなる。
【０００７】即ち、フォーマット(A) の場合は105 ビッ
トデータが０で、103 〜000 ビットデータまでが有効な
仮数データであり、フォーマット(B) の場合は105 ビッ
トデータが１で、104 〜000 ビットデータまでが有効な
仮数データであるが、少数点の位置は104 ビットと103
ビットの境目、105 ビットと104 ビットの境目（図中の
黒丸）にある。
トデータが０で、103 〜000 ビットデータまでが有効な
仮数データであり、フォーマット(B) の場合は105 ビッ
トデータが１で、104 〜000 ビットデータまでが有効な
仮数データであるが、少数点の位置は104 ビットと103
ビットの境目、105 ビットと104 ビットの境目（図中の
黒丸）にある。
【０００８】また、図５の仮数データの部分は、図６に
示す様に、仮数データ（含むLSB),G( GUARD)ビット,R(
ROUND)ビット, Stiky ビットから構成されているが、仮
数データのLSB, Gビット, R ビット, Stiky ビットは後
述する丸め処理に必要な部分である。
示す様に、仮数データ（含むLSB),G( GUARD)ビット,R(
ROUND)ビット, Stiky ビットから構成されているが、仮
数データのLSB, Gビット, R ビット, Stiky ビットは後
述する丸め処理に必要な部分である。
【０００９】さて、正規化部分23は、入力した演算結果
の最上位ビット(MSB) である105 ビットデータが１の時
は104 〜000 までのデータ、０の時は103 〜000 までの
データが仮数データとして有効と判断して、有効な部分
を丸め判定部分24及び丸め処理部分25に送出する。
の最上位ビット(MSB) である105 ビットデータが１の時
は104 〜000 までのデータ、０の時は103 〜000 までの
データが仮数データとして有効と判断して、有効な部分
を丸め判定部分24及び丸め処理部分25に送出する。
【００１０】丸め判定部分24は、仮数データのLSB, Gビ
ット,Rビット, Stiky ビットと符号ビットS1, S2の乗算
結果の符号を見て、仮数データの丸め処理を行なうか、
切り捨て処理を行なうかの判断をする。
ット,Rビット, Stiky ビットと符号ビットS1, S2の乗算
結果の符号を見て、仮数データの丸め処理を行なうか、
切り捨て処理を行なうかの判断をする。
【００１１】例えば、丸め処理が「最近値丸め」の場
合、LSB が１，G ビット＝１，R ビット＝１，Stiky ビ
ット＝１の時は丸め処理として、図７の仮数データのLS
B に１を加えると云う丸め判定を行なう。
合、LSB が１，G ビット＝１，R ビット＝１，Stiky ビ
ット＝１の時は丸め処理として、図７の仮数データのLS
B に１を加えると云う丸め判定を行なう。
【００１２】丸め処理部分25は、丸め判定部分の判定結
果に対応して丸め処理を行なうが、丸め処理を行なう時
は上記の様に仮数データのLSB に１を加算し、丸め処理
を行なわない時はLSB はそのままの状態で出力セレクタ
31に送出する。
果に対応して丸め処理を行なうが、丸め処理を行なう時
は上記の様に仮数データのLSB に１を加算し、丸め処理
を行なわない時はLSB はそのままの状態で出力セレクタ
31に送出する。
【００１３】なお、丸め処理部分から出力される仮数デ
ータは103 〜52ビットデータ、または104 〜53ビットデ
ータの52ビット分で、残りの51〜000, 52 〜000 は切り
捨てられる。
ータは103 〜52ビットデータ、または104 〜53ビットデ
ータの52ビット分で、残りの51〜000, 52 〜000 は切り
捨てられる。
【００１４】次に、指数データ同士を乗算したデータを
レジスタA 11を介して桁上げ処理部分12に加える。ここ
で、指数部の桁上げ条件は (1) 図５(B) に示す様に、105 ビットに１が立つた時 (2) 図６(A) の仮数データがオール１で、丸め処理を行
なった場合 であるが、この時は丸め判定部分24から桁上げ信号を桁
上げ処理部分に送出する( 丸め判定部分は、上記の丸め
判定の他に指数部の桁上げ信号も送出する) 。
レジスタA 11を介して桁上げ処理部分12に加える。ここ
で、指数部の桁上げ条件は (1) 図５(B) に示す様に、105 ビットに１が立つた時 (2) 図６(A) の仮数データがオール１で、丸め処理を行
なった場合 であるが、この時は丸め判定部分24から桁上げ信号を桁
上げ処理部分に送出する( 丸め判定部分は、上記の丸め
判定の他に指数部の桁上げ信号も送出する) 。
【００１５】桁上げ処理部分12は、丸め判定部分から桁
上げ信号の送出がなければ桁上げせず、送出があれば桁
上げして指数データとして、オーバーフロー/ アンダー
フロー判定部分13と出力セレクタ31に送出する。
上げ信号の送出がなければ桁上げせず、送出があれば桁
上げして指数データとして、オーバーフロー/ アンダー
フロー判定部分13と出力セレクタ31に送出する。
【００１６】前者は指数データの値が０〜2047の間にあ
ればオーバーフロー/ アンダーフローしてないので、出
力セレクタ31から指数データと仮数データを送出させ、
レジスタ32に格納させる。しかし、上記の範囲外であれ
ばオーバーフロー/ アンダーフローしているので、出力
セレクタから予め格納していた固定データをレジスタ32
に送出し、格納する。
ればオーバーフロー/ アンダーフローしてないので、出
力セレクタ31から指数データと仮数データを送出させ、
レジスタ32に格納させる。しかし、上記の範囲外であれ
ばオーバーフロー/ アンダーフローしているので、出力
セレクタから予め格納していた固定データをレジスタ32
に送出し、格納する。
【００１７】なお、図７に上記の場合の処理時間が示し
てあるが、A 〜F は図４中の同じ符号の部分に処理デー
タが現れるまでの時間であるが、それぞれの時間の定義
は下記の様である。
てあるが、A 〜F は図４中の同じ符号の部分に処理デー
タが現れるまでの時間であるが、それぞれの時間の定義
は下記の様である。
【００１８】A : 105 ビットデータが確定するまでの時
間 B : 105 ビットデータが入力してから正規化が確定する
までの時間 C : 正規化したデータが入力してから丸め判定したデー
タが確定するまでの時間 D : 桁上げ処理部分が、丸め判定からの制御信号を取り
込んで、処理終了までの時間 E : 処理結果をオーバーフロー/ アンダフロー判定部分
に加えて判定終了までの時間 F : 判定結果を出力セレクタ加えてセレクタに入力し、
セレクタから確定乗算結果を送出する迄の時間
間 B : 105 ビットデータが入力してから正規化が確定する
までの時間 C : 正規化したデータが入力してから丸め判定したデー
タが確定するまでの時間 D : 桁上げ処理部分が、丸め判定からの制御信号を取り
込んで、処理終了までの時間 E : 処理結果をオーバーフロー/ アンダフロー判定部分
に加えて判定終了までの時間 F : 判定結果を出力セレクタ加えてセレクタに入力し、
セレクタから確定乗算結果を送出する迄の時間
【００１９】
【発明が解決しようとする課題】上記の様に、浮動少数
点データの乗算した結果を用いた正規化、丸め、桁上げ
と云う一連の処理を直列で行なう回路構成になってい
る。
点データの乗算した結果を用いた正規化、丸め、桁上げ
と云う一連の処理を直列で行なう回路構成になってい
る。
【００２０】この為、浮動少数点データのビット数が多
くなる程、全加算器から出力する乗算結果が確定する迄
の時間がかかり、更に、確定した演算結果に対して直列
にこれらの処理を実行して行くので、最終的な確定デー
タを出力する迄に時間が多くかかると云う問題がある。
くなる程、全加算器から出力する乗算結果が確定する迄
の時間がかかり、更に、確定した演算結果に対して直列
にこれらの処理を実行して行くので、最終的な確定デー
タを出力する迄に時間が多くかかると云う問題がある。
【００２１】本発明は処理速度の向上を図ることを目的
とする。
とする。
【００２２】
【課題を解決するための手段】図１は本発明の原理構成
図である。図中、22は入力する中間処理結果を加算して
乗算結果を出力する全加算器、11は入力する指数データ
の乗算結果を格納する指数部レジスタ、31は印加する出
力制御信号がオーバーフロー／アンダーフローを示さな
い時、入力する指数データと仮数データを出力するが、
オーバーフロー／アンダーフローを示す時、予め定めら
れた固定データを出力する出力部である。
図である。図中、22は入力する中間処理結果を加算して
乗算結果を出力する全加算器、11は入力する指数データ
の乗算結果を格納する指数部レジスタ、31は印加する出
力制御信号がオーバーフロー／アンダーフローを示さな
い時、入力する指数データと仮数データを出力するが、
オーバーフロー／アンダーフローを示す時、予め定めら
れた固定データを出力する出力部である。
【００２３】４は全加算器からの乗算結果のうち、下位
側ｍ1 桁及びｍ2 桁に対して丸め判定を行ない、残りの
上位側に対して丸め処理を行なうが、全加算器からの特
定ビットが印加した時、該特定ビットの状態に対応する
丸め判定結果をセレクトすると共に、該特定ビットの状
態とセレクトした丸め判定結果から、対応する丸め処理
結果をセレクトして仮数データとして該出力部に送出す
る丸め手段である。
側ｍ1 桁及びｍ2 桁に対して丸め判定を行ない、残りの
上位側に対して丸め処理を行なうが、全加算器からの特
定ビットが印加した時、該特定ビットの状態に対応する
丸め判定結果をセレクトすると共に、該特定ビットの状
態とセレクトした丸め判定結果から、対応する丸め処理
結果をセレクトして仮数データとして該出力部に送出す
る丸め手段である。
【００２４】５は該指数部レジスタからの乗算結果と該
指数部レジスタからの乗算結果に桁上げ処理した桁上げ
乗算結果とをそれぞれ分岐し、一部は第１のセレクト部
分に加え、残りの部分はオーバーフロー／アンダフロー
の状態にあるか否かの判定をしてオーバーフロー／アン
ダフロー判定結果を第２のセレクト部分に加えるが、該
第１，第２のセレクト部分は、印加する該特定ビットの
状態とセレクトした丸め判定結果に対応する乗算結果及
びオーバーフロー／アンダフロー判定結果を指数データ
及び出力制御信号として該出力部に送出する指数データ
生成・出力制御手段である。
指数部レジスタからの乗算結果に桁上げ処理した桁上げ
乗算結果とをそれぞれ分岐し、一部は第１のセレクト部
分に加え、残りの部分はオーバーフロー／アンダフロー
の状態にあるか否かの判定をしてオーバーフロー／アン
ダフロー判定結果を第２のセレクト部分に加えるが、該
第１，第２のセレクト部分は、印加する該特定ビットの
状態とセレクトした丸め判定結果に対応する乗算結果及
びオーバーフロー／アンダフロー判定結果を指数データ
及び出力制御信号として該出力部に送出する指数データ
生成・出力制御手段である。
【００２５】
【作用】本発明は、全加算器の出力データ中の下位側ｍ
1 桁及びｍ2 桁の２つのデータを丸め判定部分に、上位
側のデータを丸め処理部分にそれぞれ入力し、丸め判
定、丸め処理を実行し、丸め判定結果、丸め処理結果を
それぞれ対応するセレクタに送出する。
1 桁及びｍ2 桁の２つのデータを丸め判定部分に、上位
側のデータを丸め処理部分にそれぞれ入力し、丸め判
定、丸め処理を実行し、丸め判定結果、丸め処理結果を
それぞれ対応するセレクタに送出する。
【００２６】また、指数部レジスタから出力した乗算結
果と（即ち、桁上げしない乗算結果）、この乗算結果を
用いて桁上げ処理をした桁上げ乗算結果とを、第１のセ
レクト部分とオーバーフロー／アンダーフロー判定部分
に送出する。
果と（即ち、桁上げしない乗算結果）、この乗算結果を
用いて桁上げ処理をした桁上げ乗算結果とを、第１のセ
レクト部分とオーバーフロー／アンダーフロー判定部分
に送出する。
【００２７】オーバーフロー／アンダーフロー判定部分
は、桁上げ乗算結果と桁上げしない乗算結果に対して、
オーバーフロー／アンダーフローの判定を行なって第２
のセレクト部分に判定結果を送出する。
は、桁上げ乗算結果と桁上げしない乗算結果に対して、
オーバーフロー／アンダーフローの判定を行なって第２
のセレクト部分に判定結果を送出する。
【００２８】さて、全加算器 22 からの特定ビット(105
ビットデータ) が丸め判定セレクタに入力すると、この
セレクタから特定ビットの状態に対応する判定結果が出
力する。
ビットデータ) が丸め判定セレクタに入力すると、この
セレクタから特定ビットの状態に対応する判定結果が出
力する。
【００２９】そこで、丸め判定結果と特定ビットの状態
を制御信号として、丸め処理セレクタ, 第１，第２のセ
レクタに送出し、これらのセレクタの出力結果を出力部
に入力し、対応するデータを出力部から取り出す。
を制御信号として、丸め処理セレクタ, 第１，第２のセ
レクタに送出し、これらのセレクタの出力結果を出力部
に入力し、対応するデータを出力部から取り出す。
【００３０】即ち、全加算器の全ビットの出力結果を待
たずに、丸め処理，指数データの桁上げ処理を行なう
為、レジスタA, B, C のデータ出力から出力セレクタの
出力データ確定までの処理時間を短縮することができ
る。
たずに、丸め処理，指数データの桁上げ処理を行なう
為、レジスタA, B, C のデータ出力から出力セレクタの
出力データ確定までの処理時間を短縮することができ
る。
【００３１】
【実施例】図２は本発明の実施例の構成図、図３は図２
の動作説明図で、(A) は処理セレクタの動作説明部分、
(B) は処理時間説明図である。
の動作説明図で、(A) は処理セレクタの動作説明部分、
(B) は処理時間説明図である。
【００３２】なお、丸め判定41,42 、丸め処理部分44,
45、丸め判定セレクタ43、処理セレクタ46は丸め手段４
の構成部分、桁上げ処理部分51, 指数部セレクタ52、オ
ーバーフロー／アンダーフロー判定部分53, 54、判定結
果セレクタ55は指数データ生成・出力制御手段５の構成
部分である。
45、丸め判定セレクタ43、処理セレクタ46は丸め手段４
の構成部分、桁上げ処理部分51, 指数部セレクタ52、オ
ーバーフロー／アンダーフロー判定部分53, 54、判定結
果セレクタ55は指数データ生成・出力制御手段５の構成
部分である。
【００３３】以下、ｍ1 は000 〜052 の53桁、ｍ2 は00
0 〜053 の54桁として、図３を参照して図２の動作説明
を行なう。なお、上記で詳細説明した部分については概
略説明をし、本発明の部分について詳細説明をする。
0 〜053 の54桁として、図３を参照して図２の動作説明
を行なう。なお、上記で詳細説明した部分については概
略説明をし、本発明の部分について詳細説明をする。
【００３４】先ず、高速乗算部分の中間処理結果がレジ
スタB,レジスタC を介して全加算器22に入力するので、
全加算器はこれを加算して乗算結果を出力するが、出力
を分岐し、一方は000 〜052 ビットデータ分を丸め判定
部分41に、他方は000 〜053ビットデータ分を丸め判定
部分42にそれぞれ加える。
スタB,レジスタC を介して全加算器22に入力するので、
全加算器はこれを加算して乗算結果を出力するが、出力
を分岐し、一方は000 〜052 ビットデータ分を丸め判定
部分41に、他方は000 〜053ビットデータ分を丸め判定
部分42にそれぞれ加える。
【００３５】更に、一方の052 〜103 ビットデータ分を
丸め処理部分44に、他方の053 〜104 ビット分を丸め処
理部分45に加える。即ち、105 ビットデータが確定する
前に、丸め判定部分41, 丸め処理部分44には図５(A) の
フォーマットデータが、丸め判定部分42, 丸め処理部分
45には図５(B) のフォーマットデータが、それぞれ、加
えられたことになる。
丸め処理部分44に、他方の053 〜104 ビット分を丸め処
理部分45に加える。即ち、105 ビットデータが確定する
前に、丸め判定部分41, 丸め処理部分44には図５(A) の
フォーマットデータが、丸め判定部分42, 丸め処理部分
45には図５(B) のフォーマットデータが、それぞれ、加
えられたことになる。
【００３６】そこで、丸め判定部分41, 42は上記と同様
に丸め判定を行って判定結果を丸め判定セレクタ43に送
出し、丸め処理部分44, 45はそれぞれ丸め処理を行なっ
たデータ、丸め処理を行なわないデータ( 切捨てを行な
ったデータ) を丸め処理データとして丸め処理セレクタ
46に送出する。
に丸め判定を行って判定結果を丸め判定セレクタ43に送
出し、丸め処理部分44, 45はそれぞれ丸め処理を行なっ
たデータ、丸め処理を行なわないデータ( 切捨てを行な
ったデータ) を丸め処理データとして丸め処理セレクタ
46に送出する。
【００３７】一方、全加算器から確定した105 ビットデ
ータが丸め判定セレクタに判定セレクト制御信号として
印加するが、このデータが１の時は丸め判定部分42の判
定結果を、０の時は丸め判定部分41の判定結果をセレク
トする。そして、105 ビットデータとセレクトした丸め
判定部分の出力が処理セレクタ46の処理セレクト制御信
号として印加する。
ータが丸め判定セレクタに判定セレクト制御信号として
印加するが、このデータが１の時は丸め判定部分42の判
定結果を、０の時は丸め判定部分41の判定結果をセレク
トする。そして、105 ビットデータとセレクトした丸め
判定部分の出力が処理セレクタ46の処理セレクト制御信
号として印加する。
【００３８】この時、図３(A) に示す様に、処理セレク
ト制御信号が 00 の時は丸め処理部分44の処理出力のう
ち丸め処理を行なったデータを仮数データとしてセレク
トして出力セレクタ31に送出する。
ト制御信号が 00 の時は丸め処理部分44の処理出力のう
ち丸め処理を行なったデータを仮数データとしてセレク
トして出力セレクタ31に送出する。
【００３９】次に、レジスタA から送出された乗算結果
は分岐され、一方はそのまま指数部セレクタ52とオーバ
ーフロー/ アンダーフロー判定部分53に入力するが、他
方は桁上げ処理部分で桁上げ処理された後、桁上げ乗算
結果は指数部セレクタ52とオーバーフロー/ アンダーフ
ロー判定部分54に入力する。
は分岐され、一方はそのまま指数部セレクタ52とオーバ
ーフロー/ アンダーフロー判定部分53に入力するが、他
方は桁上げ処理部分で桁上げ処理された後、桁上げ乗算
結果は指数部セレクタ52とオーバーフロー/ アンダーフ
ロー判定部分54に入力する。
【００４０】そこで、オーバーフロー/ アンダーフロー
判定部分53, 54は、上記と同様に入力した乗算結果がオ
ーバーフロー/ アンダーフローの状態にあるか否かの判
定をして判定結果セレクタ55に送出する。
判定部分53, 54は、上記と同様に入力した乗算結果がオ
ーバーフロー/ アンダーフローの状態にあるか否かの判
定をして判定結果セレクタ55に送出する。
【００４１】一方、105 ビットデータとセレクトした丸
め判定部分の出力が指数セレクト制御信号及び判定セレ
クト制御信号として指数部セレクタ52, 判定結果セレク
タ55に印加するが、上記の桁上げ条件を満足する時は指
数部セレクタは桁上げ処理した演算結果を指数データと
し、上記の桁上げ条件を満足しない時は、指数セレクタ
はレジスタA から送出された乗算結果を指数データとし
て出力セレクタ31に送出する。
め判定部分の出力が指数セレクト制御信号及び判定セレ
クト制御信号として指数部セレクタ52, 判定結果セレク
タ55に印加するが、上記の桁上げ条件を満足する時は指
数部セレクタは桁上げ処理した演算結果を指数データと
し、上記の桁上げ条件を満足しない時は、指数セレクタ
はレジスタA から送出された乗算結果を指数データとし
て出力セレクタ31に送出する。
【００４２】そして、判定結果セレクタ55からオーバー
フロー/ アンダーフローしていないと云う判定結果が出
力セレクタ31に印加した時、このセレクタ31から仮数デ
ータと指数データがレジスタ32に送出される。しかし、
オーバーフロー/ アンダーフローしていると云う判定結
果が印加した時、出力セレクタから予め定められた固定
データがレジスタ32に送出される。
フロー/ アンダーフローしていないと云う判定結果が出
力セレクタ31に印加した時、このセレクタ31から仮数デ
ータと指数データがレジスタ32に送出される。しかし、
オーバーフロー/ アンダーフローしていると云う判定結
果が印加した時、出力セレクタから予め定められた固定
データがレジスタ32に送出される。
【００４３】さて、本発明の処理時間は図３(B）に示し
てあるが、時間a 〜d の定義は a : 105 ビットデータが確定する迄の時間 b : 105 ビットデータが入力してから丸め判定セレクタ
が判定結果を出力する迄の時間 c : 丸め判定セレクタからの判定結果を入力してから、
処理セレクタが処理結果を出力する迄の時間 d : 処理セレクタの出力を入力して、出力セレクタから
出力する迄の時間である。
てあるが、時間a 〜d の定義は a : 105 ビットデータが確定する迄の時間 b : 105 ビットデータが入力してから丸め判定セレクタ
が判定結果を出力する迄の時間 c : 丸め判定セレクタからの判定結果を入力してから、
処理セレクタが処理結果を出力する迄の時間 d : 処理セレクタの出力を入力して、出力セレクタから
出力する迄の時間である。
【００４４】ここで、本発明の場合、a ＋b の間に図７
のA ＋B ＋C の処理ができる。また、図７のD ＋E の処
理が本発明の場合、a ＋b ＋c の間に完了する。即ち、
本発明の方が従来例よりも処理時間が早くなる。
のA ＋B ＋C の処理ができる。また、図７のD ＋E の処
理が本発明の場合、a ＋b ＋c の間に完了する。即ち、
本発明の方が従来例よりも処理時間が早くなる。
【００４５】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、動作速度の向上を図ることができると云う効果があ
る。
ば、動作速度の向上を図ることができると云う効果があ
る。
【図１】本発明の原理構成図である。
【図２】本発明の実施例の構成図である。
【図３】図２の動作説明図で、(A) は処理セレクタの動
作説明部分、(B) は処理時間説明図である。
作説明部分、(B) は処理時間説明図である。
【図４】従来例の構成図の場合である。
【図５】全加算器からの出力データフォーマットで、
(A) は仮数データの有効ビットが103 〜000 ビットの場
合,(B)は仮数データの有効ビットが104 〜000 ビットの
場合である。
(A) は仮数データの有効ビットが103 〜000 ビットの場
合,(B)は仮数データの有効ビットが104 〜000 ビットの
場合である。
【図６】図６は丸め判定，丸め処理部分に入力するデー
タフォーマットで、(A) は図５(A) に対応し、(B) は図
５(B) に対応するものである。
タフォーマットで、(A) は図５(A) に対応し、(B) は図
５(B) に対応するものである。
【図７】処理時間説明図である。
４ 丸め手段 ５ 指数データ生
成・出力制御手段 11 指数部レジスタ 22 全加算器 31 出力部
成・出力制御手段 11 指数部レジスタ 22 全加算器 31 出力部
Claims (1)
- 【請求項１】 入力する中間処理結果を加算して乗算結
果を出力する全加算器(22)と、入力する指数データの乗
算結果を格納する指数部レジスタ(11)と、印加する出力
制御信号がオーバーフロー／アンダーフローを示さない
時、入力する指数データと仮数データを出力するが、オ
ーバーフロー／アンダーフローを示す時、予め定められ
た固定データを出力する出力部(31)とを有する浮動少数
点乗算器において、 該全加算器からの乗算結果のうち、下位側ｍ1 桁及びｍ
2 桁（ｍ1 ≠ｍ2 であるが、共に整数) に対して丸め判
定を行ない、残りの上位側に対して丸め処理を行なう
が、 該全加算器からの特定ビットが印加した時、該特定ビッ
トの状態に対応する丸め判定結果をセレクトすると共
に、該特定ビットの状態とセレクトした丸め判定結果か
ら、対応する丸め処理結果をセレクトして仮数データと
して該出力部に送出する丸め手段(4) と、 該指数部レジスタからの乗算結果と該指数部レジスタか
らの乗算結果に桁上げ処理した桁上げ乗算結果とをそれ
ぞれ分岐し、 一部は第１のセレクト部分に加え、残りの部分はオーバ
ーフロー／アンダフローの状態にあるか否かの判定をし
てオーバーフロー／アンダフロー判定結果を第２のセレ
クト部分に加えるが、 該第１，第２のセレクト部分は、印加する該特定ビット
の状態とセレクトした丸め判定結果に対応する乗算結果
及びオーバーフロー／アンダフロー判定結果を指数デー
タ及び出力制御信号として該出力部に送出する指数デー
タ生成・出力制御手段(5) とを設けたことを特徴とする
浮動少数点乗算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4055935A JPH05257646A (ja) | 1992-03-16 | 1992-03-16 | 浮動少数点乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4055935A JPH05257646A (ja) | 1992-03-16 | 1992-03-16 | 浮動少数点乗算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257646A true JPH05257646A (ja) | 1993-10-08 |
Family
ID=13012938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4055935A Pending JPH05257646A (ja) | 1992-03-16 | 1992-03-16 | 浮動少数点乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257646A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03180928A (ja) * | 1989-12-11 | 1991-08-06 | Hitachi Ltd | 浮動小数点乗算装置 |
-
1992
- 1992-03-16 JP JP4055935A patent/JPH05257646A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03180928A (ja) * | 1989-12-11 | 1991-08-06 | Hitachi Ltd | 浮動小数点乗算装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941120A (en) | Floating point normalization and rounding prediction circuit | |
| JP2000347832A (ja) | 浮動小数点演算方式ならびに浮動小数点演算装置およびそれを備える半導体集積回路装置 | |
| US5023827A (en) | Radix-16 divider using overlapped quotient bit selection and concurrent quotient rounding and correction | |
| US5132925A (en) | Radix-16 divider using overlapped quotient bit selection and concurrent quotient rounding and correction | |
| CN116933840B (zh) | 支持可变指数位宽的多精度Posit编解码运算装置及方法 | |
| JPS60140422A (ja) | 演算処理装置 | |
| JP2007156748A (ja) | 演算処理装置，情報処理装置，及び演算処理方法 | |
| JP2693800B2 (ja) | 浮動小数点データ総和演算回路 | |
| US20040083255A1 (en) | Apparatus and method for performing operations implemented by iterative execution of a recurrence equation | |
| KR100290906B1 (ko) | 부동소수점곱셈기에서반올림과덧셈을동시에수행하는장치및방법 | |
| JPH05257646A (ja) | 浮動少数点乗算器 | |
| US20070038693A1 (en) | Method and Processor for Performing a Floating-Point Instruction Within a Processor | |
| US5754458A (en) | Trailing bit anticipator | |
| JP2645422B2 (ja) | 浮動小数点演算処理装置 | |
| JP2555577B2 (ja) | 演算装置 | |
| JPS5960637A (ja) | 浮動小数点演算装置 | |
| JPH06250820A (ja) | 浮動小数点加算器における指数アンダフローおよびオーバフローの検出方法および装置 | |
| JP2777265B2 (ja) | 高基数開平演算装置 | |
| EP0780759A1 (en) | Elimination of math overflow flag generation delay in an alu | |
| JP2513354B2 (ja) | 浮動小数点演算補助回路 | |
| JP2558799B2 (ja) | 浮動小数点正規化丸め装置 | |
| JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
| JP3535670B2 (ja) | 浮動小数点数の仮数正規化回路 | |
| JP3077880B2 (ja) | スティッキービット検出回路 | |
| CN115904308A (zh) | 一种计算超越函数的运算电路、运算装置和运算方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980407 |