JPH05258471A

JPH05258471A - データ変換回路

Info

Publication number: JPH05258471A
Application number: JP4052647A
Authority: JP
Inventors: Tetsuji Maruichi; 徹二丸一; Masayuki Mori; 雅幸森; Fujio Okamura; 富二男岡村; Yoshizumi Wataya; 由純綿谷
Original assignee: Hitachi Image Information Systems Inc; Hitachi Ltd
Current assignee: Hitachi Ltd; Hitachi Industry and Control Solutions Co Ltd
Priority date: 1992-03-11
Filing date: 1992-03-11
Publication date: 1993-10-08

Abstract

(57)【要約】【目的】任意の値のサンプルデータを含むディジタル
情報信号をｎビットのディジタルビデオ信号フォーマッ
トに合致したディジタル情報信号に変換とする。【構成】ｎビットのディジタル情報信号Ｂはデータ比
較回路２６で各サンプルデータが上記フォーマットで決
まる所定の範囲Ｎ₃〜Ｎ₄内にあるか否か比較されて比較
結果Ｄが生成される。これにより、データ値変換回路２
３でディジタル情報信号Ｂのサンプルデータはこの範囲
内になるように変換される。比較結果Ｄは識別符号生成
回路２７で識別符号データＫとなり、データ比較回路２
９で上記フォーマットで決まる所定の範囲Ｎ₅〜Ｎ₆内に
あるか否か比較されて比較結果Ｄ´が出力される。これ
により、識別符号データＫはデータ値変換回路２８で全
てこの範囲内になるｎビットの識別符号データＦＬＧと
なり、スイッチ回路２４でデータ値変換回路２３からの
ディジタル情報信号Ｃに付加される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、任意のディジタル情報
信号をディジタルビデオ信号フォーマットに、或いはデ
ィジタルビデオ信号フォーマットのディジタル情報信号
を元のディジタル情報信号に夫々変換するデータ変換回
路に係り、特に、ディジタルＶＴＲなどのディジタル信
号磁気記録再生装置に用いて好適なデータ変換回路に関
する。

【０００２】

【従来の技術】アナログＶＴＲ等のアナログ信号磁気記
録再生装置で、アナログビデオ信号の代わりに、ディジ
タル音声信号等のディジタル情報信号を記録・再生する
ために用いられるデータ変換回路としては、従来、例え
ば日本電子機械工業会ステレオ技術委員会・ビデオ技
術委員会ファイル（ＳＴＣ−００７）に記載の民生用Ｐ
ＣＭエンコーダ・デコーダが知られている。かかるデー
タ変換回路は、ディジタル音声信号をアナログビデオ信
号フォーマットに合致した信号に変換するものであり、
ディジタル音声信号を、その全てのサンプルデータがデ
ィジタルビデオ信号のペデスタルレベルの値を越えるよ
うに、処理し、これによってアナログＶＴＲでのディジ
タル音声信号の記録・再生を可能としている。

【０００３】ところで、近年では、ＶＴＲとしてアナロ
グＶＴＲの他に、ディジタル信号磁気記録再生装置であ
るディジタルＶＴＲが開発されている。例えば、Ｄ２規
格コンポジットディジタルＶＴＲのようなディジタルＶ
ＴＲでは、記録容量を増大化するために、ディジタル処
理によってディジタルビデオ信号の映像信号部分のみが
抽出され、その部分のみが磁気テープ上に記録・再生さ
れるようにしている。

【０００４】

【発明が解決しようとする課題】ところで、従来では、
上記のように、アナログＶＴＲに、アナログビデオ信号
の代わりに、ディジタル情報信号を記録・再生可能とす
るためのデータ変換回路は既に提案されているが、ディ
ジタルＶＴＲに対しては、任意のディジタル情報信号を
ディジタルビデオ信号と同様に記録・再生可能とするよ
うなデータ変換回路は未だ提案されていない。

【０００５】そこで、ディジタルＶＴＲにおいて、任意
のディジタル情報信号を、ディジタルビデオ信号と同様
に、記録・再生可能とするために、ディジタル情報信号
をディジタルビデオ信号フォーマットの信号に変換する
ことについて考えてみる。

【０００６】ディジタル情報信号をディジタルビデオ信
号フォーマットの信号に変換するには、このディジタル
情報信号にディジタルビデオ信号の同期信号と同等の同
期信号を付加すればい。しかし、単にディジタル情報信
号にディジタルビデオ信号の同期信号と同等の同期信号
を付加するだけでは、次のような問題が生じる。

【０００７】即ち、一般に、ディジタルＶＴＲにおいて
は、記録、再生されるディジタルビデオ信号の中に所定
値Ｎ₁より小さい値のサンプルデータが連続すれば、そ
の部分を同期信号部分と判断として処理してしまう。ま
た、ディジタルビデオ信号における所定値Ｎ₂より大き
い値のサンプルデータは、ディジタルＶＴＲの内部処理
のためのコードと定義されている。

【０００８】このため、同期信号を付加する前のディジ
タル情報信号に上記の所定値Ｎ₁より小さい値のサンプ
ルデータや所定値Ｎ₂より大きい値のサンプルデータが
含まれていると、このディジタル情報信号に上記の同期
信号が付加されてディジタルビデオ信号フォーマットの
ディジタル情報信号に変換された場合、このディジタル
ビデオ信号フォーマットのディジタル情報信号には、同
期信号以外の部分、即ち同期信号付加前のディジタル情
報信号が存在する部分（以下、情報信号部分という）に
上記の所定値Ｎ₁より小さい値のサンプルデータまたは
所定値Ｎ₂より大きい値のサンプルデータが存在するこ
とになる。そこで、かかるディジタル情報信号をディジ
タルＶＴＲで記録、再生した場合、再生されたこのディ
ジタル情報信号の情報信号部分の所定値Ｎ₁より小さい
値のサンプルデータを同期信号部分と誤って判断し、デ
ィジタルＶＴＲを誤動作させてしまうし、また、所定値
Ｎ₂より大きい値のサンプルデータをディジタルＶＴＲ
の内部回路で符号データと判断し、元のディジタル情報
信号が得られないおそれもあった。

【０００９】本発明の目的は、かかる問題を解消し、任
意のディジタル情報信号を適正なディジタルビデオ信号
フォーマットの信号に変換可能としたデータ変換回路を
提供することにある。

【００１０】また、本発明の他の目的は、ディジタルビ
デオ信号フォーマットの信号に変換されている任意のデ
ィジタル情報信号を元のディジタル情報信号に確実に逆
変換することを可能としたデータ変換回路を提供するこ
とにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、入力ディジタル情報信号の各サンプルデ
ータの値がディジタルビデオ信号フォーマットで決まる
第１の範囲内にあるか否かを判定し、判定結果を表わす
ビットを出力する第１の手段と、該第１の手段の判定結
果に基づいて、値が該第１の範囲内にない該サンプルデ
ータを変換してその値が該第１の範囲内にあるようにす
る第２の手段と、該第１の手段からの各サンプルデータ
の判定ビットを（ｎ−１）個ずつ区分して（ｎ−１）ビ
ツトの識別符号データを生成する第３の手段と、該識別
符号データの値が所定の第２の範囲内にあるか否かを判
定する第４の手段と、該第４の手段の判定結果に基づい
て、値が該第２の範囲内にない該識別符号データを変換
してその値が該第２の範囲内にあるようにし、かつ変換
の有無を示す変換フラグを付加して量子化ビット数ｎの
識別符号データとする第５の手段と、該第２の手段から
のディジタル情報信号の（ｎ−１）サンプルデータ毎に
該第５の手段からの該識別符号データを付加する第６の
手段と、該第６の手段からの該ディジタル情報信号に該
ディジタルビデオ信号フォーマットでの同期信号と同等
の同期信号を付加する第７の手段とを備える。

【００１２】上記のように量子化ビット数ｎのディジタ
ルビデオ信号フォーマットの信号に変換されたディジタ
ル情報信号を入力信号とし、該入力ディジタル情報信号
に付加されている量子化ビット数ｎの前記識別符号デー
タを抽出し、該入力ディジタル情報信号の各サンプルデ
ータ毎に変換の有無を表わすデータを生成する第８の手
段と、該データに基づいて、該入力ディジタル情報信号
の変換されているサンプルデータを元の値のサンプルデ
ータに変換する第９の手段とを備える。

【００１３】

【作用】上記第１の範囲はディジタルビデオ信号フォー
マットでの映像信号部分の値の範囲に少なくとも含まれ
る範囲であって、まず、上記第１の手段により、入力デ
ィジタル情報信号の各サンプルデータ毎にその値がこの
第１の範囲にあるか否かを判定する。そして、この第１
の範囲外の値のサンプルデータがあるときには、そのサ
ンプルデータをその値が第１の範囲に入るように変換さ
れる。これによってディジタル情報信号の全てのサンプ
ルデータの値はディジタルビデオ信号フォーマットでの
映像信号部分の値の範囲内に入ることになる。これとと
もに、各サンプルデータ毎の上記の判定の結果を表わす
ビットを組み合わせて識別符号データとし、この識別符
号データがディジタルビデオ信号フォーマットでの映像
信号部分の値の範囲外であるときには、その範囲に入る
ように変換するとともに、変換したことを示す変換フラ
グを付加して上記の変換処理がなされたディジタル情報
信号に付加する。これにより、ディジタル情報信号での
上記変換されたサンプルデータが容易に判別できるよう
になるとともに、この判別のために付加されたデータも
ディジタルビデオ信号フォーマットでの映像信号部分の
値の範囲内にあり、これにディジタルビデオ信号フォー
マットでの同期信号を付加してディジタル信号磁気記録
再生装置で記録、再生しても、誤った同期信号や符号コ
ードが生ずることがない。

【００１４】また、上記のように処理された入力ディジ
タル情報信号から抽出される識別符号データにより、該
入力ディジタル情報信号での上記のように値が変換され
たサンプルデータが判別されるから、上記のように値が
変換されたサンプルデータの値を元の値に変換すること
ができ、従って、元のディジタル情報信号が得られるこ
とになる。

【００１５】

【実施例】まず、図３により、本発明によるデータ変換
回路を具備したディジタル信号磁気記録再生装置につい
て説明する。但し、１〜３は入力端子、４はＡ／Ｄ（ア
ナログ／ディジタル）変換器、５は本発明によるデータ
変換回路である記録データ変換回路、６はスイッチ回
路、７は記録系ディジタル処理回路、８は変調器、９は
記録アンプ、１０は記録磁気ヘッド、１１は磁気テー
プ、１２は再生磁気ヘッド、１３は再生イコライザ、１
４は復調器、１５は再生系ディジタル処理回路、１６は
再生データ変換回路、１７はＤ／Ａ（ディジタル／アナ
ログ）変換器、１８〜２０は出力端子である。

【００１６】図３において、入力端子１、２、３は夫々
ディジタル情報信号、ディジタルビデオ信号、アナログ
ビデオ信号の入力端子であって、入力端子３からアナロ
グビデオ信号が入力されたときには、このアナログビデ
オ信号は、Ａ／Ｄ変換器４により、量子化ビット数がｎ
のディジタルビデオ信号に変換され、端子Ｂ側に閉じて
いるスイツチ回路６の端子Ｂに供給される。入力端子２
から量子化ビット数がｎのディジタルビデオ信号が入力
されたときには、端子Ａ側に閉じているスイッチ回路６
の端子Ａに供給される。スイツチ回路６によって選択出
力されたディジタルビデオ信号は記録系ディジタル処理
回路７に供給され、ディジタル信号処理されて記録ディ
ジタル信号に変換される。この記録ディジタル信号は、
変調器８で変調され、記録アンプ９で増幅された後、所
定個数の記録磁気ヘッド１０に供給されて磁気テープ１
１上に記録される。

【００１７】また、入力端子１から上記ディジタルビデ
オ信号と同じ量子化ビット数ｎの任意のディジタル情報
信号が入力されると、このディジタル情報信号は、記録
データ変換回路５により、後述するようにして、ディジ
タルビデオ信号フォーマットのディジタル情報信号に変
換され、スイツチ回路６の端子Ａ側に供給される。この
とき、スイッチ回路６は端子Ａ側に閉じており、ディジ
タルビデオ信号と同様の処理がなされて磁気テープ１１
に記録される。

【００１８】一方、磁気テープ１１から所定個数の再生
磁気ヘッド１２によって再生された再生ディジタル信号
は再生イコライザ１３で処理され、さらに復調器１４で
復調される。この復調された再生ディジタル信号は再生
系ディジタル処理回路１５でディジタル信号処理され、
ディジタルビデオ信号もしくはディジタルビデオ信号フ
ォーマットのディジタル情報信号に変換される。そし
て、ディジタルビデオ信号は出力端子１９から出力され
ると同時に、Ｄ／Ａ変換器１７でアナログビデオ信号に
変換されて出力端子２０から出力される。

【００１９】また、再生系ディジタル処理回路１５から
ディジタルビデオ信号フォーマットに変換されているデ
ィジタル情報信号が出力されるときには、再生データ変
換回路１６で元のフォーマットのディジタル情報信号に
逆変換され、出力端子１８から出力される。

【００２０】以上の動作により、ディジタルＶＴＲにお
いて、ディジタル情報信号を、ディジタルビデオ信号と
同様に、磁気テープ１１に記録・再生することを可能と
している。

【００２１】次に、図３における記録データ変換回路
５，再生データ変換回路１６として用いられる本発明の
実施例について、図面を用いて説明する。図１は図３の
記録データ変換回路５として用いられる本発明によるデ
ータ変換回路の一実施例を示すブロック図であって、２
１は入力端子、２２は記録メモリ、２３はデータ値変換
回路、２４はスイッチ回路、２５は所定値発生回路、２
６はデータ比較回路、２７は識別符号生成回路、２８は
データ値変換回路、２９はデータ比較回路、３０は識別
符号付加回路、３１はスイッチ回路、３２は同期信号発
生回路、３３は同期信号付加回路、３４は出力端子であ
る。

【００２２】次に、図４を用いてこの実施例の動作につ
いて説明する。但し、図４において、図１に対応する信
号には同一符号を付けている。

【００２３】入力端子２１から入力されるディジタル情
報信号Ａは量子化ビット数ｎの一連のサンプルデータＤ
₁，Ｄ₂，Ｄ₃，．．．からなり、記録メモリ２２に一時
記憶される。記録メモリ２２からは、識別符号付加回路
３０からの制御信号Ｇと同期信号付加回路３３からの制
御信号Ｈとにより、（ｎ−１）個のサンプルデータ毎に
後述する識別符号変換データＦＬＧを付加することがで
きるように、ディジタル情報信号が時間軸処理されて読
み出され、ディジタル情報信号Ｂとしてデータ比較回路
２６とデータ値変換回路２３とに供給される。

【００２４】データ比較回路２６では、所定値発生回路
２５からの所定値Ｎ₃、Ｎ₄も供給され、ディジタル情報
信号Ｂの各サンプルデータＤ₁，Ｄ₂，Ｄ₃，．．．毎に
所定値Ｎ₃、Ｎ₄との大小比較が行なわれ、各サンプルデ
ータＤ₁，Ｄ₂，Ｄ₃，．．．の値をＮsとしたとき、Ｎ₃≦Ｎs≦Ｎ₄ のとき“０”、Ｎs＜Ｎ₃またはＮ₄＜Ｎs のとき“１”となる１ビットの比較結果データＤが生成
される。この比較結果データＤはデータ値変換回路２３
と識別符号生成回路２７とに供給される。

【００２５】ここで、所定値Ｎ₃はディジタルビデオ信
号フォーマットでの同期信号のディジタル値Ｎ₁よりも
大きければよく、所定値Ｎ₄同じく符号コードに定義さ
れるディジタル値Ｎ₂よりも小さければよい。

【００２６】データ値変換回路２３では、この比較結果
データＤに基づいて、ディジタル情報信号Ｂの各サンプ
ルデータＤ₁，Ｄ₂，Ｄ₃，．．．のうち、所定値Ｎ₃より
小さい値のサンプルデータ（例えばサンプルデータ
Ｄ₂）が所定値Ｎ₁よりも大きいの値のサンプルデータ
（例えばサンプルデータＤ₂’）に、また、所定値Ｎ₄よ
りも大きいサンプルデータ（例えばサンプルデータ
Ｄ₃）が所定値Ｎ₂よりも小さいサンプルデータ（例えば
サンプルデータＤ₃”）に夫々変換され、ディジタル情
報信号Ｃとして出力されて、スイッチ回路２４の一方の
端子Ｉに供給される。ここで、サンプルデータのかかる
変換方法としては、例えば、所定値Ｎ₃より値が小さい
サンプルデータや所定値Ｎ₄より値が大きいサンプルデ
ータの所定のビットを反転させる方法等が考えられる。

【００２７】識別符号生成回路２７では、記録メモリ２
２からの単位となる（ｎ−１）個のサンプルデータに対
応したデータ比較回路２６からの（ｎ−１）個の比較結
果データＤを基に、（ｎ−１）ビットのパラレルの識別
符号データＫが生成され、データ比較回路２９とデータ
値変換回路２８とに供給される。なお、この識別符号デ
ータＫは、例えば上記の（ｎ−１）個の比較結果データ
Ｄをパラレルにしたものである。データ比較回路２９で
は、所定値発生回路２５からの所定値Ｎ₅、Ｎ₆が供給さ
れ、これらと識別符号データＫとの大小比較が行なわ
れ、識別符号データＫの値をＫsとすると、Ｎ₅≦Ｋs≦Ｎ₆ のとき“０”、Ｋs＜Ｎ₅もしくはＮ₆＜Ｋs のとき“１”となる比較結果データＤ´が生成される。
この比較結果データＤ´はデータ値変換回路２８に供給
される。

【００２８】データ値変換回路２８では、データ比較回
路２９からの比較結果データＤ´が“１”のとき、識別
符号データＫが、例えば上位２ビットが“００”ならば
“１０”に、“１１”ならば“０１”に夫々なるよう
に、変換され、さらにかかる変換をしたか否かを示す
（変換したときには“１”、変換しなかったときには
“０”）１ビットの変換フラグが最上位ビット（ＭＳ
Ｂ）として付加されて量子化ビット数ｎの識別符号変換
データＦＬＧとなり、スイッチ回路２４の他方の端子II
に供給される。ここでは、識別符号データＫでは、デー
タ比較回路２６から出力される上記（ｎ−１）個単位の
比較結果データＤの内の最初のものを最下位ビット（Ｌ
ＳＢ）とし、最後の（ｎ−１）番目のものをＭＳＢとし
ており、データ値変換回路２８において、上記のＮ₅≦
Ｋs≦Ｎ₆のとき、（ｎ−１）ビットの識別符号データＫ
にＭＳＢとして“０”ビットを加えてｎビットデータと
しても、その値が上記所定値Ｎ₁以下もしくは所定値Ｎ₂
以上とならないように、また、Ｋs＜Ｎ₅もしくはＮ₆＜
Ｋsのとき、データ値変換回路２８で上記の変換と
“１”ビットのＭＳＢの付加があっても、やはりその値
が上記所定値Ｎ₁以下もしくは所定値Ｎ₂以上とならない
ように、上記の所定値Ｎ₅、Ｎ₆が決められている。

【００２９】なお、上記では、データ比較回路２６、２
９から出力される比較結果データＤ、Ｄ´を１ビットの
データとしたが、これらはデータ値変換回路２３、２８
でデータ値を変換すべきか否かを表わせればよいのであ
るから、２ビット以上の任意のビット数のデータであっ
てもよい。

【００３０】識別符号付加回路３０は記録メモリ２２か
らの各サンプルデータの読出しタイミングやスイッチ回
路２４を切換制御する制御信号Ｇを出力する。このスイ
ツチ回路２４は、この制御信号Ｇにより、データ値変換
回路２３から（ｎ−１）個のサンプルデータが読み出さ
れる期間端子I側に閉じ、データ値変換回路２８から識
別符号変換データＦＬＧが出力される期間端子II側に閉
じる。これにより、ディジタル情報信号Ｃの（ｎ−１）
個のサンプルデータ毎に識別符号変換データＦＬＧが付
加されたディジタル情報信号Ｅがスイッチ回路２４から
出力され、スイッチ回路３１の一方の端子IIIに供給さ
れる。

【００３１】同期信号付加回路３３から出力される制御
信号Ｈは、例えば、スイッチ回路３１の端子IIIに供給
されるディジタル情報信号Ｅの同期信号付加期間で
“Ｈ”（高レベル）、それ以外の期間で“Ｌ”（低レベ
ル）となり、このようにタイミングが合うように、この
制御信号Ｈによって記録メモリ２２が読出し制御され
る。また、同期信号発生回路３２は、制御信号Ｈによっ
て制御され、その“Ｈ”期間のタイミングで同期信号Ｓ
ＹＮを発生して出力する。この同期信号ＳＹＮはスイッ
チ回路３１の端子IVに供給される。スイッチ回路３１は
同期信号付加回路３３からの制御信号Ｈによって制御さ
れ、制御信号Ｈが“Ｈ”のとき端子IV側に、“Ｌ”のと
き端子III側に切り換えられる。これにより、ディジタ
ル情報信号Ｅに同期信号が付加され、ディジタル情報信
号Ｆとして出力端子３４から出力される。このディジタ
ル情報信号Ｆが上記のディジタルビデオ信号フォーマッ
トのディジタル情報信号であり、図３のスイツチ回路６
の端子Ａ側に供給される。

【００３２】以上のようにして得られたディジタル情報
信号Ｆの情報信号部分のディジタル値は、ディジタルビ
デオ信号フォーマットでのビデオ情報に対して決められ
た値の範囲内に存在することになる。

【００３３】図２は図３での再生データ変換回路１６と
して用いられる本発明によるデータ変換回路の他の実施
例を示すブロック図であって、３５は入力端子、３６は
同期信号判別回路、３７はスイッチ回路、３８は識別符
号判別回路、３９はスイツチ回路、４０はデータ値変換
回路、４１は再生メモリ、４２は出力端子である。この
実施例は図１に示した実施例の動作と全く逆の動作を行
なうものであり、このため、図２の各部の信号のタイミ
ングは図４と同様になる。

【００３４】図２及び図４において、図３で説明したよ
うに、磁気テープ１１から再生されて再生イコライザ１
３〜再生系ディジタル処理回路１５で処理されたディジ
タルビデオ信号フォーマットのディジタル情報信号Ｆ
は、スイッチ回路３７、３９を介してデータ変換回路４
０に供給されるとともに、同期信号判別回路３６にも供
給され、このディジタル情報信号Ｆの同期信号ＳＹＮの
部分が判別される。そして、その判別結果に応じてディ
ジタル情報信号Ｆの同期信号ＳＹＮの期間“Ｈ”とな
り、それ以外の期間“Ｌ”となる制御信号Ｉが生成出力
される。スイッチ回路３７はこの制御信号Ｉによって制
御され、その“Ｈ”期間オンし、“Ｌ”期間オフしてデ
ィジタル情報信号Ｆから同期信号ＳＹＮを除く。

【００３５】このようにしてスイッチ回路３７から出力
されるディジタル情報信号Ｅは識別符号検出回路３８に
供給され、まず、その識別符号変換データＦＬＧが検出
され、その識別符号変換データＦＬＧから図１のデータ
値変換回路２８でＭＳＢとして付加された変換フラグが
検出されて、識別符号変換データＦＬＧから変換フラグ
が除去される。この場合、例えば、ディジタル情報信号
Ｆにおいて、識別符号変換データＦＬＧの挿入位置を同
期信号に対して一定関係となるようにすることにするこ
とにより、同期信号判定回路３６の判定結果に応じて識
別符号変換データＦＬＧを検出することができる。そし
て、検出されたこの変換フラグが“１”であって、変換
フラグが除かれた識別符号変換データＦＬＧが図１のデ
ータ値変換回路２８で変換された識別符号データである
ことが判明したときには、この変換フラグが除去された
識別符号変換データＦＬＧの上位２ビットを、それが
“１０”ならば“００”に、“０１”ならば“１１”に
夫々変換し、図１の識別符号生成回路２７で生成された
量子化ビット数（ｎ−１）の識別符号データＫと同じも
のを得る。そして、この識別符号データＫから図１のデ
ータ比較回路２６で得たものと同じ比較結果データＤを
得る。この比較結果データＤは再生されたディジタル情
報信号のサンプルデータの内の図１のデータ値変換回路
２３で変換されたものであるか否かを示すデータであ
る。

【００３６】また、識別符号検出回路３８では、ディジ
タル情報信号Ｅから、それが識別符号変換データＦＬＧ
の期間であるとき“Ｈ”、それ以外の期間であるとき
“Ｌ”となる制御信号Ｊが形成される。スイッチ回路３
９は、この制御信号Ｊが“Ｌ”のときオンし、“Ｈ”の
ときオフする。これにより、ディジタル情報信号Ｅから
識別符号データＦＬＧが除去され、ディジタル情報信号
Ｃとしてデータ値変換回路４０に供給される。

【００３７】比較結果データＤはディジタル情報信号Ｃ
のうちの図１におけるデータ値変換回路２３によって変
換されたサンプルデータを示しており、データ値変換回
路４０では、比較結果データＤで指示されるサンプルデ
ータが元のサンプルデータに逆変換される。このように
逆変換されたデータ値変換回路４０の出力ディジタル情
報信号Ｂは再生メモリ４１に供給されて、識別符号デー
タ位置を示した制御信号Ｊと同期信号位置を示した制御
信号Ｉとにより、その情報信号部分のみが逐次書き込ま
れ、元のディジタル情報信号Ａとして読み出されて出力
端子４２から出力される。

【００３８】以上のようにして、誤った同期信号や符号
データがしょうじないように、ディジタルビデオ信号フ
ォーマット化された任意のディジタル情報信号を元のデ
ィジタル情報信号に確実に逆変換することができる。

【００３９】なお、図３においては、以上の実施例であ
る記録データ変換回路５や再生データ変換回路１６のい
ずれも、ディジタル信号磁気記録再生装置の内部に搭載
されているが、外部に設けるようにしてもよい。

【００４０】また、図１において、データ比較回路２９
は、識別符号データＫを所定値Ｎ₅、Ｎ₆とを大小比較す
るようにしたが、所定値Ｎ₃、Ｎ₄と比較するようにして
もよい。

【００４１】さらに、図１において、データ比較回路２
６、２９の比較結果データＤ、Ｄ´は１ビットのデータ
としたが、任意ビット数のデータとしてもよい。

【００４２】ところで、上記の実施例では、入力ディジ
タル情報信号の量子化ビット数がディジタルビデオ信号
フォーマットの量子化ビット数ｎと等しいとしたが、次
に、入力ディジタル情報信号の量子化ビット数がｍ（ｍ
≠ｎ）とディジタルビデオ信号フォーマットでの量子化
ビット数ｎとは異なる場合の本発明の実施例について説
明する。

【００４３】図５は本発明によるデータ変換回路のかか
る実施例の要部であるビット数変換回路の一具体例を示
すブロック図であって、４３は入力端子、４４はパラレ
ル／シリアル変換回路、４５はシリアル／パラレル変換
回路、４６はビット数変換回路、４７は出力端子であ
る。

【００４４】かかる実施例も、図１に示した実施例と同
様の構成をなしているが、さらに、図１における入力端
子２１と記録メモリ２２との間に図５に示すビット数変
換回路４６を設けたものである。かかるビット数変換回
路４６は、図示するように、パラレル／シリアル変換回
路４４とシリアル／パラレル変換回路４５とで構成され
ている。

【００４５】次に、このビット数変換回路４６の動作を
図６を用いて説明する。但し、図６は図５における各部
の信号を示しており、図５に対応する信号には同一符号
を付けている。

【００４６】まず、入力端子４３からの入力ディジタル
情報信号Ｕの量子化ビット数ｍがｍ＞ｎ（但し、ｎは上
記のディジタルビデオ信号フォーマットでの量子化ビッ
ト数）の場合、図６（ａ）において、量子化ビット数ｍ
の一連のパラレルサンプルデータＳ₁，Ｓ₂，
Ｓ₃，．．．からなるこの入力ディジタル情報信号Ｕは
パラレル／シリアル変換回路４４に供給され、シリアル
のディジタル情報信号Ｖに変換される。このディジタル
情報信号Ｖは、次に、シリアル／パラレル変換回路４５
に供給され、その一連のビツトがｎ個ずつ組み合わされ
て夫々ｎビットのパラレルサンプルデータが形成され、
これによって量子化ビット数ｎのディジタル情報信号Ｗ
が得られる。このディジタル情報信号Ｗが図１における
ディジタル情報信号Ａとして記録メモリ２２に供給され
ることになる。

【００４７】入力端子４３からの入力ディジタル情報信
号Ｕの量子化ビット数ｍがｍ＜ｎの場合も同様であり、
図６（ｂ）において、入力ディジタル情報信号Ｕはパラ
レル／シリアル変換回路４４に供給され、シリアルのデ
ィジタル情報信号Ｖに変換される。このディジタル情報
信号Ｖは、次に、シリアル／パラレル変換回路４５に供
給され、その一連のビツトがｎ個ずつ組み合わされて夫
々ｎビットのパラレルサンプルデータが形成され、これ
によって量子化ビット数ｎのディジタル情報信号Ｗが得
られる。このディジタル情報信号Ｗが図１におけるディ
ジタル情報信号Ａとして記録メモリ２２に供給されるこ
とになる。

【００４８】このようにして、この実施例では、入力デ
ィジタル情報信号の量子化ビット数がディジタルビデオ
信号フォーマットでの量子化ビット数ｎと異なっても、
ディジタルビデオ信号フォーマットのディジタル情報信
号としてディジタルＶＴＲで記録することを可能とす
る。

【００４９】図７は本発明によるデータ変換回路のさら
に他の実施例の要部であるビット数変換回路の一具体例
を示すブロック図であって、４８は入力端子、４９はパ
ラレル／シリアル変換回路、５０はシリアル／パラレル
変換回路、５１はビット数変換回路、５２は出力端子で
ある。

【００５０】かかる実施例も、図２に示した実施例と同
様の構成をなしているが、さらに、図２における再生メ
モリ４１と出力端子４２との間に図７に示すビット数変
換回路５１を設けたものである。かかるビット数変換回
路５１は、図示するように、パラレル／シリアル変換回
路４９とシリアル／パラレル変換回路５０とで構成され
ている。次に、このビット数変換回路５１の動作を図８
を用いて説明する。但し、図８は図７における各部の信
号を示しており、図８に対応する信号には同一符号を付
けている。

【００５１】ここで、最終的に必要なディジタル情報信
号としては、その量子化ビット数をｍとし、ディジタル
ビデオ信号フォーマットでの量子化ビット数を上記のよ
うにｎすると、ｍ＞ｎの場合とｍ＜ｎの場合とがあり、
この具体例の前者の場合の動作を図８（ａ）に示し、後
者の場合の動作を図８（ｂ）に示しているが、いずれの
場合も、図７での入力端子４８から入力される再生ディ
ジタル情報信号Ｕ´の量子化ビット数はディジタルビデ
オ信号フォーマットでの量子化ビット数と等しくｎであ
る。

【００５２】そこで、入力端子４８からの再生ディジタ
ル情報信号Ｕ´が、ビット数変換回路５１において、パ
ラレル／シリアル変換回路４９でシリアルのディジタル
情報信号Ｖ´に変換されまでは、上記いずれの場合も同
様であり、かかるシリアルのディジタル情報信号Ｖ´は
シリアル／パラレル変換回路５０に供給され、量子化ビ
ット数ｍのパラレルのディジタル情報信号に変換される
のであるが、この場合、シリアル／パラレル変換回路５
０を、図８（ａ)に示すように、シリアルのビット列が
ｎよりも大きいｍ個毎に区分して夫々量子化ビット数ｍ
のパラレルサンプルデータＳ₁，Ｓ₂，Ｓ₃，．．．とす
るように動作させることにより、ディジタルビデオ信号
フォーマットでの量子化ビット数ｎよりも大きい量子化
ビット数ｍのディジタル情報信号Ｗ´が得られ、また、
シリアル／パラレル変換回路５０を、図８（ｂ)に示す
ように、シリアルのビット列がｎよりも小さいｍ個毎に
区分して夫々量子化ビット数ｍのパラレルサンプルデー
タＳ₁，Ｓ₂，Ｓ₃，．．．とするように動作させること
により、上記量子化ビット数ｎよりも小さい量子化ビッ
ト数ｍのディジタル情報信号Ｗ´が得られる。

【００５３】こうして、この実施例では、ディジタルＶ
ＴＲから再生されたディジタルビデオ信号フォーマット
の任意のディジタル情報信号を所望量子化ビット数のデ
ィジタル情報信号とすることができる。

【００５４】従って、図３に示したディジタル信号磁気
記録再生装置において、記録データ変換回路５として図
５で説明したデータ変換回路を使用し、再生データ変換
回路１６として図７で説明したデータ変換回路を使用す
ることにより、任意の量子化ビット数のディジタル情報
信号を記録、再生することができる。

【００５５】図９は本発明によるデータ変換回路のさら
に他の実施例の要部を示すブロック図であって、４６´
はビット数変換回路、５３は入力端子、５４は減算回
路、５５はＲＯＭ、５６は遅延回路、５７は加算回路、
５８はＲＯＭ、５９は符号ビット変換回路、６０は出力
端子である。

【００５６】この実施例は、図１において、入力端子２
１と記録メモリ２２との間に図９に示す符号ビット変換
回路５９とビット数変換回路４６´とを設けたものであ
って、入力ディジタル情報信号をデータ量圧縮してディ
ジタルビデオ信号フォーマットのディジタル情報信号に
変換するものである。

【００５７】図９において、符号ビット変換回路５９
は、減算回路５４、ＲＯＭ５５、５８、加算回路５７及
び遅延回路５６で構成されている。入力端子５３からは
ｘ番目のサンプルデータをＤ（ｘ）とする量子化ビット
数ｎのディジタル情報信号が入力し、符号ビット変換回
路５９に供給される。この符号ビット変換回路５９にお
いては、いま、ディジタル情報信号のサンプルデータＤ
（ｘ）が供給されたとすると、減算回路５４でこのサン
プルデータＤ（ｘ）と遅延回路５６から供給される１つ
前、即ち（ｘ−１）番目のサンプルデータＤ（ｘ−１）
に相当するサンプルデータＤ’（ｘ−１）との差分デー
タＤａ（ｘ）が演算出力され、ＲＯＭ５５に供給され
る。ＲＯＭ５５では、この量子化ビット数ｎの差分デー
タＤａ（ｘ）が量子化ビット数ｋ（ｋ＜ｎ）のデータｄ
（ｘ）に変換、符号化され、ＲＯＭ５８に供給される。

【００５８】ＲＯＭ５８では、データｄ（ｘ）を変換、
復号化してＲＯＭ５５の入力データＤａ（ｘ）と同様の
データＤａ’（ｘ）が生成され、加算回路５７に供給さ
れて遅延回路５６からのサンプルデータＤ’（ｘ−１）
と加算され、量子化ビット数ｎのサンプルデータＤ’
（ｘ）を生成する。このサンプルデータＤ’（ｘ）は遅
延回路５６で入力ディジタル情報信号の１サンプル周期
分遅延され、入力端子５３から入力される次のサンプル
データＤ（ｘ＋１）に対するサンプルデータとして減算
回路５４と加算回路５７とに供給される。

【００５９】このようにして、減算回路５４からは入力
サンプルデータとその１つ前のサンプルデータとの差分
データが得られ、ＲＯＭ５５でその量子化ビット数がｍ
と小さくされてデータ量が縮小されたデータｄ（ｘ）が
得られる。

【００６０】ＲＯＭ５５から出力される量子化ビット数
ｍのデータｄ（ｘ）は、また、例えば図５に示したのと
同様のビット数変換回路４６´に供給され、上記のよう
にして量子化ビット数ｎのディジタル情報信号に変換さ
れて、出力端子６０から図１における記録メモリ２２に
ディジタル情報信号Ａとして供給される。

【００６１】図１０は本発明によるデータ変換回路のさ
らに他の実施例の要部を示すブロック図であって、５１
´はビット数変換回路、６１は入力端子、６２は復号ビ
ット変換回路、６３はＲＯＭ、６４は加算回路、６５は
遅延回路、６６は出力端子である。

【００６２】この実施例は、図２において、再生メモリ
４１と出力端子４２との間に図１０に示す復号ビット変
換回路６２とビット数変換回路５１´を設けたものであ
って、ディジタルビデオ信号フォーマットのデータ量が
圧縮されているディジタル情報信号から元のデータ量の
ディジタル情報信号を得ることができるようにしたもの
である。

【００６３】図１０において、復号ビット変換回路６２
は、ＲＯＭ６３、加算回路６４及び遅延回路６５で構成
されている。ここで、ＲＯＭ６３は図９でのＲＯＭ５８
と同様に機能を有し、遅延回路６５は図９での遅延回路
５６と同じ遅延量を有している。

【００６４】図２の再生メモリ４１からの量子化ビット
数ｎのディジタル情報信号は入力端子６１から入力さ
れ、例えば、図７に示すビット数変換回路５１と同様の
ビット数変換回路５１´に供給されて、図９の符号ビッ
ト変換回路５９で形成されるディジタル情報信号と同様
の量子化ビット数ｍ（但し、ｍ＜ｎ）のディジタル情報
信号となり、復号ビット変換回路６２に供給される。

【００６５】いま、このビット数変換回路５１´からか
かるディジタル情報信号のｘ番目のサンプルデータｄ’
（ｘ）が出力されたとすると、復号ビット変換回路６２
においては、このサンプルデータｄ’（ｘ）が、ＲＯＭ
６３により、図９でのＲＯＭ５８から出力される差分デ
ータＤ’ａ（ｘ）と同様に、差分データＤａ’（ｘ）に
変換、復号化され、加算回路６４に供給される。この加
算回路６４では、この差分データＤａ’（ｘ）とこの加
算回路６４から出力されて遅延回路６５で遅延された１
つ前のサンプルデータとしてのサンプルデータＤ’（ｘ
−１）とが加算され、量子化ビット数ｎのデータＤ’
（ｘ）が生成される。このサンプルデータＤ’（ｘ）が
元のデータ量のディジタル情報信号のサンプルデータで
あり、出力端子６６から出力されるとともに、遅延回路
６５を介して加算回路６４に供給される。

【００６６】以上のようにして、図９、図１０に示した
実施例を用いることにより、任意のディジタル情報信号
を、データ量を圧縮し、ディジタルビデオ信号フォーマ
ットでディジタルＶＴＲに記録、再生することができ
る。

【００６７】なお、図９に示した実施例においては、入
力端子５３から入力されるディジタル情報信号の量子化
ビット数がディジタルビデオ信号フォーマットでの量子
化ビット数ｎと異なってもよいし、また、図１０に示し
た実施例においても、出力端子６６から出力されるディ
ジタル情報信号の量子化ビット数がディジタルビデオ信
号フォーマットでの量子化ビット数ｎと異なるようにす
ることができることにいうまでもない。

【００６８】また、図９、図１０に示した実施例では、
前値予測による予測値との差分をｎより小さい量子化ビ
ット数で符号化するものであったが、これに限らず、他
の差分符号化方式や変換符号化方式を用いてもよいこと
は明らかである。

【００６９】

【発明の効果】以上説明したように、本発明によれば、
入力ディジタルビ情報信号にディジタルビデオ信号フォ
ーマットで決まる範囲外の値のサンプルデータがあって
も、該サンプルデータの値を該範囲内に変換することが
できるし、この範囲内の値に変換したサンプルデータを
判別することを可能とする。また、このように値が変換
されたサンプルデータは元の値のサンプルデータに変換
可能となる。このため、上記のようにディジタルビデオ
信号フォーマットに適合するように変換されたディジタ
ル情報信号をディドタルＶＴＲで記録再生しても、誤っ
た同期信号や符号コードが得られることがなく、ディジ
タルＶＴＲが誤動作を起こすことはない。

【図面の簡単な説明】

【図１】本発明によるデータ変換回路の一実施例を示す
ブロック図である。

【図２】本発明によるデータ変換回路の他の実施例を示
すブロック図である。

【図３】本発明によるデータ変換回路を用いたディジタ
ル信号磁気記録再生装置の一具体例を示すブロック図で
ある。

【図４】図１、図２に示した具体例の動作を示すタイミ
ングチャートである。

【図５】本発明によるデータ変換回路のさらに他の実施
例の要部をなすビット数変換回路の一具体例を示すブロ
ック図である。

【図６】図５に示したビット数変換回路の動作を説明す
るための図である。

【図７】本発明によるデータ変換回路のさらに他の実施
例の要部をなすビット数変換回路の一具体例を示すブロ
ック図である。

【図８】図７に示したビット数変換回路の動作を説明す
るための図である。

【図９】本発明によるデータ変換回路のさらに他の実施
例の要部をなす符号ビット変換回路の一具体例を示すブ
ロック図である。

【図１０】本発明によるデータ変換回路のさらに他の実
施例の要部をなす符号ビット変換回路の一具体例を示す
ブロック図である。

【符号の説明】

１記録データ変換回路１６再生データ変換回路２１入力端子２２記録メモリ２３データ値変換回路２４スイッチ回路２５所定値発生回路２６データ比較回路２７識別符号生成回路２８データ値変換回路２９データ比較回路３０識別符号付加回路３１スイッチ回路３２同期信号発生回路３３同期信号付加回路３４出力端子３５入力端子３６同期信号判別回路３７スイッチ回路３８識別符号検出回路３９スイッチ回路４０データ値変換回路４１再生メモリ４２出力端子４３入力端子４４パラレル／シリアル変換回路４５シリアル／パラレル変換回路４６、４６´ ビット変換回路４７出力端子４８入力端子４９パラレル／シリアル変換回路５０シリアル／パラレル変換回路５１、５１´ ビット変換回路５２出力端子５３入力端子５４減算回路５５ＲＯＭ５６遅延回路５７加算回路５８ＲＯＭ５９符号ビット変換回路６０出力端子６１入力端子６２符号ビット変換回路６３ＲＯＭ６４加算回路６５遅延回路６６出力端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者岡村富二男神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (72)発明者綿谷由純神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内

Claims

【特許請求の範囲】

【請求項１】任意の入力ディジタル情報信号を量子化
ビット数ｎ（但し、ｎは２以上の整数）のディジタルビ
デオ信号フォーマットのディジタル情報信号に変換する
データ変換回路において、該入力ディジタル情報信号の各サンプルデータの値が該
ディジタルビデオ信号フォーマットで決まる第１の範囲
内にあるか否かを判定し、判定結果を表わすビットを出
力する第１の手段と、該第１の手段の判定結果に基づいて、値が該第１の範囲
内にない該サンプルデータを変換してその値が該第１の
範囲内にあるようにする第２の手段と、該第１の手段からの各サンプルデータの判定ビットを
（ｎ−１）個ずつ区分して（ｎ−１）ビツトの識別符号
データを生成する第３の手段と、該識別符号データの値が所定の第２の範囲内にあるか否
かを判定する第４の手段と、該第４の手段の判定結果に基づいて、値が該第２の範囲
内にない該識別符号データを変換してその値が該第２の
範囲内にあるようにし、かつ変換の有無を示す変換フラ
グを付加して量子化ビット数ｎの識別符号データとする
第５の手段と、該第２の手段からのディジタル情報信号の（ｎ−１）サ
ンプルデータ毎に該第５の手段からの該識別符号データ
を付加する第６の手段と、該第６の手段からの該ディジタル情報信号に該ディジタ
ルビデオ信号フォーマットでの同期信号と同等の同期信
号を付加する第７の手段とを備え、該第５の手段から出
力される該識別符号データの値が常に該第１の範囲内に
あるように、該第２の範囲を設定したことを特徴とする
データ変換回路。
【請求項２】請求項１において、前記入力ディジタル情報信号は前記ディジタルビデオ信
号フォーマットとは量子化ビット数が異なっており、前記入力ディジタル情報信号の量子化ビット数を変換
し、前記ディジタルビデオ信号フォーマットの量子化ビ
ット数ｎに等しくするビット数変換手段を設け、該ビット数変換手段の出力ディジタル情報信号を前記第
１、第２の手段の入力信号とすることを特徴とするデー
タ変換回路。
【請求項３】請求項１において、前記入力ディジタル情報信号のデータ量を圧縮する第８
の手段と、該第８の手段の出力ディジタル情報信号を前記量子化ビ
ット数ｎのディジタル情報信号に変換する第９の手段と
を設け、該第９の手段の出力ディジタル情報信号を前記第１の手
段の入力とすることを特徴とするデータ変換回路。
【請求項４】請求項１記載のデータ変換回路で前記量
子化ビット数ｎのディジタルビデオ信号フォーマットの
信号に変換されたディジタル情報信号を入力信号とし、
元の任意のディジタル情報信号に変換するデータ変換回
路であって、該入力ディジタル情報信号に付加されている量子化ビッ
ト数ｎの前記識別符号データを抽出し、該入力ディジタ
ル情報信号の各サンプルデータ毎に変換の有無を表わす
データを生成する第１０の手段と、該データに基づいて、該入力ディジタル情報信号の変換
されているサンプルデータを元の値のサンプルデータに
変換する第１１の手段とを備えたことを特徴とするデー
タ変換回路。
【請求項５】請求項４において、前記第２の手段の変換によって得られた前記ディジタル
情報信号を前記ディジタルビデオ信号フォーマットでの
量子化ビット数ｎとは異なる量子化ビット数のディジタ
ル情報信号として出力することを特徴とするデータ変換
回路。
【請求項６】請求項３記載のデータ変換回路で前記量
子化ビット数ｎのディジタルビデオ信号フォーマットの
信号に変換され、かつデータ量が圧縮されたディジタル
情報信号を入力信号とし、元のデータ量の任意のディジ
タル情報信号に変換するデータ変換回路であって、該入力ディジタル情報信号に付加されている量子化ビッ
ト数ｎの前記識別符号データを抽出し、該入力ディジタ
ル情報信号の各サンプルデータ毎に変換の有無を表わす
データを生成する第１２の手段と、該データに基づいて、該入力ディジタル情報信号の変換
されているサンプルデータの値を変換する第１３の手段
と、該第１３の手段から出力される該サンプルデータのデー
タ量を伸長する第１４の手段とを備えたことを特徴とす
るデータ変換回路。