JPH05259016A - ウエハ作製用基板及び半導体ウエハの製造方法 - Google Patents

ウエハ作製用基板及び半導体ウエハの製造方法

Info

Publication number
JPH05259016A
JPH05259016A JP8941692A JP8941692A JPH05259016A JP H05259016 A JPH05259016 A JP H05259016A JP 8941692 A JP8941692 A JP 8941692A JP 8941692 A JP8941692 A JP 8941692A JP H05259016 A JPH05259016 A JP H05259016A
Authority
JP
Japan
Prior art keywords
wafer
substrate
orientation flat
manufacturing
cleavage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8941692A
Other languages
English (en)
Inventor
Muneharu Miyashita
宗治 宮下
Akio Hayafuji
紀生 早藤
Yutaka Mihashi
豊 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8941692A priority Critical patent/JPH05259016A/ja
Priority to US07/977,154 priority patent/US5279077A/en
Priority to DE69209488T priority patent/DE69209488D1/de
Priority to EP92310796A priority patent/EP0559986B1/en
Publication of JPH05259016A publication Critical patent/JPH05259016A/ja
Priority to US08/150,879 priority patent/US5439723A/en
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y10T428/219—Edge structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298—Noncircular aperture [e.g., slit, diamond, rectangular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298—Noncircular aperture [e.g., slit, diamond, rectangular, etc.]
    • Y10T428/24306—Diamond or hexagonal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298—Noncircular aperture [e.g., slit, diamond, rectangular, etc.]
    • Y10T428/24314—Slit or elongated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/2457—Parallel ribs and/or grooves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【目的】 弛れのない劈開面をオリエンテーションフラ
ットとする半導体ウエハを容易に歩留まりよく得る。 【構成】 ＧａＡｓ単結晶インゴット１を端面カット，
外周研磨により、円柱状のＧａＡｓ単結晶インゴット２
とし、該ＧａＡｓ単結晶インゴット２の側面の、オリエ
ンテーションフラットを劈開する端となる部分に、劈開
方向と平行となる向きにＶ字型の切込溝７を形成し、ス
ライシングによりウエハ形成用基板８とし、これを鏡面
状に加工した後エピタキシャル層５１を形成し、最終工
程で上記Ｖ字型の切込溝７をきっかけとして劈開を行い
オリエンテーションフラット４ａを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ウエハ作製用基板及
び半導体ウエハの製造方法に関し、特にウエハの一部を
劈開面に沿って劈開することにより形成されたオリエン
テーションフラットを有する半導体ウエハを作製するた
めのウエハ作製用基板及び半導体ウエハの製造方法に関
するものである。
【０００２】
【従来の技術】図５は、従来の結晶の劈開面をオリエン
テーションフラットとするＧａＡｓエピタキシャルウエ
ハの製造方法を示す工程図である。図において、１は例
えば、ＧａＡｓを溶融した電気炉中で結晶核を炉中の温
度の高い方から低い方へ移動させることにより、上記結
晶核を中心としてＧａＡｓインゴットを成長させるBoat
Grown法と呼ばれる方法や、ルツボの中に溶融したＧａ
Ａｓを種結晶棒を用いて徐々に引き上げてＧａＡｓイン
ゴットを作る引上げ法等により作製したＧａＡｓ単結晶
インゴット、２はこのＧａＡｓ単結晶インゴット１を円
柱状に形成して得られた円柱状ＧａＡｓ単結晶インゴッ
ト、３は上記円柱状ＧａＡｓ単結晶インゴット２を所定
の厚みにスライシングして得られたウエハ作製用ＧａＡ
ｓ基板、４はこのウエハ作製用ＧａＡｓ基板３の一部を
劈開面に沿って劈開して形成されたオリエンテーション
フラット４ａを有するＧａＡｓウエハであり、通常、上
記オリエンテーションフラット４ａはウエハ作製用Ｇａ
Ａｓ基板３の結晶方位と関係した位置につけられ、後工
程でのウエハの配置方向を検知したりする際の目印とな
るものである。また５は上記ＧａＡｓウエハ４上にエピ
タキシャル層５１を形成したＧａＡｓエピタキシャルウ
エハである。
【０００３】次に製造方法について説明する。まず、図
５(a) に示すように、Boat Grown法，引上げ法等により
高純度のＧａＡｓ単結晶インゴット１を作製し、次いで
図５(b) に示すように、端面カットを行いＧａＡｓ単結
晶インゴット１の頭部と尾部の変形している部分を取り
除き、さらに、外周研磨を行い円柱状に加工してウエハ
の径（例えば２インチ，３インチ等）を決定する。
【０００４】次に図５(c) に示すように、円柱状に加工
したＧａＡｓ単結晶インゴット２を非常に薄いダイヤモ
ンド切断刃等を用いて例えば、ウエハ径２インチの場
合、４００μｍ程度に、またウエハ径３インチの場合に
は、６００μｍ程度になるようにスライシングすること
によりウエハ作製用ＧａＡｓ基板３を作製する。
【０００５】次に図５(d) に示すように、ウエハ作製用
ＧａＡｓ基板３の端の部分を劈開方向に沿って劈開する
ことによりオリエンテーションフラット４ａを形成す
る。ここでオリエンテーションフラット４ａを形成した
ウエハ作製用ＧａＡｓ基板４はスライシング時の厚さの
ばらつきがあるため、酸化アルミとグリセリンの混合液
等を用いて圧力をかけて両面をラッピングして厚さばら
つきを低減し、ついで機械加工により基板表面及び周辺
に生じた厚さ１０μｍ程度の破砕層及び汚染層をエッチ
ングにより取り除き、さらに基板の平坦度を向上させる
ために研磨剤を滴下して多孔質のパッド等によりポリシ
ングを行うことによりウエハ作製用ＧａＡｓ基板４の表
面を鏡面状に加工した後、図５(e) に示すように、ウエ
ハ作製用ＧａＡｓ基板４表面にＭＯＣＶＤ法等でエピタ
キシャル層５１を形成し、このようにして劈開面をオリ
エンテーションフラットとするＧａＡｓエピタキシャル
ウエハ５を製造することができる。
【０００６】また、図６は従来の劈開面をオリエンテー
ションフラットとするＧａＡｓエピタキシャル基板の他
の製造方法を示す工程図であり、この方法はＧａＡｓ単
結晶インゴットを直接スライシングした後、打ち抜き加
工により所定のウエハ径とし、その後、オリエンテーシ
ョンフラットを形成するようにしたものである。図６に
おいて、６はＧａＡｓ単結晶インゴット１をスライシン
グして得られた打ち抜き用ＧａＡｓ基板である。
【０００７】以下、製造方法について説明する。まず、
図５に示した方法と同様に、図６(a) に示すBoat Grown
法，引上げ法等により作製したＧａＡｓ単結晶インゴッ
ト１を、所望の厚さになるようにスライシングすること
により打ち抜き用ＧａＡｓ基板６を作製する（図６(b)
）。
【０００８】次に図６(c) に示すように、打ち抜き用Ｇ
ａＡｓ基板６を、所望のウエハ径が得られるような抜き
型（図示せず）を用いて打ち抜きを行うことにより、ウ
エハ作製用ＧａＡｓ基板３とする。
【０００９】次に図６(d) に示すように、ウエハ作製用
ＧａＡｓ基板３の端の部分を劈開方向に沿って劈開する
ことによりオリエンテーションフラット４ａを形成す
る。以降、上述したのと同様にして、オリエンテーショ
ンフラット４ａを有するウエハ作製用ＧａＡｓ基板４
に、ラッピング，エッチング，ポリシング処理を施し
て、ウエハ作製用ＧａＡｓ基板４の表面を鏡面状に加工
し、その上にＭＯＣＶＤ法等でエピタキシャル層５１を
形成することにより、劈開面をオリエンテーションフラ
ットとするＧａＡｓエピタキシャルウエハ５を得る（図
６(e) 参照）。このように劈開面を劈開してオリエンテ
ーションフラットを作製する方法によれば、オリエンテ
ーションフラットを精度よく形成することができる。
【００１０】
【発明が解決しようとする課題】従来のウエハ作製用基
板及び半導体ウエハの製造方法は以上のように構成され
ており、オリエンテーションフラットを劈開した後にポ
リシング等の下地処理を行っているため、これら下地処
理により図７に示すように、ＧａＡｓエピタキシャルウ
エハ５のオリエンテーションフラット４ａの劈開面のエ
ッジが弛れたり、またエピタキシャル成長を行うことに
より、成長したエピタキシャル層５１でオリエンテーシ
ョンフラット４ａの劈開面が弛てしまい、このためオリ
エンテーションフラット４ａを基準としてＧａＡｓエピ
タキシャルウエハ５の位置を検出する際の精度が低下す
るという問題点があった。
【００１１】また、オリエンテーションフラット作製の
ための劈開を行うことにより、ウエハ作製用ＧａＡｓ基
板が割れたり、また欠けたりする等して製造歩留まりが
悪くなるという問題点があった。
【００１２】この発明は上記のような問題点を解消する
ためになされたもので、弛れのない劈開面をオリエンテ
ーションフラットとする半導体ウエハを容易に歩留まり
よく得ることができるウエハ作製用基板及び半導体ウエ
ハの製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】この発明に係るウエハ作
製用基板は、該基板のオリエンテーションフラットを形
成する線上に、劈開方向と平行な向きに切込溝または切
欠穴を形成したものである。
【００１４】またこの発明に係る半導体ウエハの製造方
法は、半導体単結晶インゴットを略円柱状に整形した
後、その側面部に劈開方向と平行となる向きに切込溝を
形成する第１の工程と、上記切込溝が形成された略円柱
状の半導体単結晶インゴットをスライス加工してウエハ
作製用基板を作製する第２の工程と、上記ウエハ作製用
基板に下地処理を施して、その表面を鏡面状に加工する
第３の工程と、該鏡面状に加工されたウエハ作製用基板
を、上記切込溝をきっかけとして劈開し、該劈開面をオ
リエンテーションフラットとする半導体ウエハを作製す
る第４の工程とを備えたものである。
【００１５】また、半導体単結晶インゴットを所定の厚
みにスライス加工して打ち抜き用基板を作製する第１の
工程と、打ち抜き加工により上記打ち抜き用基板を略円
形に整形するとともに、オリエンテーションフラットが
形成される線上に、劈開方向と平行となる向きに切込溝
または切欠穴を形成し、ウエハ作製用基板とする第２の
工程と、上記ウエハ作製用基板に下地処理を施して、そ
の表面を鏡面状に加工する第３の工程と、該鏡面状に加
工されたウエハ作製用基板を、上記切込溝をきっかけと
して劈開し、該劈開面をオリエンテーションフラットと
する半導体ウエハを作製する第４の工程とを備えたもの
である。
【００１６】
【作用】この発明においては、ウエハ作製用基板を形成
する時に、該基板のオリエンテーションフラットが形成
される線上に、劈開方向と平行となる向きに切込溝また
は切欠穴を設け、このウエハ作製用基板に下地処理を施
して、その表面を鏡面状に加工した後、上記切込溝もし
くは切欠穴をきっかけとして劈開を行いオリエンテーシ
ョンフラットを形成するようにしたから、下地処理時に
劈開面が弛れることがなく、また劈開方向に沿って容易
に劈開を行うことができる。
【００１７】
【実施例】以下、この発明の一実施例による半導体ウエ
ハの製造方法を図に基づいて説明する。図１において、
図５及び図６と同一符号は同一または相当部分を示し、
７はオリエンテーションフラットを劈開する際のきっか
けとなるＶ字型の切込溝、８は切込溝７を有するウエハ
作製用ＧａＡｓ基板、９はエピタキシャル層５１が形成
されたウエハ作製用ＧａＡｓ基板である。
【００１８】次に製造方法について説明する。まず、従
来と同様にして図１(a) に示すように、Boat Grown法，
引上げ法等でＧａＡｓ単結晶インゴット１を作製し、続
いて図１(b) に示すように、端面カットを行いインゴッ
ト１の頭部と尾部の変形している部分を取り除き、さら
に、外周研磨を行い円柱状に加工してウエハの径（例え
ば２インチ，３インチ等）を決定する。
【００１９】次に図１(c) に示すように、円柱状に加工
したＧａＡｓ単結晶インゴット２の結晶方位をＸ線解析
等により測定し、ＧａＡｓ単結晶インゴット２の側面部
のオリエンテーションフラットを劈開する端となる部分
に、劈開方向と平行となる向きに側壁を有するように、
例えば深さ０．１ｍｍ程度のＶ字型の切込溝７をダイシ
ングまたはエッチング等により形成する。
【００２０】次に図１(d) に示すように、Ｖ字型の切込
溝７を形成したＧａＡｓ単結晶インゴット２を非常に薄
いダイヤモンド切断刀等を用いて例えば、ウエハ径２イ
ンチの場合、４００μｍ程度に、またウエハ径３インチ
の場合には、６００μｍ程度になるようにスライシング
することにより切込溝７を有するウエハ作製用ＧａＡｓ
基板８を作製する。
【００２１】次いでこの切込溝７を有するウエハ作製用
ＧａＡｓ基板８に面取り，エッチング，ポリシング等の
下地処理を施すことにより、その表面を鏡面状に加工
し、次いでこのウエハ作製用ＧａＡｓ基板８上にレーザ
構造等、所望のエピタキシャル層構造５１をＭＯＣＶＤ
法等により成長させ、エピタキシャル層５１を有するウ
エハ作製用ＧａＡｓ基板９とする（図１(e) ）。
【００２２】そして、このエピタキシャル層５１を有す
るウエハ作製用基板９の切込溝７をきっかけとして劈開
を行いオリエンテーションフラット４ａを形成すること
により、該劈開面をオリエンテーションフラットとする
ＧａＡｓエピタキシャルウエハを得ることができる（図
１(f) ）。なお劈開時に先に形成されたエピタキシャル
層５１も同時に割れることとなるが、エピタキシャル層
５１の結晶は一定方向に揃っているため形成したエピタ
キシャル層５１にオリエンテーションフラット４ａと異
なる方向の亀裂等が生じて破損する等の問題はない。
【００２３】このように本実施例によれば、スライシン
グ時に予め円柱状ＧａＡｓ単結晶インゴット２の側面部
のオリエンテーションフラットを劈開する端となる部分
に、劈開方向と平行となる向きに切込溝７を設け、ラッ
ピング，エッチング，ポリシング等の下地処理を行い、
その表面を鏡面加工した後、エピタキシャル層５１を形
成し、最終工程で上記切込溝７をきっかけとして劈開を
行いオリエンテーションフラット４ａを形成するように
したから、下地処理およびエピタキシャル層５１の成長
によるオリエンテーションフラット４ａのエッジに弛れ
が生じず、また切込溝７をきっかけとして劈開するため
劈開を容易に行え、ＧａＡｓ基板の破損を低減すること
ができる。
【００２４】次に本発明の第２の実施例による半導体ウ
エハの製造方法を説明する。この実施例では、ＧａＡｓ
単結晶インゴットを直接スライシングした後、打ち抜き
により所定のウエハ径とするようにしたものである。
【００２５】以下、図２を用いて説明すると、まず、上
記実施例と同様にBoat Grown法，引上げ法等により作製
したＧａＡｓ単結晶インゴット（図２(a) 参照）１を所
望の厚さになるようにスライシングすることにより打ち
抜き用ＧａＡｓ基板６を作製する（図２(b) ）。
【００２６】次に図２(c) に示すように、スライシング
した打ち抜き用ＧａＡｓ基板６の結晶方位をＸ線解析等
により測定し、抜き型（図示せず）もしくは超音波等を
用いて打ち抜きを行うことにより、所望のウエハ径及び
形を得るとともに、オリエンテーションフラットを劈開
する端となる部分に劈開方向と平行となる向きに辺を有
するような、例えば深さ０．１ｍｍ程度のＶ字型の切込
溝７を形成し、ウエハ作製用ＧａＡｓ基板８とする。
【００２７】次に図２(d) に示すように、ウエハ作製用
ＧａＡｓ基板８に、ラッピング，エッチング，ポリシン
グ等の下地処理を施し、その表面を鏡面状に加工した
後、レーザ構造等、所望の層構造のエピタキシャル層５
１をＭＯＣＶＤ法等で形成する。
【００２８】そして、エピタキシャル層５１の形成され
たウエハ作製用ＧａＡｓ基板９のＶ字型の切込溝５をき
っかけとして劈開を行いオリエンテーションフラット４
ａを形成することにより、弛れのない劈開面をオリエン
テーションフラット４ａを有するＧａＡｓエピタキシャ
ルウエハ５を得ることができる（図２(e) 参照）。
【００２９】このようにしてＧａＡｓエピタキシャルウ
エハ５を形成することで、上記第１の実施例と同様に弛
れのない劈開面をオリエンテーションフラットとするＧ
ａＡｓエピタキシャルウエハを、打ち抜き法を用いて歩
留りよく得ることができる。
【００３０】なお上記第１及び第２の実施例では、オリ
エンテーションフラット４ａを劈開するためのきっかけ
としてＶ字型の切込溝７を形成するようにしたが、例え
ば図３(a) に示すように、Ｕ字型の切込溝７ａを形成す
るようにしてもよく、上記各実施例同様に弛れのない劈
開面をオリエンテーションフラットとするＧａＡｓエピ
タキシャルウエハを歩留りよく得ることができるととも
に、切込溝をＵ字型とすることとで、切込溝７を有する
ＧａＡｓ単結晶インゴットをスライシングにより切り出
してウエハ作製用基板８とする際の基板の割れや欠け、
またはエピタキシャル層形成時の下地処理におけるハン
ドリングによる応力でウエハが割れたり、欠けたりする
のを防ぐことができ、製造歩留まりを向上させることが
できる。
【００３１】また上記第２の実施例では、オリエンテー
ションフラットを劈開する端となる部分に、劈開方向に
Ｖ字型の切込溝５を形成したが、図３(b) に示すよう
に、オリエンテーションフラットを劈開する線上に、劈
開方向に長軸が一致するような楕円形の切欠穴１０や、
図３(c) に示すような菱形の切欠穴１０ｂ、あるいは図
３(d) に示すような三角形状の切欠穴１０ｃを形成する
ようにしてもよく、このようにしても弛れのない劈開面
をオリエンテーションフラットとするＧａＡｓエピタキ
シャルウエハを歩留りよく得ることができるとともに、
スライシングによりウエハ作製用基板を切り出す時の基
板の割れや欠け、またはエピタキシャル層形成時の下地
処理中のハンドリングによる応力でウエハが割れたり欠
けたりするのを防ぐことができ、製造歩留まりを向上さ
せることができる。
【００３２】また上記第１及び第２の実施例では、ウエ
ハ作製用ＧａＡｓ基板８上にエピタキシャル層５１を成
長してＧａＡｓエピタキシャルウエハ５を作製するよう
にしたが、エピタキシャル層を形成することなく、ウエ
ハ作製用ＧａＡｓ基板８に下地処理を施して鏡面状に加
工した後、切込溝（切欠穴）をきっかけとして劈開を行
い、弛れのない劈開面をオリエンテーションフラットと
するＧａＡｓウエハを得るようにしてもよい。
【００３３】また、上記各実施例では、ウエハに結晶方
位と関連したオリエンテーションフラット（第１フラッ
ト）を形成する場合について説明したが、図４に示すよ
うに、ウエハの導電型を示すために第１フラットよりも
小さい第２フラット４ｂをさらに形成する場合について
も同様にして行うことができる。
【００３４】また、上記各実施例では、ＧａＡｓウエハ
について説明したが、ＩｎＰ等の他の化合物半導体材料
であってもよく、上記実施例と同様の効果を奏する。
【００３５】さらに、上記各実施例ではウエハ作製用基
板８を円形状に形成するようにしたが、例えば楕円形や
円周の一部を所定の弦に沿って切り落としたような形状
とする場合であってもかまわない。
【００３６】
【発明の効果】以上のように、この発明によれば、ウエ
ハ作製用基板形成時に、該基板のオリエンテーションフ
ラットが形成される線上に、劈開方向と平行となる向き
に切込溝または切欠穴を設け、このウエハ作製用基板に
下地処理を施して、その表面を鏡面状に加工した後、上
記切込溝もしくは切欠穴をきっかけとして劈開を行いオ
リエンテーションフラットを形成するようにしたから、
下地処理時に劈開面が弛れることがなく、また劈開方向
に沿って容易に劈開を行うことができ、弛れのない劈開
面をオリエンテーションフラットとする半導体ウエハを
容易に歩留まりよく得ることができ、後の写真工程等の
プロセスにおける位置合わせを精度よく行うことができ
るという効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例による半導体ウエハの製造
方法を示す工程図。
【図２】この発明の第２の実施例による半導体ウエハの
製造方法を示す工程図。
【図３】上記第１または第２の実施例による半導体ウエ
ハの製造方法における切込溝または切欠穴の種々の例を
説明するための図。
【図４】上記第１または第２の実施例による半導体ウエ
ハの製造方法により第２フラットを形成した半導体ウエ
ハを示す図。
【図５】従来の半導体ウエハの製造方法を示す工程図。
【図６】従来の半導体ウエハの他の製造方法を示す工程
図。
【図７】従来の半導体ウエハの製造方法により製造され
た半導体ウエハのオリエンテーションフラット近傍の拡
大図。
【符号の説明】
１ ＧａＡｓ単結晶インゴット ２ 円柱状ＧａＡｓ単結晶インゴット ３ ウエハ作製用ＧａＡｓ基板 ４ オリエンテーションフラットを有するＧａＡｓ
ウエハ ４ａ オリエンテーションフラット（第１フラット） ４ｂ 第２フラット ５ ＧａＡｓエピタキシャルウエハ ５１ エピタキシャル層 ６ 打ち抜き用ＧａＡｓ基板 ７ Ｖ字型の切込溝 ７ａ Ｕ字型の切込溝 ８ 切込溝（切欠穴）を有するウエハ作製用ＧａＡ
ｓ基板 ９ エピタキシャル層が形成されたウエハ作製用Ｇ
ａＡｓ基板 １０ 楕円形の切欠穴 １０ｂ 菱形の切欠穴 １０ｃ 三角形状の切欠穴

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 オリエンテーションフラットを有する半
    導体ウエハを作製するためのウエハ作製用基板におい
    て、 上記ウエハ作製用基板の上記オリエンテーションフラッ
    トが形成される線上に、劈開方向と平行な向きに切込溝
    または切欠穴を形成したことを特徴とするウエハ作製用
    基板。
  2. 【請求項２】 半導体単結晶インゴットを所定の厚みに
    スライス加工して得られたウエハ作製用基板の一部を劈
    開面に沿って劈開し、該劈開面をオリエンテーションフ
    ラットとして用いる半導体ウエハを製造する方法におい
    て、 半導体単結晶インゴットを略円柱状に整形した後、その
    側面部に劈開方向と平行となる向きに切込溝を形成する
    第１の工程と、 上記切込溝が形成された略円柱状の半導体単結晶インゴ
    ットを所定の厚みにスライス加工してウエハ作製用基板
    を作製する第２の工程と、 上記ウエハ作製用基板に下地処理を施してその表面を鏡
    面状に加工する第３の工程と、 上記鏡面状に加工されたウエハ作製用基板を、上記切込
    溝をきっかけとして劈開し、該劈開面をオリエンテーシ
    ョンフラットとする半導体ウエハを作製する第４の工程
    とを含むことを特徴とする半導体ウエハの製造方法。
  3. 【請求項３】 半導体単結晶インゴットを所定の厚みに
    スライス加工して得られたウエハ作製用基板の一部を劈
    開面に沿って劈開し、該劈開面をオリエンテーションフ
    ラットとして用いる半導体ウエハを製造する方法におい
    て、 半導体単結晶インゴットを所定の厚みにスライス加工し
    て打ち抜き用基板を作製する第１の工程と、 打ち抜き加工により上記打ち抜き用基板を略円形に整形
    するとともに、オリエンテーションフラットが形成され
    る線上に、劈開方向と平行となる向きに切込溝または切
    欠穴を形成し、ウエハ作製用基板とする第２の工程と、 上記ウエハ作製用基板に下地処理を施して、その表面を
    鏡面状に加工する第３の工程と、 上記鏡面状に加工されたウエハ作製用基板を、上記切込
    溝をきっかけとして劈開し、該劈開面をオリエンテーシ
    ョンフラットとする半導体ウエハを作製する第４の工程
    とを含むことを特徴とする半導体ウエハの製造方法。
  4. 【請求項４】 請求項２又は３記載の半導体ウエハの製
    造方法において、 上記ウエハ作製用基板に下地処理を施して、その表面を
    鏡面状に加工する第３の工程は、 鏡面状に加工された上記ウエハ作製用基板表面にエピタ
    キシャル層を形成する工程を有することを特徴とする半
    導体ウエハの製造方法。
JP8941692A 1992-03-12 1992-03-12 ウエハ作製用基板及び半導体ウエハの製造方法 Pending JPH05259016A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8941692A JPH05259016A (ja) 1992-03-12 1992-03-12 ウエハ作製用基板及び半導体ウエハの製造方法
US07/977,154 US5279077A (en) 1992-03-12 1992-11-16 Method for producing semiconductor wafer
DE69209488T DE69209488D1 (de) 1992-03-12 1992-11-25 Verfahren zur Herstellung eines Halbleiterplätchens und Substrat für die Herstellung eines Halbleiters
EP92310796A EP0559986B1 (en) 1992-03-12 1992-11-25 Method for producing semiconductor wafer and substrate used for producing the semiconductor
US08/150,879 US5439723A (en) 1992-03-12 1993-11-12 Substrate for producing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8941692A JPH05259016A (ja) 1992-03-12 1992-03-12 ウエハ作製用基板及び半導体ウエハの製造方法

Publications (1)

Publication Number Publication Date
JPH05259016A true JPH05259016A (ja) 1993-10-08

Family

ID=13970054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8941692A Pending JPH05259016A (ja) 1992-03-12 1992-03-12 ウエハ作製用基板及び半導体ウエハの製造方法

Country Status (4)

Country Link
US (2) US5279077A (ja)
EP (1) EP0559986B1 (ja)
JP (1) JPH05259016A (ja)
DE (1) DE69209488D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004315314A (ja) * 2003-04-17 2004-11-11 Namiki Precision Jewel Co Ltd サファイヤ基板及びその製造方法
JP2005306648A (ja) * 2004-04-20 2005-11-04 Sumitomo Electric Ind Ltd 化合物単結晶の製造方法およびそれに用いられる単結晶成長用容器

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529051A (en) * 1994-07-26 1996-06-25 At&T Corp. Method of preparing silicon wafers
JPH08222798A (ja) * 1995-02-15 1996-08-30 Mitsubishi Electric Corp 半導体レーザの製造方法
JP3397968B2 (ja) * 1996-03-29 2003-04-21 信越半導体株式会社 半導体単結晶インゴットのスライス方法
JP3213563B2 (ja) * 1997-03-11 2001-10-02 株式会社スーパーシリコン研究所 ノッチレスウェーハの製造方法
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
GB9819006D0 (en) * 1998-09-02 1998-10-21 Renishaw Plc Optical filter
JP2001250799A (ja) * 2000-03-03 2001-09-14 Mitsubishi Electric Corp 半導体ウェハおよび半導体装置
US6554687B1 (en) * 2000-09-27 2003-04-29 Virginia Semiconductor, Inc. Precise crystallographic-orientation alignment mark for a semiconductor wafer
JP4455804B2 (ja) * 2002-05-08 2010-04-21 株式会社ワイ・ワイ・エル インゴットの切断方法と切断装置及びウェーハ並びに太陽電池の製造方法
US20040062902A1 (en) * 2002-09-27 2004-04-01 Henry Keith S. Dual denier tufted carpet construction
US7566949B2 (en) * 2006-04-28 2009-07-28 International Business Machines Corporation High performance 3D FET structures, and methods for forming the same using preferential crystallographic etching
JP2007329391A (ja) * 2006-06-09 2007-12-20 Disco Abrasive Syst Ltd 半導体ウェーハの結晶方位指示マーク検出機構
KR20080023890A (ko) * 2006-09-12 2008-03-17 삼성전자주식회사 반도체 제조설비의 웨이퍼 정렬장치
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
DE102007056115A1 (de) * 2007-11-15 2009-05-20 Freiberger Compound Materials Gmbh Verfahren zum Trennen von Einkristallen
US9156187B2 (en) * 2011-12-29 2015-10-13 Sunedison Semiconductor Ltd. Methods for mounting an ingot on a wire saw
CN103060920A (zh) * 2013-01-05 2013-04-24 武汉电信器件有限公司 一种高精度无污染的半导体晶片解理方法
DE102013219468B4 (de) * 2013-09-26 2015-04-23 Siltronic Ag Verfahren zum gleichzeitigen Trennen einer Vielzahl von Scheiben von einem Werkstück
US9263586B2 (en) 2014-06-06 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
JP6063436B2 (ja) * 2014-12-18 2017-01-18 Ｄｏｗａエレクトロニクス株式会社 ウェハ群、ウェハの製造装置、およびウェハの製造方法
JP6701417B1 (ja) * 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP6701418B1 (ja) * 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
DE102020209092A1 (de) * 2020-07-21 2022-01-27 Sicrystal Gmbh Kristallstrukturorientierung in Halbleiter-Halbzeugen und Halbleitersubstraten zum Verringern von Sprüngen und Verfahren zum Einstellen von dieser

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56105638A (en) * 1980-01-26 1981-08-22 Sumitomo Electric Ind Ltd Manufacture of circular gallium arsenide wafer
US4366198A (en) * 1981-03-24 1982-12-28 Rca Corporation Sheet material separation construction
JPS6091692A (ja) * 1983-10-25 1985-05-23 Sharp Corp 半導体レ−ザ装置
JPS6296400A (ja) * 1985-10-23 1987-05-02 Mitsubishi Metal Corp ウエハの製造方法
JPS62154614A (ja) * 1985-12-27 1987-07-09 Toshiba Corp 接合型半導体基板の製造方法
JPS62225019A (ja) * 1986-03-27 1987-10-03 Toshiba Corp 弾性表面波素子の加工方法
DE3613132A1 (de) * 1986-04-18 1987-10-22 Mueller Georg Nuernberg Verfahren zum zerteilen von harten, nichtmetallischen werkstoffen
JPS62279652A (ja) * 1986-05-28 1987-12-04 Hitachi Ltd 単結晶基板
JPS63124486A (ja) * 1986-11-13 1988-05-27 Mitsubishi Electric Corp 半導体レ−ザの製造方法
US5117590A (en) * 1988-08-12 1992-06-02 Shin-Etsu Handotai Co., Ltd. Method of automatically chamfering a wafer and apparatus therefor
US5076021A (en) * 1989-04-28 1991-12-31 Silicon Technology Corporation Flat grind stage assembly for an automatic edge grinder
US5111622A (en) * 1989-05-18 1992-05-12 Silicon Technology Corporation Slicing and grinding system for a wafer slicing machine
US5185956A (en) * 1990-05-18 1993-02-16 Silicon Technology Corporation Wafer slicing and grinding system
US5189843A (en) * 1990-08-30 1993-03-02 Silicon Technology Corporation Wafer slicing and grinding machine and a method of slicing and grinding wafers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004315314A (ja) * 2003-04-17 2004-11-11 Namiki Precision Jewel Co Ltd サファイヤ基板及びその製造方法
JP2005306648A (ja) * 2004-04-20 2005-11-04 Sumitomo Electric Ind Ltd 化合物単結晶の製造方法およびそれに用いられる単結晶成長用容器

Also Published As

Publication number Publication date
EP0559986B1 (en) 1996-03-27
DE69209488D1 (de) 1996-05-02
US5279077A (en) 1994-01-18
EP0559986A2 (en) 1993-09-15
EP0559986A3 (en) 1993-12-15
US5439723A (en) 1995-08-08

Similar Documents

Publication Publication Date Title
JPH05259016A (ja) ウエハ作製用基板及び半導体ウエハの製造方法
JP6129784B2 (ja) Ｉｉｉ族窒化物基板の製造方法
JP6212203B2 (ja) 窒化物半導体単結晶基板の製造方法
EP1465242B1 (en) Semiconductor wafer and method for producing the same
JP3580631B2 (ja) 単結晶サファイア基板及び単結晶サファイアの分割方法及び単結晶サファイア体
KR100558436B1 (ko) 질화갈륨 단결정 기판의 제조방법
JP2008028259A (ja) 単結晶ＧａＮ基板の製造方法
US20030181023A1 (en) Method of processing silicon single crystal ingot
CN107230611A (zh) Iii族氮化物结晶制造方法以及ramo4基板
JP2005255463A (ja) サファイア基板とその製造方法
CN118373381A (zh) 一种晶圆的键合切边方法及键合晶圆
JP2001253800A (ja) 薄型サファイヤ基板
JP2005101120A (ja) 化合物半導体ウェハ及びその劈開方法
KR100519326B1 (ko) 질화갈륨 반도체 레이저 다이오드의 기판 제조방법
US12195878B2 (en) SiC crystals with an optimal orientation of lattice planes for fissure reduction and method of producing same
US20240139883A1 (en) Method for processing gallium oxide substrate
JP2006216788A (ja) 半導体レーザー用単結晶ウェハ
JP2003100575A (ja) 半導体ウェハの劈開方法および半導体ウェハ
JPH08236442A (ja) 半導体ウエハ，及びその製造方法
KR20020030988A (ko) 단결정 잉곳의 제조 방법 및 이 단결정 잉곳을 이용한웨이퍼 제조방법
CN107075719A (zh) 用于生长第iii族氮化物晶体的衬底和其制造方法
JP6130039B2 (ja) Ｉｉｉ族窒化物基板の製造方法
JP2005059354A (ja) 半導体ウエハをスライスするための単結晶塊の製造方法
JPH0722122B2 (ja) 半導体基体の製造方法
JPH1126337A (ja) 貼り合わせ基板の作製方法