JPH05259169A - 集積回路装置用バンプ電極の製造方法 - Google Patents

集積回路装置用バンプ電極の製造方法

Info

Publication number
JPH05259169A
JPH05259169A JP2407103A JP40710390A JPH05259169A JP H05259169 A JPH05259169 A JP H05259169A JP 2407103 A JP2407103 A JP 2407103A JP 40710390 A JP40710390 A JP 40710390A JP H05259169 A JPH05259169 A JP H05259169A
Authority
JP
Japan
Prior art keywords
film
bump electrode
aluminum
aluminum film
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2407103A
Other languages
English (en)
Inventor
Masato Nishizawa
正人 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2407103A priority Critical patent/JPH05259169A/ja
Publication of JPH05259169A publication Critical patent/JPH05259169A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】集積回路装置のフリップチップのバンプ電極と
接続すべき内部配線用のアルミ膜に対する焼鈍等の高温
処理工程中にその表面に異常な小突起ないしヒロックが
発生しないようにする。 【構成】アルミ膜に対してその配線パターンへのフォト
エッチング前に金属薄膜の被覆を施し、かつフォトエッ
チング後に絶縁膜の被覆を施した上でアルミに対する焼
鈍を行なうことによりヒロックの発生を防止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は集積回路装置用のいわゆ
るフリップチップに外部との接続用に金属の突出電極で
あるいわゆるバンプ電極を設けるための方法に関する。
【0002】
【従来の技術】周知のように集積回路装置を電子装置類
に実装するには、そのチップをプラスチック等のパッケ
ージに一旦収納してから行なうよりも、チップに外部接
続用のバンプ電極を設けてフリップチップとし、チップ
状態のままで行なう方が実装に必要なスペースと手間を
省ける利点があり、電子装置類に組み込む回路が大規模
になるにつれ、あるいはその小形化が進展するにつれて
集積回路装置をフリップチップの形態で使用する例が益
々増えて来ている。
【0003】フリップチップに用いるバンプ電極は金,
銅,はんだ等の金属からなる数十〜百数十μmのサイズ
の小形電極であり、外部との接続点数に応じて十数から
数百の個数が必要なのでふつうはチップの周縁部に狭い
間隔で並べて設けられ、配線基板等の相手方の配線導体
に直接にないしは可撓性の薄い導体を並べた接続手段を
介して接続される。かかる接続のためにはバンプ電極を
フリップチップの表面から突出させる必要があるので、
チップの表面を覆う窒化シリコン等の保護膜に開口ない
し窓を明けて、チップ内に組み込まれた集積回路の配線
用のアルミ膜にそれぞれ接続された金属をこの開口内に
電解めっき法によって数十〜百数十μmの高さに突出す
るように成長させてバンプ電極とする。
【0004】このバンプ電極用の金属の電解めっきは各
フリップチップに単離する前のまだウエハの状態で行な
う必要があり、この際ウエハ内の少なくとも数千個の個
所にバンプ電極用金属を一斉に成長させるため、保護膜
の開口内で各配線用アルミ膜と接続された薄い金属から
なる下地膜をウエハの全面に被着して電解めっき時のめ
っき電極として用い、バンプ電極用金属を保護膜の各開
口の上に電解めっきにより成長させた後、バンプ電極用
金属をマスクとするエッチングにより下地膜の不要部分
を除去することによってそれを介して相互接続されてい
たバンプ電極を電気的に独立させる。
【0005】なお、実際の下地膜はチタンやクローム等
の金属からなる下側下地膜と,銅,パラジュウム,金等
の金属からなる上側下地膜とからなる少なくとも2層の
複層構成とされ、まずこの内の上側下地膜を電解めっき
の前に保護膜の各開口に対応するパターンに形成した
後、ウエハをフォトレジスト等の電解めっき用マスク膜
で覆って上側下地膜のみを露出させ、この状態で下側下
地膜をめっき電極として上側下地膜上にバンプ電極用金
属を選択的に成長させる。
【0006】以上の従来方法によりフリップチップに作
り込まれたバンプ電極では、上述の下側下地膜は配線用
アルミ膜からアルミがバンプ電極用金属の方に拡散して
接続抵抗が増大するのを防止するバリアの役目を兼ね、
上側下地膜はこの下側下地膜用金属をバンプ電極用金属
と低い電気抵抗で接続する役目を果たす。
【0007】
【発明が解決しようとする課題】ところが、上述の従来
方法では配線用のアルミ膜を被着した後に焼鈍する際に
その表面にヒロック(Hill Rock) と通称される小突起が
発生しやすく、その上にバンプ電極を作り込む工程中に
アルミ膜が腐食されるトラブルが発生することがある。
以下、この様子を図2を参照して説明する。
【0008】図2はバンプ電極部分の拡大断面図であ
る。集積回路チップの半導体基板1の表面を覆う酸化膜
2上に配線用のアルミ膜3が配設され、その上を覆う保
護膜6に開口6aが明けられており、この開口6a内でアル
ミ膜3に導電接触するよう下側下地膜7aと上側下地膜7b
からなる2層の下地膜7が設けられている。図はバンプ
電極用金属8を電解めっきにより成長させてめっき用の
マスク膜を除去した状態を示し、図の状態では開口6aに
対応するパターンに形成された上側下地膜7bの上にバン
プ電極用金属8が成長され、その電解めっき時のめっき
電極として用いた下側下地膜6aがウエハの全面にまだ残
っている。
【0009】前述のように、アルミ膜3を焼鈍した時に
その表面の一部にヒロック3aが発生している。このヒロ
ック3aはふつうは高さが1μm程度の小さな瘤ないしは
丘のような突起であるが、その側面が非常に急峻なので
それを覆う保護膜6に破断Bが発生しやすい。なお、図
にはこのヒロック3aがバンプ電極付近に発生した場合を
示したが、当然それ以外の場所のアルミ膜3にも発生し
てその上の保護膜6が破断しやすい。さらに、ヒロック
3aは図のようなアルミ膜3の上面に限らず側面にも発生
することがあり、容易にわかるようにこの場合には保護
膜6の破断Bが一層発生しやすくなる。
【0010】さて、図2の状態からはバンプ電極用金属
8をマスクとするエッチングにより下側下地膜7aの上側
下地膜7bの下を除く不要部分を除去して完成状態とする
が、保護膜6に破断Bがあるとその際に用いるふっ酸等
のエッチング液によって図で符号Cで示すようにアルミ
膜3が激しく腐食される結果、バンプ電極8がいわば浮
いてしまい、あるいはそれ以外の場所でアルミ膜3が断
線してしまうトラブルが発生する。また、保護膜6が破
断に至らない場合でもヒロック3aの付近で膜質が低下す
ると腐食が同様に発生しやすい。なお、ヒロック3aがバ
ンプ電極の真下に発生した場合はその上を覆う下地膜7
に同様な破断Bが発生しやすく、とくに下側下地膜7aが
破断するとそのバリア機能が失われてしまうことにな
る。
【0011】なお、かかるヒロック7aの発生に伴うトラ
ブルはフリップチップ以外の場合も同様に起こり得る
が、とくにフリップチップではバンプ電極を作り込む工
程中でアルミ膜3に対して腐食性の激しいエッチング液
を使用するためトラブルが発生しやすい。かかるトラブ
ルの元凶であるヒロックは従来からその発生防止が非常
に困難で、バンプ電極の製造工程上の難点となってい
た。
【0012】本発明はかかる従来の難点を克服して、配
線用アルミ膜のヒロック発生を防止できるバンプ電極の
製造方法を確立することを目的とする。
【0013】
【課題を解決するための手段】この目的は本発明によれ
ば、前述のように集積回路装置のチップの表面を覆う保
護膜の開口部に配線用のアルミ膜に接続するバンプ電極
を異なる金属からなる複層構成の下地膜を介してウエハ
の状態で作り込むに際し、ウエハ上に全面被着されたア
ルミ膜を下側下地膜に適する金属からなる薄膜で被覆す
る工程と、この金属薄膜で被覆された状態のアルミ膜を
配線用パターンにフォトエッチングする工程と、このパ
ターンニング済みのアルミ膜を保護膜の下側膜に適する
絶縁膜で被覆する工程と、この絶縁膜により被覆された
状態でアルミ膜を焼鈍する工程とを経由した上で保護膜
を被覆することにより達成される。
【0014】なお、上記構成中の絶縁膜被覆工程は 350
℃以下の温度で行なうのが有利で、さらには 300℃以下
の温度で行なうのが望ましい。また、バンプ電極用の下
地膜中のアルミ膜側の下側下地膜にチタンを用いる場合
はアルミ膜の被覆用金属薄膜に同じチタンを用いるのが
有利であり、保護膜に通例の窒化シリコン膜を用いる場
合は焼鈍工程前にアルミ膜に被覆する絶縁膜に燐シリケ
ートガラスを用いるのが好適である。
【0015】
【作用】上述のヒロックはアルミ膜の焼鈍工程中に発生
するので、従来から焼鈍温度を極力下げることによりそ
の発生を防止していたが、実際には有効な防止は困難で
あった。本発明はこの焼鈍時のふつうは水素を含む還元
性のふん囲気がヒロック発生に関連がある点に着目し
て、アルミ膜に被覆を施した状態で焼鈍することにより
問題の解決に成功したものである。すなわち、本発明方
法は前項中の構成にいうように、配線用パターンにフォ
トエッチングする前のアルミ膜をウエハ上に全面被着し
た段階で金属薄膜で被覆して置き、かつフォトエッチン
グ後にそれにより露出した側面を含めてアルミ膜に絶縁
膜を被覆して置いた上で、焼鈍処理を施すことによりヒ
ロックの発生を防止するものである。なお、金属薄膜と
絶縁膜による被覆は焼鈍時のふん囲気に対する効果のほ
か、それらの張力がヒロックの発生に必要な膨らみを抑
える効果を持つものと考えられる。
【0016】さらに本発明方法は、金属薄膜と絶縁膜と
にそれぞれ下側下地膜と保護膜とに対する下側膜として
適する材料を用いて置くことによって、アルミ膜の焼鈍
後に保護膜を被着した以降は従来と同様な工程を経てバ
ンプ電極を容易に作り込めるようにするものである。な
お、保護膜にバンプ電極用の開口を明けると焼鈍時の絶
縁膜もそれと同時に除去されるので、それ以降の工程で
ウエハが加熱された際に開口内のアルミ膜にヒロックが
発生するおそれが出て来るが、本発明方法ではこの開口
後にもアルミ膜の表面を覆う金属薄膜が必ず残ってその
バンプ電極との接続面のヒロック発生を防止する役目を
果たす。
【0017】
【実施例】以下、図1を参照しながら本発明によるバン
プ電極の製造方法の実施例を説明する。図1は本発明方
法を主な工程ごとの状態のウエハのごく一部の拡大断面
図で示すもので、同図 (b)〜(d) が本発明方法に特有な
工程を, 残余が従来と同様な工程をそれぞれ示し、図2
と同じ部分には同じ符号が付けられている。
【0018】図1(a) はウエハの基板1を覆う L0COS膜
等の酸化膜2上にアルミ膜3を全面被着した状態を示
す。このアルミ膜3は通例のようにSiを1%程度含むア
ルミを例えば 0.8μmの膜厚にスパッタ法により成膜し
たものである。
【0019】図1(b) は金属薄膜4の被着工程を示す。
この実施例では金属薄膜4用の金属として下側下地膜と
同じTiを用い、これをスパッタ法等により例えば 0.1μ
mの薄い膜厚で金属膜3の全面を覆うように成膜する。
次の同図(c) はアルミ膜3と金属薄膜4のパターンニン
グ工程であって、通例のようにフォトプロセスにより所
定のパターンに形成されたフォトレジスト膜をマスクと
して、例えば塩素系の反応ガスを用いるドライエッチン
グ法により金属薄膜4で覆われたアルミ膜3を図示の配
線用パターンに形成した後に、アッシング法等によりフ
ォトレジスト膜を除去する。なお、本発明方法ではこの
アッシング時を含めて図1(b) と(c) の工程中のウエハ
温度をできるだけ低く,例えば 200℃以下に抑えるのが
ヒロックの発生を防止する上で望ましい。
【0020】図1(d) は絶縁膜5の被覆工程とアルミ膜
3の焼鈍工程とを示す。この実施例の絶縁膜5には通常
の窒化シリコンの保護膜の下側膜として適する燐シリケ
ートガラスを用い、プラズマCVD法等により 300℃以
下の温度下で例えば0.05μmのごく薄い膜厚でこれを被
着してアルミ膜3のエッチング後の側面を含むウエハの
全面を図のように絶縁膜5で覆う。続く焼鈍工程では通
例のように水素を含むふん囲気内の例えば 400℃, 30分
の条件下でアルミ膜3を焼鈍してその金属組織を向上さ
せる。本発明方法ではこのようにアルミ膜3を金属薄膜
4と絶縁膜6で覆った状態で焼鈍するのでヒロックの発
生をほぼ完全に防止できる。なお、以上の図1(d) の工
程では絶縁膜5を極力低い温度, 最高でも 350℃以下で
被着するのがヒロックの発生防止上一層有利である。
【0021】以上で本発明方法に特有な工程が終わり、
以降の工程は従来と同様なので簡単に説明する。図1
(e) は保護膜6は被着してそれに開口6aを明けた状態を
示す。保護膜6には通常のように若干の燐を含む窒化シ
リコンを用い、これをプラズマCVD法等により 350℃
程度の温度下で1〜1.5 μmの膜厚に成膜してウエハの
全面を被覆する。この際、前述のごく薄い燐シリケート
ガラスの絶縁膜5はこの保護膜6内に取り込まれてしま
う。次のバンプ電極用の開口5aの窓明けは例えばふっ素
系化合物と酸素を混合した反応ガスを用いるプラズマエ
ッチング法により行なう。なお、この窓明け用のフォト
レジスト膜の除去は剥離液を用いて 100℃程度以下の低
温で行なうのが最も望ましい。
【0022】図1(f) はバンプ電極用の下地膜7の被着
工程である。この下地膜7は前述のように複層構成とさ
れ、この実施例では下側下地膜7aとしてTiを 0.2μm程
度の膜厚に,上側下地膜7bとしてCuを 0.2μm程度の膜
厚にそれぞれスパッタ法等により 150℃程度のウエハ温
度で順次被着する。続いて、通例のように保護膜6と下
地膜7に対する焼鈍を例えば水素を含むふん囲気内の 4
00℃, 30分の条件下で行ない、さらに次の電解めっき工
程に入る前に上側下地膜7bを開口7aとほぼ同じのただし
逆のパターンにフォトエッチングする。
【0023】図1(e) はバンプ電極用金属の電解めっき
工程を示す。このめっき用のマスクとしてフォトレジス
ト膜10をウエハにスピンコートして、フォトプロセスに
より前述のようにパターンニングされた上側下地膜7bの
みを露出させるよう窓を開口した上で、下側下地膜7bを
めっき電極としてこの窓内の上側下地膜7bの上に電解め
っき法によりバンプ電極用金属8を成長させる。例え
ば、この実施例のバンプ電極用金属8として6:4の比
率で錫と鉛を含むはんだを 100μm程度の厚みに電解め
っきする。
【0024】図1(f) に完全状態を示す。この状態にす
るには、まず電解めっき用マスクに用いたフォトレジス
ト膜10を望ましくは剥離液により低温下で除去した後、
前述のように2%程度の濃度のふっ酸をエッチング液と
しバンプ電極用金属8と上側下地膜7bをマスクとする化
学エッチング法により下側下地膜7aの不要部分を除去す
ることにより各バンプ電極を分離ないしは独立させる。
通常はこれで完成状態になるが、この実施例ではバンプ
電極用金属8がはんだなのでその溶融温度まで加熱する
いわゆるリフロー処理を施すことによりバンプ電極用金
属8の先端部分に図のように丸みを持たせた完成状態と
する。以降は、ウエハをスクライブしてフリップチップ
に単離すればよい。
【0025】以上の本発明方法によってバンプ電極を作
り込んだフリップチップの量産試作結果ではアルミ膜3
のヒロック発生によると見做される欠陥は観察されず、
その高温劣化促進試験でもアルミ膜の断線やバンプ電極
との接続不良のトラブル発生は皆無であった。従って、
本発明の実施によりヒロックの発生をほぼ根絶できたも
のと考えられる。なお、以上説明した実施例はあくまで
も例示であり、本発明はかかる実施例に限らずバンプ電
極に関連する各部に用いる材料の選択を含めて種々の態
様で実施をすることができる。
【0026】
【発明の効果】以上説明したとおり本発明方法によれ
ば、集積回路装置のチップの表面を覆う保護膜の開口部
に配線用のアルミ膜に接続するバンプ電極を異なる金属
からなる複層構成の下地膜を介してウエハ状態で作り込
むに際して、ウエハ上に全面被着されたアルミ膜を下側
下地膜に適する金属の薄膜で被覆する工程と、この金属
薄膜で被覆された状態のアルミ膜を所定の配線用パター
ンにフォトエッチングする工程と、このパターンニング
済みのアルミ膜を保護膜の下側膜に適する絶縁膜で被覆
する工程と、金属薄膜とこの絶縁膜が被覆された状態で
アルミ膜を焼鈍する工程とを経由した後に保護膜を被覆
した上でバンプ電極を作り込むことにより、次の効果を
上げることができる。
【0027】(a) アルミ膜に対してその配線用パターン
へのフォトエッチング前に金属薄膜を被覆し、フォトエ
ッチング後にもその際に露出した側面を含めて絶縁膜を
被覆した状態でアルミ膜を焼鈍することにより、従来か
らの難点であったヒロックの発生を防止して下側下地膜
の除去用エッチング液によるアルミ膜の腐食を予防でき
るので、バンプ電極のアルミ膜への接続強度不足や接続
不良,アルミ膜の断線等の欠陥発生をほぼ根絶してフリ
ップチップの製造歩留まりを改善し、かつその長期信頼
性を向上できる。
【0028】(b) アルミ膜の焼鈍後にそれを覆う保護膜
にバンプ電極用の開口を設けた以後の工程でも、金属薄
膜が開口内のアルミ膜の表面を覆ってウエハが加熱され
た際のヒロックの発生を防止するので、バンプ電極用金
属と下地膜を介して接続するアルミ膜の表面を常に平坦
で良好な状態に保って、アルミ膜とバンプ電極用金属の
間の接続抵抗を長期に亘って低い値に安定に維持でき
る。
【0029】(c) アルミ膜を被覆する金属薄膜と絶縁膜
にそれぞれ下側下地膜と保護膜用の下側膜に適する材料
を用いるので、アルミ膜の焼鈍後に保護膜を被着した以
降は従来から実績のある工程によってアルミ膜に対し接
続強度が高く接続抵抗が低いバンプ電極を容易に作り込
むことができる。
【0030】(d) アルミ膜に対する金属薄膜と絶縁膜の
被覆によりヒロック発生を充分防止できるので、バンプ
電極用下地膜とくに上側下地膜の膜厚を従来の3分の1
程度に減少させることが可能になり、その分製造コスト
を低減し、かつバンプ電極のアルミ膜に対する接続抵抗
を減少できる。
【0031】このように、本発明は集積回路装置用フリ
ップチップの製造歩留まりの改善,長期信頼性の向上,
バンプ電極の接続性能の向上,製造コストの低減等の諸
点で顕著な効果を奏し得るもので、フリップチップの性
能および信頼性の一層の向上に貢献することが期待され
る。
【図面の簡単な説明】
【図1】本発明による集積回路装置用バンプ電極の製造
方法の実施例を同図(a) 〜(h)の主な工程ごとの状態で
示すウエハの一部拡大断面図である。
【図2】従来技術によるバンプ電極の製造方法の問題点
を示すウエハの一部拡大断面図である。
【符号の説明】
3 アルミ膜 3a ヒロック 4 金属薄膜 5 絶縁膜 6 保護膜 6a 保護膜のバンプ電極用開口 7 下地膜 7a 下側下地膜 7b 上側下地膜 8 バンプ電極ないしはバンプ電極用金属

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】集積回路装置のチップの表面を覆う保護膜
    の開口部に配線用のアルミ膜に接続するバンプ電極を異
    なる金属からなる複層構成の下地膜を介してウエハ状態
    で作り込む方法であって、ウエハ上に全面被着されたア
    ルミ膜を下側下地膜に適する金属の薄膜で被覆する工程
    と、この金属薄膜で被覆された状態のアルミ膜を配線用
    パターンにフォトエッチングする工程と、このパターン
    ニング済みアルミ膜を保護膜の下側膜に適する絶縁膜で
    被覆する工程と、この絶縁膜で被覆された状態でアルミ
    膜を焼鈍する工程とを経由した上で、保護膜を被覆する
    ようにしたことを特徴とする集積回路装置用バンプ電極
    の製造方法。
  2. 【請求項2】請求項1に記載の方法において、絶縁膜被
    覆工程が 350℃以下の温度でなされることを特徴とする
    集積回路装置用バンプ電極の製造方法。
  3. 【請求項3】請求項1に記載の方法において、下地膜中
    のアルミ膜側の下側下地膜がチタン膜であり、アルミ膜
    の被覆用金属薄膜に同じチタンが用いられることを特徴
    とする集積回路装置用バンプ電極の製造方法。
  4. 【請求項4】請求項1に記載の方法において、保護膜が
    窒化シリコン膜であり、焼鈍工程前に被覆される絶縁膜
    に燐シリケートガラス膜が用いられることを特徴とする
    集積回路装置用バンプ電極の製造方法。
JP2407103A 1990-12-27 1990-12-27 集積回路装置用バンプ電極の製造方法 Pending JPH05259169A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2407103A JPH05259169A (ja) 1990-12-27 1990-12-27 集積回路装置用バンプ電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2407103A JPH05259169A (ja) 1990-12-27 1990-12-27 集積回路装置用バンプ電極の製造方法

Publications (1)

Publication Number Publication Date
JPH05259169A true JPH05259169A (ja) 1993-10-08

Family

ID=18516718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2407103A Pending JPH05259169A (ja) 1990-12-27 1990-12-27 集積回路装置用バンプ電極の製造方法

Country Status (1)

Country Link
JP (1) JPH05259169A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164531A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164531A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR100658547B1 (ko) 반도체 장치 및 그 제조 방법
US5492235A (en) Process for single mask C4 solder bump fabrication
KR100647760B1 (ko) 반도체 장치 및 그 제조 방법
US6613663B2 (en) Method for forming barrier layers for solder bumps
US6686660B2 (en) Semiconductor device
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
US20060175686A1 (en) Semiconductor device and fabrication method thereof
JPH04155835A (ja) 集積回路装置の製造方法
EP1050905A2 (en) Semiconductor device with insulating layer
JP2003204014A (ja) 半導体ウエハ、バンプ付き半導体ウエハの製造方法、バンプ付き半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器
KR100362866B1 (ko) 반도체장치의 제조방법
US6426176B1 (en) Method of forming a protective conductive structure on an integrated circuit package interconnection
JP2007208181A (ja) 金属配線の形成方法
JPH05259169A (ja) 集積回路装置用バンプ電極の製造方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法
JP3116534B2 (ja) 集積回路装置のフリップチップ製造方法
JPS62160744A (ja) 半導体素子の製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
KR100790739B1 (ko) 반도체 소자의 패드 형성 방법
JP3297717B2 (ja) 半導体装置の電極形成方法
JP2005129665A (ja) 半導体装置およびその製造方法
JP3351878B2 (ja) 半導体装置およびその製造方法
JP2004228295A (ja) 半導体装置およびその製造方法
JP2002237500A (ja) 半導体装置の製造方法