JPH05259214A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体装置を構成するのに必要なＴＡＢテー
プの面積を小さくして小型化することにより、この半導
体装置を実装する回路基板の高密度化を図る。 【構成】 ＴＡＢテープ表面の配線パターン(3),（4)
が、半導体チップを搭載するエリアに形成されており、
このエリアの裏側に半導体チップを位置決めして配線パ
ターンにボンディングする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＴＡＢテープを用いた
半導体装置に係る。

【０００２】

【従来の技術】従来の技術を図４〜図６を参照しながら
説明する。図４はＴＡＢテープを示したものであり、ま
ず可撓性を有するテープ１にデバイスホール９及びその
周辺にアウターリードホール２を金型を用いた打ち抜き
によって形成する。次に、孔を設けたフィルム１上に銅
箔を貼り付け、両面にフォトレジストを塗布しフォトエ
ッチングを行うことにより、アウターリード３及びイン
ナーリード４のパターンを形成する。これらリードの表
面には錫または金によるメッキを施し、更に、アウター
リード３のアウターリードホール２をまたいだ部分、及
び、インナーリード４のデバイスホール９内部に延在し
た部分の下地には、ニッケルによるメッキを施す。そし
て、メッキ用配線５とアウターリード３の繋ぎ目に打抜
ち孔６を形成して各アウターリード３を独立させること
によりＴＡＢテープが形成される。

【０００３】上述したＴＡＢテープのデバイスホール９
内に延在したインナーリード４の先端にはバンプ(図示
せず)が形成され、このバンプを介してインナーリード
４と半導体チップ７の電極が接続される。そしてこの接
続工程で発生した異物，汚れを取り除いた後に樹脂でコ
ーティング10が施される。このようにして半導体装置は
製造される。

【０００４】上述した半導体装置は、ＴＡＢテープ上の
測定端子(アウターリード３)を利用して電気的特性を測
定した後、最後にパンチングにより図５及び図６で示す
ように、フィルム１より半導体装置が打ち抜かれる。こ
の時、アウターリード３の整形も同時に行われる。フィ
ルム１より打ち抜かれた半導体装置はアウターリード３
のボンディングにより回路基板に実装される。

【０００５】

【発明が解決しようとする課題】従来は、可撓性を有す
るテープ上にデバイスホール９が設けられ、このデバイ
スホール９周辺にインナーリード４とアウターリード３
を結ぶパターン８が設けられたＴＡＢテープを使用して
半導体装置を製造することにより、１つの半導体チップ
７を実装するために、半導体チップ７の面積の数倍のＴ
ＡＢテープ面積が必要とされていた。従って、このよう
なＴＡＢテープを使用して製造された半導体装置を回路
基板に実装すると、回路基板上の実装エリアは、打ち抜
かれたＴＡＢテープの面積にアウターリード３の面積を
加えた面積となり、半導体チップ面積の数倍の実装エリ
アが必要となるため、実装密度の向上が妨げられるとい
う欠点があった。

【０００６】本発明は、このような課題を解決するため
に、１つの半導体チップ７を実装するために必要なＴＡ
Ｂテープの面積を小さくした半導体装置を提供すること
にある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体チップに接続されるインナーリー
ド外部回路へ接続されるアウターリードからなる配線パ
ターンが、可撓性テープ表面の前記半導体チップが搭載
されるエリアに形成されたＴＡＢテープと、該ＴＡＢテ
ープの前記エリアに搭載され、前記インナーリードに電
気的に接続された半導体チップを接続するようにしたも
のである。

【０００８】

【作用】本発明の半導体装置では、インナーリード及び
アウターリードからなる配線パターンを半導体チップを
実装するエリアに形成するために、半導体装置が回路基
板に実装されるのに必要な面積は、半導体チップの面積
にアウターリードの面積加えた面積とすることが可能と
なる。

【０００９】

【実施例】本発明に係る一実施例を図１〜図３を参照し
ながら説明する。なお、従来例と同一の部分のは同一の
符号を付してある。図１は、ＴＡＢテープを示したもの
であり、可撓性を有するテープ１と、テープ１上に形成
したアウターリード３及びインナーリード４からなる配
線パターンより構成されている。テープ１には、半導体
チップ７を搭載するエリアの周辺を囲むようにアウター
リードホール２が形成される。この半導体チップ７の搭
載エリア上にはインナーリード４とアウターリード３か
らなる配線パターンが形成され、インナーリード４はテ
ープ１の幅方向に形成されたアウタリードホール２に延
在されている。一方アウターリード３はテープ１の長手
方向に形成され、半導体チップ７の搭載エリア上でイン
ナーリード４と１対１の関係で接続され、更にアウター
リードホール２をまたぐように形成されている。６は打
抜き孔であり、電気的特性を測定するために各アウター
リード４を独立させたものである。テープ１上には、以
上の配線パターンが長手方向に所定のピッチ間隔で複数
個形成されている。

【００１０】以上のように構成されたＴＡＢテープの裏
側に半導体チップ７を位置決めし、半導体チップ７の電
極とアウターリードホール２から延在したインナーリー
ド３を接続する。その後、この接続工程で出た異物や汚
れを取り除き、樹脂等でコーティング10を施す。このよ
うにして半導体装置が構成される。更に、ＴＡＢテープ
上の各配線パターンに対し同様に半導体チップ７を搭載
することにより、ＴＡＢテープ上に連続して半導体装置
が形成される。

【００１１】上述した半導体装置を回路基板に実装する
時には、従来例と同じ要領で、図２，図３で示すよう
に、パンチングを行うと同時にアウターリード３を整形
する。このようにＴＡＢテープから打抜かれた半導体装
置はアウターリード３のボンディングにより回路基板に
接続される。

【００１２】以上述べたように本実施例の半導体装置に
よれば、回路基板に実装するために必要なエリアは、半
導体チップ７の面積にアウターリード３の面積を加える
ことによって決定される。従って、半導体装置の省スペ
ース化が可能となり、回路基板に実装するためのエリア
が小さくなるため、回路基板の高密度化が図れる。ま
た、回路基板も小型化可能になるため、その分のコスト
を削減できる。更に、ＴＡＢテープ上に複数の半導体装
置を連続して形成するので回路基板の実装のオートメー
ション化がしやすい。

【００１３】

【発明の効果】本発明によれば、半導体チップを接続す
るＴＡＢテープ上の配線パターンが、半導体チップを搭
載するエリアに形成されるため、ＴＡＢテープに半導体
チップを搭載して構成される半導体装置の小型が可能と
なり、回路基板への実装エリアの省スペース化が図れ
る。従って、回路基板の高密度化が可能になる。また、
このような、半導体装置がテープ上に複数個を連続して
形成されているため、回路基板の実装のオートメーショ
ン化が図れる。

【図面の簡単な説明】

【図１】本発明の実施例に係る半導体装置に使用するＴ
ＡＢテープの平面図である。

【図２】本発明の実施例に係る半導体装置がＴＡＢテー
プから切離された状態を示す斜視図である。

【図３】図２の正面図である。

【図４】従来例に係るＴＡＢテープの平面図である。

【図５】従来例に係る半導体装置がＴＡＢテープが切離
された状態を示す斜視図である。

【図６】図５の正面図である。

【符号の説明】

１…テープ、 ３…アウターリード、 ４…インナーリ
ード、 ７…半導体チップ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体チップに接続されるインナーリー
   ドと外部回路へ接続されるアウターリードからなる配線
   パターンが、可撓性テープ表面の前記半導体チップが搭
   載されるエリアに形成されたＴＡＢテープと、該ＴＡＢ
   テープの前記エリアに搭載され、前記インナーリードに
   電気的に接続された半導体チップとからなることを特徴
   とする半導体装置。
2. 【請求項２】 ＴＡＢテープは、請求項１記載の半導体
   チップ搭載エリアに形成された配線パターンが長尺のテ
   ープに所定のピッチ間隔で複数個配列されてなり、各配
   線パターンの前記搭載エリアにそれぞれ半導体チップが
   搭載されていることを特徴とする半導体装置。