JPH0526264B2 - - Google Patents
Info
- Publication number
- JPH0526264B2 JPH0526264B2 JP58045781A JP4578183A JPH0526264B2 JP H0526264 B2 JPH0526264 B2 JP H0526264B2 JP 58045781 A JP58045781 A JP 58045781A JP 4578183 A JP4578183 A JP 4578183A JP H0526264 B2 JPH0526264 B2 JP H0526264B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- supplied
- speed control
- relative movement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
Landscapes
- Control Of Electric Motors In General (AREA)
- Rotational Drive Of Disk (AREA)
- Control Of Velocity Or Acceleration (AREA)
Description
【発明の詳細な説明】
本発明は、情報読取装置における情報検出点の
記録媒体に対するトラツク伸長方向における相対
的な移動速度を制御する相対移動速度制御装置に
関する。
記録媒体に対するトラツク伸長方向における相対
的な移動速度を制御する相対移動速度制御装置に
関する。
例えばデイジタルオーデイオシステムにおける
情報読取装置においては次の如きフオーマツトに
て記録媒体に記録されたPCM（Pulse Code
Modulation）データの読取りがなされる。すな
わち、１フレームは例えば588チヤンネルビツド
からなり、各フレームの冒頭には所定のビツトパ
ターンを有するフレーム同期信号が挿入されてい
る。PCMデータはEFM（Eight to Fourteen
Modulation）方式によつて８ビツト毎に所定の
変換表に従つて14チヤンネルビツトに変換された
のち３チヤンネルビツトの調整ビツトが付加され
て全体を通じて１と１との間には２個以上10以下
のＯが配されている。かかるデータ変換処理のの
ち、１を反転、Ｏを非反転にそれぞれ対応させる
いわゆるNRZI（Nou Return to Zero Inverse）
変調方式による変調処理がなされている。従つ
て、デイジタルオーデイオシステムにおける情報
読取装置においては記録媒体から読取られる信号
は最小反転間隔が3T（Ｔは１チヤンネルビツトの
期間）でありかつ最大反転間隔が11Tであるラン
レングスリミテツド変調信号であるEFM変調信
号となる。
情報読取装置においては次の如きフオーマツトに
て記録媒体に記録されたPCM（Pulse Code
Modulation）データの読取りがなされる。すな
わち、１フレームは例えば588チヤンネルビツド
からなり、各フレームの冒頭には所定のビツトパ
ターンを有するフレーム同期信号が挿入されてい
る。PCMデータはEFM（Eight to Fourteen
Modulation）方式によつて８ビツト毎に所定の
変換表に従つて14チヤンネルビツトに変換された
のち３チヤンネルビツトの調整ビツトが付加され
て全体を通じて１と１との間には２個以上10以下
のＯが配されている。かかるデータ変換処理のの
ち、１を反転、Ｏを非反転にそれぞれ対応させる
いわゆるNRZI（Nou Return to Zero Inverse）
変調方式による変調処理がなされている。従つ
て、デイジタルオーデイオシステムにおける情報
読取装置においては記録媒体から読取られる信号
は最小反転間隔が3T（Ｔは１チヤンネルビツトの
期間）でありかつ最大反転間隔が11Tであるラン
レングスリミテツド変調信号であるEFM変調信
号となる。
かかる情報読取装置においては情報検出点の相
対移動速度制御装置として第１図に示す如きスピ
ンドルサーボ装置が設けられている。第１図にお
いて、ピツクアツプ１によつて記録デイスク２か
ら得られたRF（高周波）信号が、プリアンプ３に
よつて増幅されたのちスライサ４に供給される。
スライサ４は、例えばダイオードの非直線性を利
用してRF信号の零レベル近傍をスライスして２
値信号を出力する構成となつている。このスライ
サ４によつてRF信号はEFM変調信号に変換され
復調用クロツク再生用のPLL回路５、同期信号
検出回路６、周波数検出回路７に供給される。
PLL回路５より出力された復調用クロツクは同
期信号検出回路６及びデイジタル信号処理回路８
に供給される。同期信号検出回路６は、復調用ク
ロツクによつて復調動作をなすNRZI復調器を含
んで形成され、このNRZI復調器にEFM変調信号
を供給して得られたデータのビツトパターンがフ
レーム同期信号のビツトパターンと一致したとき
所定時間幅のパルスからなる再生同期信号を出力
する構成となつている。また、周波数検出回路７
は、例えば供給されたEFM変調信号の反転間隔
の平均値に応じたレベルを有する信号を出力する
ように構成されている。また、デジタル信号処理
回路８はマスタークロツク発生器９より第１所定
時間間隔をもつて出力されたマスタークロツクに
同期してEFM変調信号を復調してPCMデータを
得ると共に符号誤りを訂正しかつマスタークロツ
クの発生回数を計数して得た計数値によつて第２
所定時間間隔をもつて基準同期信号を出力するよ
うに構成されている。マスタークロツク発生器９
は、水晶振動子を使用して形成されかつこの水晶
振動子の固有振動周波数と同一の周波数で発振す
る発振器からなつている。
対移動速度制御装置として第１図に示す如きスピ
ンドルサーボ装置が設けられている。第１図にお
いて、ピツクアツプ１によつて記録デイスク２か
ら得られたRF（高周波）信号が、プリアンプ３に
よつて増幅されたのちスライサ４に供給される。
スライサ４は、例えばダイオードの非直線性を利
用してRF信号の零レベル近傍をスライスして２
値信号を出力する構成となつている。このスライ
サ４によつてRF信号はEFM変調信号に変換され
復調用クロツク再生用のPLL回路５、同期信号
検出回路６、周波数検出回路７に供給される。
PLL回路５より出力された復調用クロツクは同
期信号検出回路６及びデイジタル信号処理回路８
に供給される。同期信号検出回路６は、復調用ク
ロツクによつて復調動作をなすNRZI復調器を含
んで形成され、このNRZI復調器にEFM変調信号
を供給して得られたデータのビツトパターンがフ
レーム同期信号のビツトパターンと一致したとき
所定時間幅のパルスからなる再生同期信号を出力
する構成となつている。また、周波数検出回路７
は、例えば供給されたEFM変調信号の反転間隔
の平均値に応じたレベルを有する信号を出力する
ように構成されている。また、デジタル信号処理
回路８はマスタークロツク発生器９より第１所定
時間間隔をもつて出力されたマスタークロツクに
同期してEFM変調信号を復調してPCMデータを
得ると共に符号誤りを訂正しかつマスタークロツ
クの発生回数を計数して得た計数値によつて第２
所定時間間隔をもつて基準同期信号を出力するよ
うに構成されている。マスタークロツク発生器９
は、水晶振動子を使用して形成されかつこの水晶
振動子の固有振動周波数と同一の周波数で発振す
る発振器からなつている。
同期信号検出回路６より出力された再生同期信
号は、周波数検出回路１０に供給されると共に位
相比較回路１１において基準同期信号と位相比較
される。周波数検出回路１０にいて、再生同期信
号、単安定マルチバイブレータ（以下、単安定マ
ルチと略記する）１２のトリガ入力端子に供給さ
れる。単安定マルチ１２の反転時間が第２所定時
間より短い第３所定時間となるように時限設定用
の抵抗及びコンデンサの値が設定されている。こ
の単安定マルチの出力は積分回路構成の低域フ
イルタ１２に供給される。この低域フイルタ１２
より再生同期信号として出力されたパルスの繰り
返し周波数に応じたレベルを有する信号が出力さ
れて周波数検出回路１０の出力となる。また、位
相比較器１１より基準及び再生同期信号間の位相
差に応じた信号が出力される。これら、周波数検
出回路１０及び位相比較回路１１の出力は加算器
１４によつて加算される。この加算器１４の出力
及び周波数検出回路７の出力が切換スイツチ回路
１５によつて択一的にエラー信号としてスピンド
ルサーボアンプ１６に供給される。このスピンド
ルサーボアンプ１６よりエラー信号に応じた駆動
電流がスピンドルモータ１７に供給されてエラー
信号のレベルが所定レベルに一定となるように記
録デイスク２が回転駆動されてピツクアツプ１す
なわち情報検出点の記録デイスク２に対するトラ
ツク伸長方向における相対移動速度の制御がなさ
れる。
号は、周波数検出回路１０に供給されると共に位
相比較回路１１において基準同期信号と位相比較
される。周波数検出回路１０にいて、再生同期信
号、単安定マルチバイブレータ（以下、単安定マ
ルチと略記する）１２のトリガ入力端子に供給さ
れる。単安定マルチ１２の反転時間が第２所定時
間より短い第３所定時間となるように時限設定用
の抵抗及びコンデンサの値が設定されている。こ
の単安定マルチの出力は積分回路構成の低域フ
イルタ１２に供給される。この低域フイルタ１２
より再生同期信号として出力されたパルスの繰り
返し周波数に応じたレベルを有する信号が出力さ
れて周波数検出回路１０の出力となる。また、位
相比較器１１より基準及び再生同期信号間の位相
差に応じた信号が出力される。これら、周波数検
出回路１０及び位相比較回路１１の出力は加算器
１４によつて加算される。この加算器１４の出力
及び周波数検出回路７の出力が切換スイツチ回路
１５によつて択一的にエラー信号としてスピンド
ルサーボアンプ１６に供給される。このスピンド
ルサーボアンプ１６よりエラー信号に応じた駆動
電流がスピンドルモータ１７に供給されてエラー
信号のレベルが所定レベルに一定となるように記
録デイスク２が回転駆動されてピツクアツプ１す
なわち情報検出点の記録デイスク２に対するトラ
ツク伸長方向における相対移動速度の制御がなさ
れる。
切換スイツチ回路１５の制御入力端子には復調
用クロツク再生用のPLL回路５がロツク状態に
なつたときロツク検出信号がロツク検出回路（図
示せず）より供給される。ロツク検出信号が供給
されたとき切換スイツチ回路１３は加算器１４の
出力を選択的にエラー信号として出力するように
なつている。それ以外のとき即ち復調用クロツク
再生用のPLL回路５がロツク状態になるまでは
周波数検出回路７の出力がエラー信号として出力
される。
用クロツク再生用のPLL回路５がロツク状態に
なつたときロツク検出信号がロツク検出回路（図
示せず）より供給される。ロツク検出信号が供給
されたとき切換スイツチ回路１３は加算器１４の
出力を選択的にエラー信号として出力するように
なつている。それ以外のとき即ち復調用クロツク
再生用のPLL回路５がロツク状態になるまでは
周波数検出回路７の出力がエラー信号として出力
される。
以上の構成においては、PLL回路５がロツク
状態になつているとき位相比較回路１１の出力に
周波数検出回路１０の出力が加算されてエラー信
号が形成される。従つて、この場合は位相情報の
みによるスピンドルサーボ装置に周波数サーボの
マイナーループが設けられている場合と同様にス
ピンドルモータの回転速度が良好に制御される。
すなわち、位相情報のみによるスピンドルサーボ
装置においては位相比較される信号の周波数が高
くなるに従つて同一位相差に対して得られる制御
量が12dB／octの傾きをもつて減少するので良好
な安定度及び適度なダンピング特性が得られない
という欠点がある。かかる欠点を除去する方法と
して位相補償回路を設ける方法と周波数サーボの
マイナーループを設ける方法とが一般に知られて
いるが、同一のスピンドルモータを使用する場合
には帯域幅及びゲイン等を考慮すると後者の方法
を採用した方が良いのである。
状態になつているとき位相比較回路１１の出力に
周波数検出回路１０の出力が加算されてエラー信
号が形成される。従つて、この場合は位相情報の
みによるスピンドルサーボ装置に周波数サーボの
マイナーループが設けられている場合と同様にス
ピンドルモータの回転速度が良好に制御される。
すなわち、位相情報のみによるスピンドルサーボ
装置においては位相比較される信号の周波数が高
くなるに従つて同一位相差に対して得られる制御
量が12dB／octの傾きをもつて減少するので良好
な安定度及び適度なダンピング特性が得られない
という欠点がある。かかる欠点を除去する方法と
して位相補償回路を設ける方法と周波数サーボの
マイナーループを設ける方法とが一般に知られて
いるが、同一のスピンドルモータを使用する場合
には帯域幅及びゲイン等を考慮すると後者の方法
を採用した方が良いのである。
ところが、周波数サーボループを形成する周波
数検出回路１０における単安定マルチ１２の時定
数設定用の抵抗及びコンデンサの温度変化等によ
つて周波数サーボループ内にドリフトが生じると
このドリフトを補正する様に位相サーボループに
おいて基準及び再生同期信号の位相差が変化す
る。しかしながら、このドリフトが大きくなつて
位相同期範囲を越えると正しいデータの読取動作
がなされなくなるという不具合が発生する。かか
る不具合の発生を防止するために温度補償用回路
を別途設けることにより回路構成が複雑になると
いう不都合が生じていた。また、集積回路化の際
には時定数設定用の抵抗及びコンデンサの外付用
端子が必要になるので集積回路化が困難であると
いう欠点があつた。
数検出回路１０における単安定マルチ１２の時定
数設定用の抵抗及びコンデンサの温度変化等によ
つて周波数サーボループ内にドリフトが生じると
このドリフトを補正する様に位相サーボループに
おいて基準及び再生同期信号の位相差が変化す
る。しかしながら、このドリフトが大きくなつて
位相同期範囲を越えると正しいデータの読取動作
がなされなくなるという不具合が発生する。かか
る不具合の発生を防止するために温度補償用回路
を別途設けることにより回路構成が複雑になると
いう不都合が生じていた。また、集積回路化の際
には時定数設定用の抵抗及びコンデンサの外付用
端子が必要になるので集積回路化が困難であると
いう欠点があつた。
そこで、本発明の目的は簡単な構成にて温度ド
リフトによるデータの読み誤りを生じさせること
なく情報検出点の相対移動速度を制御することが
できかつ集積回路化が容易な情報読取装置におけ
る情報検出点の相対移動速度制御装置を提供する
ことである。
リフトによるデータの読み誤りを生じさせること
なく情報検出点の相対移動速度を制御することが
できかつ集積回路化が容易な情報読取装置におけ
る情報検出点の相対移動速度制御装置を提供する
ことである。
本発明による情報読取装置における情報検出点
の相対移動速度制御装置は、符号化された所定数
個のデイジタルデータを含むフレームと前記フレ
ーム間の境界が検知できるように前記各フレーム
における所定位置に挿入されかつ所定のビツトパ
ターンを有する同期信号とを含む情報信号を記録
媒体から読み取る読取手段と、前記読取手段から
得られる読取信号から前記同期信号を検出して再
生同期信号を発生する同期信号検出手段と、前記
デイジタルデータを処理するためのクロツク信号
を所定時間間隔をもつて発生するクロツク信号発
生手段とを含む情報読取装置において情報検出点
の前記記録媒体に対するトラツク伸長方向におけ
る相対的な移動速度を制御する相対移動速度制御
装置であつて、前記再生同期信号に応じて前記ク
ロツク信号を所定数だけ計数する期間に亘るパル
ス幅を有する速度制御用パルスを発生する計数手
段を備え、前記速度制御用パルスの発生時期に応
じて前記相対的な移動速度を制御する構成となつ
ている。
の相対移動速度制御装置は、符号化された所定数
個のデイジタルデータを含むフレームと前記フレ
ーム間の境界が検知できるように前記各フレーム
における所定位置に挿入されかつ所定のビツトパ
ターンを有する同期信号とを含む情報信号を記録
媒体から読み取る読取手段と、前記読取手段から
得られる読取信号から前記同期信号を検出して再
生同期信号を発生する同期信号検出手段と、前記
デイジタルデータを処理するためのクロツク信号
を所定時間間隔をもつて発生するクロツク信号発
生手段とを含む情報読取装置において情報検出点
の前記記録媒体に対するトラツク伸長方向におけ
る相対的な移動速度を制御する相対移動速度制御
装置であつて、前記再生同期信号に応じて前記ク
ロツク信号を所定数だけ計数する期間に亘るパル
ス幅を有する速度制御用パルスを発生する計数手
段を備え、前記速度制御用パルスの発生時期に応
じて前記相対的な移動速度を制御する構成となつ
ている。
以下、本発明の実施例につき第２図乃至第４図
を参照して詳細に説明する。
を参照して詳細に説明する。
第２図は、本発明の一実施例を示す回路図であ
り、周波数検出回路１０のみが示されている。他
のブロツク１乃至９，１１及び１４乃至１７は第
１図と同様に接続構成されているので省略されて
いる。本例においては同期信号検出回路６より出
力された再生同期信号ｂはＤ型フリツプフロツプ
FF1のＤ入力端子に供給されている。Ｄ型フリツ
プフロツプFF1のクロツク入力端にはマスターク
ロツク発生器９より出力されたマスタークロツク
ａが供給されている。このＤ型フリツプフロツプ
FF1のＱ出力ｃはＤ型フリツプフロツプFF2のＤ
入力端子及びNAND（否定論理積）ゲートG1の一
方の入力端子に供給されている。また、Ｄ型フリ
ツプフロツプFF1の出力はNANDゲートG2，
G3及びインバータIV1からなるＲ−Ｓフリツプフ
ロツプFF3のセツト入力端子に供給されている。
Ｄ型フリツプフロツプFF2のクロツク入力端子に
はＤ型フリツプフロツプFF1と同様にマスターク
ロツクａが供給されている。このＤ型フリツプフ
ロツプFF2の出力ｄはNANDゲートG1の他方
の入力端子に供給されている。NANDゲートG1
の出力は、４ビツトバイナリカウンタCT1のクリ
ヤ入力端子に供給されている。４ビツトバイナリ
カウンタCT1のクロツク入力端子にはマスターク
ロツクａが供給されている。この４ビツトバイナ
リカウンタCT1のキヤリイ出力ｆは４ビツトバイ
ナリカウンタCT2のクロツク入力端子に供給され
る。４ビツトバイナリカウンタCT2のクリヤ入力
端子にはＲ−ＳフリツプフロツプFF3の出力ｇ
が供給されている。この４ビツトバイナリカウン
タCT2のキヤリイ出力ｈはＲ−Ｓフリツプフロツ
プFF3のリセツト入力端子であるインバータIV1
の入力端子及びNANDゲートG4の一方の入力端
子に供給される。NANDゲートG4の他方の入力
端子にはＲ−ＳフリツプフロツプFF3の出力が
供給されている。このNANDゲートG4より出力
されるパルスｉがインバータIV2を介して速度制
御用パルスｊとして低域フイルタ１８に供給され
る。この低域フイルタ１８の出力が周波数検出回
路１０の出力として加算器１４に供給される。
り、周波数検出回路１０のみが示されている。他
のブロツク１乃至９，１１及び１４乃至１７は第
１図と同様に接続構成されているので省略されて
いる。本例においては同期信号検出回路６より出
力された再生同期信号ｂはＤ型フリツプフロツプ
FF1のＤ入力端子に供給されている。Ｄ型フリツ
プフロツプFF1のクロツク入力端にはマスターク
ロツク発生器９より出力されたマスタークロツク
ａが供給されている。このＤ型フリツプフロツプ
FF1のＱ出力ｃはＤ型フリツプフロツプFF2のＤ
入力端子及びNAND（否定論理積）ゲートG1の一
方の入力端子に供給されている。また、Ｄ型フリ
ツプフロツプFF1の出力はNANDゲートG2，
G3及びインバータIV1からなるＲ−Ｓフリツプフ
ロツプFF3のセツト入力端子に供給されている。
Ｄ型フリツプフロツプFF2のクロツク入力端子に
はＤ型フリツプフロツプFF1と同様にマスターク
ロツクａが供給されている。このＤ型フリツプフ
ロツプFF2の出力ｄはNANDゲートG1の他方
の入力端子に供給されている。NANDゲートG1
の出力は、４ビツトバイナリカウンタCT1のクリ
ヤ入力端子に供給されている。４ビツトバイナリ
カウンタCT1のクロツク入力端子にはマスターク
ロツクａが供給されている。この４ビツトバイナ
リカウンタCT1のキヤリイ出力ｆは４ビツトバイ
ナリカウンタCT2のクロツク入力端子に供給され
る。４ビツトバイナリカウンタCT2のクリヤ入力
端子にはＲ−ＳフリツプフロツプFF3の出力ｇ
が供給されている。この４ビツトバイナリカウン
タCT2のキヤリイ出力ｈはＲ−Ｓフリツプフロツ
プFF3のリセツト入力端子であるインバータIV1
の入力端子及びNANDゲートG4の一方の入力端
子に供給される。NANDゲートG4の他方の入力
端子にはＲ−ＳフリツプフロツプFF3の出力が
供給されている。このNANDゲートG4より出力
されるパルスｉがインバータIV2を介して速度制
御用パルスｊとして低域フイルタ１８に供給され
る。この低域フイルタ１８の出力が周波数検出回
路１０の出力として加算器１４に供給される。
以上の構成において、第３図Ａに示す如くマス
タークロツク発生器９おり所定時間T1間隔をも
つてマスタークロツクａが出力されているときに
同期信号検出回路６より同図Ｂに示す如く高レベ
ル信号からなる再生同期信号ｂが出力されると、
再生同期信号ｂの発生後の最初のマスタークロツ
クａの立上り時にＤ型フリツプフロツプFF1がセ
ツト状態となる。そして、再生同期信号ｂの消滅
後の最初のマスタークロツクａの立上り時にＤ型
フリツプフロツプFF1がリセツト状態となり、Ｄ
型フリツプフロツプFF1のＱ出力ｃは同図Ｃに示
す如くなる。このＱ出力ｃが供給されているＤ型
フリツプフロツプFF2の反転動作はFF1の反転動
作より１クロツク分遅れて生じる。従つて、Ｄ型
フリツプフロツプFF2の出力ｄは同図Ｄに示す
如くなり、Ｑ出力ｃ及び出力ｄは再生同期信号
ｂの発生後におけるマスタークロツクａの最初の
立上り時から２回目の立上り時までの期間T2に
亘つて共に高レベルとなる。これらＱ出力ｃ及び
Ｑ出力ｄが供給されているNANDゲートG1より
同図Ｅに示す如く期間T1に亘つて低レベル信号
からなるクリヤ信号ｅが４ビツトバイナリカウン
タCT1に供給される。この４ビツトバイナリカウ
ンタCT1はクリヤ信号ｅが供給されているときの
マスタークロツクａの立上り時に計数値がクリヤ
され、クリヤ信号ｅの消滅後におけるマスターク
ロツクａの立上り時に計数値が大きくなる。そし
て、この４ビツトバイナリカウンタCT1の計数値
が15になつた時すなわちクリヤ信号ｅの消滅後に
おけるマスタークロツクａの15回目の立上り時に
同図Ｆに示す如く高レベル信号からなるキヤリイ
出力ｆが発生する。このキヤリイ出力ｆの発生後
におけるマスタークロツクａ最初の立上り時に４
ビツトバイナリカウンタCT1の計数値が零に戻つ
てキヤリイ出力ｆが消滅する。
タークロツク発生器９おり所定時間T1間隔をも
つてマスタークロツクａが出力されているときに
同期信号検出回路６より同図Ｂに示す如く高レベ
ル信号からなる再生同期信号ｂが出力されると、
再生同期信号ｂの発生後の最初のマスタークロツ
クａの立上り時にＤ型フリツプフロツプFF1がセ
ツト状態となる。そして、再生同期信号ｂの消滅
後の最初のマスタークロツクａの立上り時にＤ型
フリツプフロツプFF1がリセツト状態となり、Ｄ
型フリツプフロツプFF1のＱ出力ｃは同図Ｃに示
す如くなる。このＱ出力ｃが供給されているＤ型
フリツプフロツプFF2の反転動作はFF1の反転動
作より１クロツク分遅れて生じる。従つて、Ｄ型
フリツプフロツプFF2の出力ｄは同図Ｄに示す
如くなり、Ｑ出力ｃ及び出力ｄは再生同期信号
ｂの発生後におけるマスタークロツクａの最初の
立上り時から２回目の立上り時までの期間T2に
亘つて共に高レベルとなる。これらＱ出力ｃ及び
Ｑ出力ｄが供給されているNANDゲートG1より
同図Ｅに示す如く期間T1に亘つて低レベル信号
からなるクリヤ信号ｅが４ビツトバイナリカウン
タCT1に供給される。この４ビツトバイナリカウ
ンタCT1はクリヤ信号ｅが供給されているときの
マスタークロツクａの立上り時に計数値がクリヤ
され、クリヤ信号ｅの消滅後におけるマスターク
ロツクａの立上り時に計数値が大きくなる。そし
て、この４ビツトバイナリカウンタCT1の計数値
が15になつた時すなわちクリヤ信号ｅの消滅後に
おけるマスタークロツクａの15回目の立上り時に
同図Ｆに示す如く高レベル信号からなるキヤリイ
出力ｆが発生する。このキヤリイ出力ｆの発生後
におけるマスタークロツクａ最初の立上り時に４
ビツトバイナリカウンタCT1の計数値が零に戻つ
てキヤリイ出力ｆが消滅する。
以上の如く発生し消滅するキヤリイ出力ｆは第
４図Ｂに示す如く16T1おきに４ビツトバイナリ
カウンタCT2のクロツク入力端子に供給される。
この４ビツトバイナリカウンタCT2のクリヤ入力
端子にＱ出力ｇを供給しているＲ−Ｓフリツプフ
ロツプFF3のセツト入力端子にはＤ型フリツプフ
ロツプFF1の出力が供給されているので、Ｒ−
ＳフリツプフロツプFF3はＱ出力ｃが低レベルに
なつた後のマスタークロツクａの最初の立上り時
にセツト状態となる。この時、Ｑ出力ｇが高レベ
ルとなるので４ビツトバイナリカウンタCT2の計
数値はＱ出力ｃが低レベルになつた後のキヤリイ
出力ｆの発生時は増加する。この４ビツトバイナ
リカウンタCT2の計数値が15になつた時すなわち
Ｑ出力ｃが低レベルになつた後におけるキヤリイ
出力ｆの15回目の発生時に同図Ｃに示す如く高レ
ベル信号からなるキヤリイ出力ｈが４ビツトバイ
ナリカウンタCT2より出力される。このキヤリイ
出力ｈがＲ−ＳフリツプフロツプFF3リセツト入
力端子に供給されるので、Ｒ−Ｓフリツプフロツ
プFF3がキヤリイ出力ｈの発生時にリセツト状態
となる。このため、Ｑ出力ｇは同図Ｄに示す如く
キヤリイ出力ｈの発生時に低レベルとなり、キヤ
リイ出力ｈの発生後におけるキヤリイ出力ｆの発
生時に４ビツトバイナリカウンタCT2の計数値が
クリヤされる。従つて、キヤリイ出力ｈは再生同
期信号ｂが再び発生しない限り繰り返して出力さ
れることはない。
４図Ｂに示す如く16T1おきに４ビツトバイナリ
カウンタCT2のクロツク入力端子に供給される。
この４ビツトバイナリカウンタCT2のクリヤ入力
端子にＱ出力ｇを供給しているＲ−Ｓフリツプフ
ロツプFF3のセツト入力端子にはＤ型フリツプフ
ロツプFF1の出力が供給されているので、Ｒ−
ＳフリツプフロツプFF3はＱ出力ｃが低レベルに
なつた後のマスタークロツクａの最初の立上り時
にセツト状態となる。この時、Ｑ出力ｇが高レベ
ルとなるので４ビツトバイナリカウンタCT2の計
数値はＱ出力ｃが低レベルになつた後のキヤリイ
出力ｆの発生時は増加する。この４ビツトバイナ
リカウンタCT2の計数値が15になつた時すなわち
Ｑ出力ｃが低レベルになつた後におけるキヤリイ
出力ｆの15回目の発生時に同図Ｃに示す如く高レ
ベル信号からなるキヤリイ出力ｈが４ビツトバイ
ナリカウンタCT2より出力される。このキヤリイ
出力ｈがＲ−ＳフリツプフロツプFF3リセツト入
力端子に供給されるので、Ｒ−Ｓフリツプフロツ
プFF3がキヤリイ出力ｈの発生時にリセツト状態
となる。このため、Ｑ出力ｇは同図Ｄに示す如く
キヤリイ出力ｈの発生時に低レベルとなり、キヤ
リイ出力ｈの発生後におけるキヤリイ出力ｆの発
生時に４ビツトバイナリカウンタCT2の計数値が
クリヤされる。従つて、キヤリイ出力ｈは再生同
期信号ｂが再び発生しない限り繰り返して出力さ
れることはない。
このキヤリイ出力ｈ及びＲ−Ｓフリツプフロツ
プFF3の出力が供給されているNANDゲート
G4より同図Ｅに示す如く256T1（16×16T1）間に
亘つて高レベル信号が出力される。この高レベル
信号がインバータIV2によつて同図Ｆに示す如き
負のパルスからなる速度制御用パルスｊとなつて
低域フイルタ１８に供給される。この低域フイル
タ１８より速度制御用パルスｊの発生周期に応じ
たレベルを有する信号が出力されて位相比較回路
１１の出力と加算されてエラー信号となる。そし
て、第１図の装置と同様にこのエラー信号に応じ
た駆動電流がスピンドルモータ１４に供給されて
エラー信号のレベルが一定になるように記録デイ
スク２が回転駆動される。
プFF3の出力が供給されているNANDゲート
G4より同図Ｅに示す如く256T1（16×16T1）間に
亘つて高レベル信号が出力される。この高レベル
信号がインバータIV2によつて同図Ｆに示す如き
負のパルスからなる速度制御用パルスｊとなつて
低域フイルタ１８に供給される。この低域フイル
タ１８より速度制御用パルスｊの発生周期に応じ
たレベルを有する信号が出力されて位相比較回路
１１の出力と加算されてエラー信号となる。そし
て、第１図の装置と同様にこのエラー信号に応じ
た駆動電流がスピンドルモータ１４に供給されて
エラー信号のレベルが一定になるように記録デイ
スク２が回転駆動される。
尚、上記実施例においては周波数検出回路１０
は２つの４ビツトバイナリカウンタによつて形成
された８ビツトバイナリカウンタによつてマスタ
ークロツクが256回発生する期間に亘つて存在す
るパルスを得て速度制御用パルスとして用いる構
成になつているとしたが、周波数検出回路１０は
９ビツトバイナリカウンタを含みかつこのカウン
タの計数値が例えば288になつたとき高レベル信
号を発生するようにこのカウンタ出力が供給され
た論理ゲートの出力をインバータIV1に供給する
ようにして再生同期信号の発生周期の1/2の時間
幅のパルスを得て速度制御用パルスとして用いる
構成になつていてもよい。
は２つの４ビツトバイナリカウンタによつて形成
された８ビツトバイナリカウンタによつてマスタ
ークロツクが256回発生する期間に亘つて存在す
るパルスを得て速度制御用パルスとして用いる構
成になつているとしたが、周波数検出回路１０は
９ビツトバイナリカウンタを含みかつこのカウン
タの計数値が例えば288になつたとき高レベル信
号を発生するようにこのカウンタ出力が供給され
た論理ゲートの出力をインバータIV1に供給する
ようにして再生同期信号の発生周期の1/2の時間
幅のパルスを得て速度制御用パルスとして用いる
構成になつていてもよい。
以上詳述した如く本発明による情報検出点の相
対移動速度制御装置は、水晶振動子の固有振動周
波数によつて繰り返し周波数が設定されたマスタ
ークロツクにより時限設定用の抵抗及びコンデン
サを用いずに速度制御用パルスの時間幅を設定す
ることができる構成となつているので、温度ドリ
フトによるデータの読み誤りを生じさせることな
く情報検出点の相対的な移動速度を制御すること
ができかつ時限設定用の抵抗及びコンデンサの外
付用端子が不要となつて集積回路化を容易にする
ことができるのである。
対移動速度制御装置は、水晶振動子の固有振動周
波数によつて繰り返し周波数が設定されたマスタ
ークロツクにより時限設定用の抵抗及びコンデン
サを用いずに速度制御用パルスの時間幅を設定す
ることができる構成となつているので、温度ドリ
フトによるデータの読み誤りを生じさせることな
く情報検出点の相対的な移動速度を制御すること
ができかつ時限設定用の抵抗及びコンデンサの外
付用端子が不要となつて集積回路化を容易にする
ことができるのである。
第１図は、従来の情報読取装置における情報検
出点の相対移動速度制御装置を示すブロツク図、
第２図は本発明の一実施例を示す回路図、第３図
及び第４図は、第２図の装置の動作を示す波形図
である。 主要部分の符号の説明、CT1，CT2……４ビツ
トバイナリカウンタ、FF1，FF2……Ｄ型フリツ
プフロツプ、G1，G2，G3，G4……NANDゲー
ト、IV1，IV2……インバータ。
出点の相対移動速度制御装置を示すブロツク図、
第２図は本発明の一実施例を示す回路図、第３図
及び第４図は、第２図の装置の動作を示す波形図
である。 主要部分の符号の説明、CT1，CT2……４ビツ
トバイナリカウンタ、FF1，FF2……Ｄ型フリツ
プフロツプ、G1，G2，G3，G4……NANDゲー
ト、IV1，IV2……インバータ。
Claims (1)
- １ 符号化された所定数個のデイジタルデータを
含むフレームと前記フレーム間の境界が検知でき
るように前記各フレームにおける所定位置に挿入
されかつ所定のビツトパターンを有する同期信号
とを含む情報信号を記録媒体から読み取る読取手
段と、前記読取手段から得られる読取信号から前
記同期信号を検出して再生同期信号を発生する同
期信号検出手段と、前記デイジタルデータを処理
するためのクロツク信号を所定時間間隔をもつて
発生するクロツク信号発生手段とを含む情報読取
装置において情報検出点の前記記録媒体に対する
トラツク伸長方向における相対的な移動速度を制
御する相対移動速度制御装置であつて、前記再生
同期信号に応じて前記クロツク信号を所定数だけ
計数する期間に亘るパルス幅を有する速度制御用
パルスを発生する計数手段を備え、前記速度制御
用パルスの発生時期に応じて前記相対的な移動速
度を制御することを特徴とする情報読取装置にお
ける情報検出点の相対移動速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58045781A JPS59171076A (ja) | 1983-03-18 | 1983-03-18 | 情報読取装置における情報検出点の相対移動速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58045781A JPS59171076A (ja) | 1983-03-18 | 1983-03-18 | 情報読取装置における情報検出点の相対移動速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59171076A JPS59171076A (ja) | 1984-09-27 |
| JPH0526264B2 true JPH0526264B2 (ja) | 1993-04-15 |
Family
ID=12728827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58045781A Granted JPS59171076A (ja) | 1983-03-18 | 1983-03-18 | 情報読取装置における情報検出点の相対移動速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59171076A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11180692B2 (en) | 2017-11-03 | 2021-11-23 | Nissan Chemical America Corporation | Using brine resistant silicon dioxide nanoparticle dispersions to improve oil recovery |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231068A (ja) * | 1985-08-02 | 1987-02-10 | Mitsubishi Electric Corp | デジタル信号再生装置の速度制御装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5625264A (en) * | 1979-08-06 | 1981-03-11 | Victor Co Of Japan Ltd | Rotation contrl system for driving motor of recorder for equal line speed information recording medium disk |
| JPS56140563A (en) * | 1980-04-02 | 1981-11-02 | Mitsubishi Electric Corp | Controller for constant linear velocity rotation |
| JPH0512790A (ja) * | 1991-02-07 | 1993-01-22 | Olympus Optical Co Ltd | 情報記録再生装置 |
-
1983
- 1983-03-18 JP JP58045781A patent/JPS59171076A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11180692B2 (en) | 2017-11-03 | 2021-11-23 | Nissan Chemical America Corporation | Using brine resistant silicon dioxide nanoparticle dispersions to improve oil recovery |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59171076A (ja) | 1984-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0096106B1 (en) | Pll control circuit | |
| US4423498A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| USRE36933E (en) | Disk reproduction apparatus capable of continuously varying a reproduction speed | |
| EP0057612B1 (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
| EP0763825B1 (en) | Data detection apparatus | |
| JPH0294063A (ja) | 記録データ読取り方式 | |
| JP3607048B2 (ja) | ディスク再生装置及びデータスライス回路 | |
| JP2661062B2 (ja) | データ再生装置 | |
| KR100422600B1 (ko) | 재생장치및회전서보회로 | |
| JPH0526264B2 (ja) | ||
| US4486795A (en) | Disc drive servo system | |
| JP2675096B2 (ja) | 再生信号補正方法 | |
| JP2565231B2 (ja) | デジタルｐｌｌ回路 | |
| JPH0328863B2 (ja) | ||
| JP3162729B2 (ja) | データ再生回路 | |
| JPH087468A (ja) | 光ディスク再生装置 | |
| JPH07141781A (ja) | データ再生用ｐｌｌ回路の制御装置 | |
| JP3772462B2 (ja) | ディジタルｐｌｌ回路 | |
| JPS59119521A (ja) | デ−タ再生装置 | |
| JPH0777385B2 (ja) | デイジタル情報再生装置 | |
| JPH087490A (ja) | ディジタル信号再生装置 | |
| JPS59152513A (ja) | デジタルデ−タ生成装置 | |
| JPS6217307B2 (ja) | ||
| JPH037301B2 (ja) |