JPH0526430B2 - - Google Patents
Info
- Publication number
- JPH0526430B2 JPH0526430B2 JP55142387A JP14238780A JPH0526430B2 JP H0526430 B2 JPH0526430 B2 JP H0526430B2 JP 55142387 A JP55142387 A JP 55142387A JP 14238780 A JP14238780 A JP 14238780A JP H0526430 B2 JPH0526430 B2 JP H0526430B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- ignition
- decoder
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/162—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
- H02M7/1623—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit
- H02M7/1626—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit with automatic control of the output voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
本発明は主としてアルマイトの電解生成や着色
等に使用する電源として用いると好適な極性反転
型整流回路に関する。
等に使用する電源として用いると好適な極性反転
型整流回路に関する。
一般にアルマイトの生成法としては、しゆう
酸、クロム酸等の水溶液中でアルミニウムを陽極
として電解を行う方法がよく知られているが、ア
ルミニウムの表面に生成されるアルマイトの膜厚
やその色等を微妙に変化させるためには、電解に
使用する直流電源電圧の極性を比較的高速（10〜
40Hz）にて適宜反転させることが必要とされてい
る。
酸、クロム酸等の水溶液中でアルミニウムを陽極
として電解を行う方法がよく知られているが、ア
ルミニウムの表面に生成されるアルマイトの膜厚
やその色等を微妙に変化させるためには、電解に
使用する直流電源電圧の極性を比較的高速（10〜
40Hz）にて適宜反転させることが必要とされてい
る。
このため、従来では第１図に示すような電解用
の電源回路を構成していた。すなわち、変圧器の
２次巻線２１に逆並列接続されたサイリスタ２
２，２３を接続し、このサイリスタ２２，２３の
ゲートをタイマーT1，t1およびT2，t2、点弧パル
ス発生回路２４，２５にて制御することにより、
第２図に示すように、サイリスタ２２をT1の期
間ターンオンさせた後、t1の期間ターンオフさ
せ、その後サイリスタ２３をT2の期間ターンオ
ンさせ、t2の期間ターンオフさせる等の方法をと
つていた。ここで、出力電圧が０となるt1，t2の
期間はいわゆる安全時間であり、サイリスタ２
２，２３双方の導通によつて前記２次巻線２１と
負荷との間がシヨート状態となり、負荷に交流電
力が加わるのを防止するためのものである。
の電源回路を構成していた。すなわち、変圧器の
２次巻線２１に逆並列接続されたサイリスタ２
２，２３を接続し、このサイリスタ２２，２３の
ゲートをタイマーT1，t1およびT2，t2、点弧パル
ス発生回路２４，２５にて制御することにより、
第２図に示すように、サイリスタ２２をT1の期
間ターンオンさせた後、t1の期間ターンオフさ
せ、その後サイリスタ２３をT2の期間ターンオ
ンさせ、t2の期間ターンオフさせる等の方法をと
つていた。ここで、出力電圧が０となるt1，t2の
期間はいわゆる安全時間であり、サイリスタ２
２，２３双方の導通によつて前記２次巻線２１と
負荷との間がシヨート状態となり、負荷に交流電
力が加わるのを防止するためのものである。
しかし、この回路はタイマーや限時リレー等、
主として有接点形の部品にて構成されているた
め、回路の機能がそれらの動作特性に限定され、
電源の極性反転も秒単位でしか行なえない不都合
があり、アルマイトの電解用の電源としては不充
分であると共に、有接点形の構成であるがゆえに
事故率が高く、また寿命の点等についても欠点を
有していた。
主として有接点形の部品にて構成されているた
め、回路の機能がそれらの動作特性に限定され、
電源の極性反転も秒単位でしか行なえない不都合
があり、アルマイトの電解用の電源としては不充
分であると共に、有接点形の構成であるがゆえに
事故率が高く、また寿命の点等についても欠点を
有していた。
本発明は叙上の点に鑑み提案されたものであ
り、その目的とするところは、無接点形の構成と
して電圧の極性反転の高速化および確実化を可能
ならしめると共に、事故率の減少を図つた極性反
転型整流回路を提供するにある。
り、その目的とするところは、無接点形の構成と
して電圧の極性反転の高速化および確実化を可能
ならしめると共に、事故率の減少を図つた極性反
転型整流回路を提供するにある。
以下、第３図乃至第５図に従つて本発明の一実
施例を詳細に説明する。
施例を詳細に説明する。
第３図において、３相交流入力端子Ｒ，Ｓ，Ｔ
の各線には変圧器Ｔの三角結線された１次巻線１
が接続されている。この変圧器Ｔの２次側には、
いわゆる２重星形結線をなす２次巻線２ａ，２ｂ
とこの２次巻線２ａ，２ｂの中性点相互間に接続
される相間リアクトル３とが接続されている。
の各線には変圧器Ｔの三角結線された１次巻線１
が接続されている。この変圧器Ｔの２次側には、
いわゆる２重星形結線をなす２次巻線２ａ，２ｂ
とこの２次巻線２ａ，２ｂの中性点相互間に接続
される相間リアクトル３とが接続されている。
前記２次巻線２ａ，２ｂを構成する各線の出力
側には逆並列接続された一対のサイリスタSCR1，
SCR2から成る整流ユニツトS1，S2，…S6の一端
が夫々接続されていると共に、各整流ユニツト
S1，S2，…S6の他端は一括して接続され、この共
通接続点は本発明に係る整流回路の一方の直流出
力端子O1となつている。尚、前記相間リアクト
ル３の中間タツプからは他方の直流出力端子O2
が導出されている。
側には逆並列接続された一対のサイリスタSCR1，
SCR2から成る整流ユニツトS1，S2，…S6の一端
が夫々接続されていると共に、各整流ユニツト
S1，S2，…S6の他端は一括して接続され、この共
通接続点は本発明に係る整流回路の一方の直流出
力端子O1となつている。尚、前記相間リアクト
ル３の中間タツプからは他方の直流出力端子O2
が導出されている。
これら２次巻線２ａ，２ｂ、相間リアクトル３
および整流ユニツトS1，S2，…S6により、いわゆ
る６相半波２重星形整流回路が構成されるもので
ある。
および整流ユニツトS1，S2，…S6により、いわゆ
る６相半波２重星形整流回路が構成されるもので
ある。
また各整流ユニツトS1，S2，…S6に設けられた
サイリスタSCR1のゲートは一括して接続され、
第１の点弧用アナログスイツチ４の出力端子に接
続されると共に、各整流ユニツトS1，S2，…S6の
サイリスタSCR2のゲートも一括して接続され、
前記同様に第２の点弧用アナログスイツチ５の出
力端子に接続されている。これらの点弧用アナロ
グスイツチ４，５の入力端子は、パルストランス
等の制御信号発生回路を有し、かつ３相交流入力
端子Ｒ，Ｓ，Ｔに接続された位相制御回路６に
夫々接続されており、この位相制御回路６および
点弧用アナログスイツチ４，５によつてサイリス
タSCR1，SCR2の各ゲートに例えばパルス状の制
御信号が加えられるものである。
サイリスタSCR1のゲートは一括して接続され、
第１の点弧用アナログスイツチ４の出力端子に接
続されると共に、各整流ユニツトS1，S2，…S6の
サイリスタSCR2のゲートも一括して接続され、
前記同様に第２の点弧用アナログスイツチ５の出
力端子に接続されている。これらの点弧用アナロ
グスイツチ４，５の入力端子は、パルストランス
等の制御信号発生回路を有し、かつ３相交流入力
端子Ｒ，Ｓ，Ｔに接続された位相制御回路６に
夫々接続されており、この位相制御回路６および
点弧用アナログスイツチ４，５によつてサイリス
タSCR1，SCR2の各ゲートに例えばパルス状の制
御信号が加えられるものである。
点弧用アナログスイツチ４，５の開閉動作は、
３相交流入力端子Ｒ，Ｓ，Ｔに接続されて電源の
周波数に同期した信号ａを発生するクロツク信号
発生回路７と、このクロツク信号ａが加えられる
タイマー回路１０によつて制御される。
３相交流入力端子Ｒ，Ｓ，Ｔに接続されて電源の
周波数に同期した信号ａを発生するクロツク信号
発生回路７と、このクロツク信号ａが加えられる
タイマー回路１０によつて制御される。
すなわち第４図に示すようにクロツク信号発生
回路７は３相交流入力端子Ｒ，Ｓ，Ｔに接続され
たダイオード群Ｄを備え、このダイオード群Ｄの
出力側には抵抗R1，R2，R3およびこれらに夫々
直列に接続された定電圧ダイオードD1，D2，D3
と抵抗R4，R5，R6との並列回路を有すると共に、
各定電圧ダイオードD1，D2，D3のカソードをイ
ンバータ８ａ，８ｂ，８ｃの入力側に夫々接続
し、これらの出力側にオア回路９を接続してその
出力を前記タイマー回路１０に接続して成り、オ
ア回路９の出力端子からは交流入力の1/6の周期
にて繰り返されるクロツク信号ａが得られるもの
である。
回路７は３相交流入力端子Ｒ，Ｓ，Ｔに接続され
たダイオード群Ｄを備え、このダイオード群Ｄの
出力側には抵抗R1，R2，R3およびこれらに夫々
直列に接続された定電圧ダイオードD1，D2，D3
と抵抗R4，R5，R6との並列回路を有すると共に、
各定電圧ダイオードD1，D2，D3のカソードをイ
ンバータ８ａ，８ｂ，８ｃの入力側に夫々接続
し、これらの出力側にオア回路９を接続してその
出力を前記タイマー回路１０に接続して成り、オ
ア回路９の出力端子からは交流入力の1/6の周期
にて繰り返されるクロツク信号ａが得られるもの
である。
タイマー回路１０は前記オア回路９の出力が夫
夫の一方の入力端子に加えられるアンド回路１１
ａ，１１ｂ，１１ｃを有し、その出力側にはアン
ド回路１１ａ，１１ｂ，１１ｃの出力パルスを予
め設定された数だけ計数してカウントアツプ信号
を発生するｎ進カウンタの如きカウンタ１２ａ，
１２ｂ，１２ｃが接続されている。このカウンタ
１２ａ，１２ｂ，１２ｃの出力はオア回路１３に
加えられ、オア回路１３の出力はクロツク信号ｂ
として４進カウンタ１４に加えられる。この４進
カウンタ１４は例えばクロツク信号ｂが加えられ
る第１のＴ型フリツプフロツプと、このＴ型フリ
ツプフロツプに直列に接続された第２のＴ型フリ
ツプフロツプ等から成るもので、第１のフリツプ
フロツプの出力端子をQ0、同じく第２の出力端
子Q1としてある。４進カウンタ１４の出力側に
はデコーダ１５が接続されると共に、デコーダ１
５の出力端子Q0は前記点弧用アナログスイツチ
４およびアンド回路１１ａの他方の入力端子に、
出力端子Q2は他方の点弧用アナログスイツチ５
およびアンド回路１１ｃの他方の入力端子に、ま
た出力端子Q1，Q3はオア回路１６を介してアン
ド回路１１ｂの他方の入力端子へと接続されてい
る。
夫の一方の入力端子に加えられるアンド回路１１
ａ，１１ｂ，１１ｃを有し、その出力側にはアン
ド回路１１ａ，１１ｂ，１１ｃの出力パルスを予
め設定された数だけ計数してカウントアツプ信号
を発生するｎ進カウンタの如きカウンタ１２ａ，
１２ｂ，１２ｃが接続されている。このカウンタ
１２ａ，１２ｂ，１２ｃの出力はオア回路１３に
加えられ、オア回路１３の出力はクロツク信号ｂ
として４進カウンタ１４に加えられる。この４進
カウンタ１４は例えばクロツク信号ｂが加えられ
る第１のＴ型フリツプフロツプと、このＴ型フリ
ツプフロツプに直列に接続された第２のＴ型フリ
ツプフロツプ等から成るもので、第１のフリツプ
フロツプの出力端子をQ0、同じく第２の出力端
子Q1としてある。４進カウンタ１４の出力側に
はデコーダ１５が接続されると共に、デコーダ１
５の出力端子Q0は前記点弧用アナログスイツチ
４およびアンド回路１１ａの他方の入力端子に、
出力端子Q2は他方の点弧用アナログスイツチ５
およびアンド回路１１ｃの他方の入力端子に、ま
た出力端子Q1，Q3はオア回路１６を介してアン
ド回路１１ｂの他方の入力端子へと接続されてい
る。
しかしてその動作を第５図を参照しつつ説明す
る。尚、第５図において、各タイムチヤートの左
端に付した符号は第３図における３相交流の波形
および第４図中の対応する各点の電圧を示してい
る。
る。尚、第５図において、各タイムチヤートの左
端に付した符号は第３図における３相交流の波形
および第４図中の対応する各点の電圧を示してい
る。
図において、符号２ａ＋２ｂは、第３図におけ
るトランスＴの２次巻線２ａと２ｂの波形を重合
わせたものである。すなわち、２次巻線２ａと２
ｂとは180°の位相差がある。
るトランスＴの２次巻線２ａと２ｂの波形を重合
わせたものである。すなわち、２次巻線２ａと２
ｂとは180°の位相差がある。
符号Ｒ，Ｓ，Ｔは、３相交流の入力波形を示す
ものである。
ものである。
符号ａは、３相交流入力の1/6の周期のクロツ
ク信号であり、交流電源の投入によつて前記クロ
ツク信号発生回路７から出力される。
ク信号であり、交流電源の投入によつて前記クロ
ツク信号発生回路７から出力される。
符号ｂは、オア回路１３から出力されるクロツ
ク信号である。前記のクロツク信号ａと前記デコ
ーダ１５の出力Ａ，Ｃ、またはオア回路１６の出
力Ｂがアンド回路１１ａ，１１ｂ，１１ｃを介し
てカウンタ１２ａ，１２ｂ，１２ｃに加えられ、
これらのカウンタ１２ａ，１２ｂ，１２ｃから一
定の順序でカウントアツプ信号がオア回路１３へ
と送られているので、オア回路１３からは予めカ
ウンタ１２ａ，１２ｂ，１２ｃにて設定された間
隔でクロツク信号ｂが出力される。
ク信号である。前記のクロツク信号ａと前記デコ
ーダ１５の出力Ａ，Ｃ、またはオア回路１６の出
力Ｂがアンド回路１１ａ，１１ｂ，１１ｃを介し
てカウンタ１２ａ，１２ｂ，１２ｃに加えられ、
これらのカウンタ１２ａ，１２ｂ，１２ｃから一
定の順序でカウントアツプ信号がオア回路１３へ
と送られているので、オア回路１３からは予めカ
ウンタ１２ａ，１２ｂ，１２ｃにて設定された間
隔でクロツク信号ｂが出力される。
符号QAは、デコーダ１５の入力であり、４進
カウンタ１４において、例えば前記クロツク信号
ｂの立上がり毎にレベルが反転する出力を受けて
いる。
カウンタ１４において、例えば前記クロツク信号
ｂの立上がり毎にレベルが反転する出力を受けて
いる。
符号QBは、デコーダ１５の入力であり、４進
カウンタ１４において、前記クロツク信号ｂの立
下がり毎にレベルが反転する出力の立下がり毎に
反転する出力を受けている。
カウンタ１４において、前記クロツク信号ｂの立
下がり毎にレベルが反転する出力の立下がり毎に
反転する出力を受けている。
符号Q0は、デコーダ１５の出力であり、連続
して２個出力されるQAと次の連続して２個出力
されるQAとの間隔の期間の出力である。
して２個出力されるQAと次の連続して２個出力
されるQAとの間隔の期間の出力である。
符号Q1は、デコーダ１５の出力であり、連続
して２個出力されるQAの最初のQAと同じ期間の
出力である。
して２個出力されるQAの最初のQAと同じ期間の
出力である。
符号Q2は、デコーダ１５の出力であり、連続
して２個出力されるQAの間隔の期間の出力であ
る。
して２個出力されるQAの間隔の期間の出力であ
る。
符号Q3は、デコーダ１５の出力であり、連続
して２個出力されるQAの後のQAと同じ期間の出
力である。
して２個出力されるQAの後のQAと同じ期間の出
力である。
符号Ａは、デコーダ１５の出力であるQ0であ
り、点弧用アナログスイツチ４に加えられる。Ｈ
レベルの出力Ａによつて例えば期間τ1だけ点弧用
アナログスイツチ４を閉じ、前記位相制御回路６
から送られてくる制御信号（例では４つのパル
ス）が各整流ユニツトS1，S2，…S6内のサイリス
タSCR1に加わり、各サイリスタSCR1が順次ター
ンオンし、かつ零クロスでターンオフすることに
よつて直流出力端子O1，O2間には直流出力端子
O1を正としたリツプルの少ない直流出力電圧が
期間τ1に亘つて得られる。
り、点弧用アナログスイツチ４に加えられる。Ｈ
レベルの出力Ａによつて例えば期間τ1だけ点弧用
アナログスイツチ４を閉じ、前記位相制御回路６
から送られてくる制御信号（例では４つのパル
ス）が各整流ユニツトS1，S2，…S6内のサイリス
タSCR1に加わり、各サイリスタSCR1が順次ター
ンオンし、かつ零クロスでターンオフすることに
よつて直流出力端子O1，O2間には直流出力端子
O1を正としたリツプルの少ない直流出力電圧が
期間τ1に亘つて得られる。
符号Ｂは、デコーダ１５の出力であるQ1とQ3
をオア回路１６で加算した出力であり、前述の期
間τ1と後述する期間τ3との間隔の期間τ2である。
この期間τ2は点弧用アナログスイツチ４，５が共
に動作しない期間である。
をオア回路１６で加算した出力であり、前述の期
間τ1と後述する期間τ3との間隔の期間τ2である。
この期間τ2は点弧用アナログスイツチ４，５が共
に動作しない期間である。
符号Ｃは、デコーダ１５の出力であるQ2であ
り、点弧用アナログスイツチ５に加えられる。Ｈ
レベルの出力Ｃによつて例えば期間τ3だけ点弧用
アナログスイツチ４を閉じ、前記位相制御回路６
から送られてくる制御信号（例では２つのパル
ス）が各整流ユニツトS1，S2，…S6内のサイリス
タSCR2に加わり、各サイリスタSCR2が順次ター
ンオンし、かつ零クロスでターンオフすることに
よつて直流出力端子O1，O2間には直流出力端子
O1を負としたリツプルの少ない直流出力電圧が
期間τ3に亘つて得られる。
り、点弧用アナログスイツチ５に加えられる。Ｈ
レベルの出力Ｃによつて例えば期間τ3だけ点弧用
アナログスイツチ４を閉じ、前記位相制御回路６
から送られてくる制御信号（例では２つのパル
ス）が各整流ユニツトS1，S2，…S6内のサイリス
タSCR2に加わり、各サイリスタSCR2が順次ター
ンオンし、かつ零クロスでターンオフすることに
よつて直流出力端子O1，O2間には直流出力端子
O1を負としたリツプルの少ない直流出力電圧が
期間τ3に亘つて得られる。
符号Ｖは、直流出力端子O1側を正とした場合
の直流出力電圧を示しており、τ2の期間では点弧
用アナログスイツチ４，５ともに動作しないの
で、直流出力端子O1，O2間には出力がない。
の直流出力電圧を示しており、τ2の期間では点弧
用アナログスイツチ４，５ともに動作しないの
で、直流出力端子O1，O2間には出力がない。
τ3の期間では点弧用アナログスイツチ５が動作
し、整流ユニツトS1，S2，…S6内のサイリスタ
SCR2が働き、直流出力端子O1，O2間に直流出力
端子O1を負とする直流出力電圧が得られる。
し、整流ユニツトS1，S2，…S6内のサイリスタ
SCR2が働き、直流出力端子O1，O2間に直流出力
端子O1を負とする直流出力電圧が得られる。
τ1の期間では点弧用アナログスイツチ４が動作
し、整流ユニツトS1，S2，…S6内のサイリスタ
SCR1が働き、直流出力端子O1，O2間に直流出力
端子O1を正とする直流出力電圧が得られる。
し、整流ユニツトS1，S2，…S6内のサイリスタ
SCR1が働き、直流出力端子O1，O2間に直流出力
端子O1を正とする直流出力電圧が得られる。
このように、期間τ1を経過すると出力ＡはＬレ
ベルになると共に、この時、出力ＣもＬレベルで
あるため、以後、出力ＣがＨレベルになるまで、
すなわち期間τ2を経過するまではタイマー回路１
０の両出力Ａ，ＣはＬレベルであり、点弧用アナ
ログスイツチ４，５は開放状態で何れのサイリス
タSCR1，SCR2もターンオンされない。つまり期
間τ2はサイリスタSCR1，SCR2が共にターンオン
することにより負荷に交流電力が加わるのを防止
するための安全期間である。
ベルになると共に、この時、出力ＣもＬレベルで
あるため、以後、出力ＣがＨレベルになるまで、
すなわち期間τ2を経過するまではタイマー回路１
０の両出力Ａ，ＣはＬレベルであり、点弧用アナ
ログスイツチ４，５は開放状態で何れのサイリス
タSCR1，SCR2もターンオンされない。つまり期
間τ2はサイリスタSCR1，SCR2が共にターンオン
することにより負荷に交流電力が加わるのを防止
するための安全期間である。
期間τ2経過後は出力Ｃのみが期間τ3に亘つてＨ
レベルとなり、この期間点弧用アナログスイツチ
５を閉じ、各整流ユニツトS1，S2，…S6内のサイ
リスタSCR2をターンオンさせることにより、直
流出力端子O1，O2間には直流出力端子O1を負と
する、極性の反転した直流出力電圧が期間τ3にわ
たつて得られるものである。
レベルとなり、この期間点弧用アナログスイツチ
５を閉じ、各整流ユニツトS1，S2，…S6内のサイ
リスタSCR2をターンオンさせることにより、直
流出力端子O1，O2間には直流出力端子O1を負と
する、極性の反転した直流出力電圧が期間τ3にわ
たつて得られるものである。
その後、期間τ3が経過すると第５図から明らか
な如く、出力Ａ，Ｃは再びＬレベル、出力Ｂのみ
Ｈレベルとなり前記同様の安全期間τ2が保たれ
る。
な如く、出力Ａ，Ｃは再びＬレベル、出力Ｂのみ
Ｈレベルとなり前記同様の安全期間τ2が保たれ
る。
すなわち、出力ＡがＨレベルである期間τ1、同
じく出力ＣがＨレベルである期間τ3、および安全
期間τ2はクロツク信号ｂの間隔によつて決められ
るもので、換言すれば各カウンタ１２ａ，１２
ｂ，１２ｃにおける入力パルスの計数値を種々変
化せしめることにより前記各τ1，τ2，τ3をいかよ
うにも変えることができ、サイリスタSCR1，
SCR2の導通期間、および安全時間を自由に設定
できることとなる。
じく出力ＣがＨレベルである期間τ3、および安全
期間τ2はクロツク信号ｂの間隔によつて決められ
るもので、換言すれば各カウンタ１２ａ，１２
ｂ，１２ｃにおける入力パルスの計数値を種々変
化せしめることにより前記各τ1，τ2，τ3をいかよ
うにも変えることができ、サイリスタSCR1，
SCR2の導通期間、および安全時間を自由に設定
できることとなる。
尚、以上の説明ではクロツク信号ｂの立下がり
で動作する場合を説明したがこれに限られるもの
でないことは言うまでもない。
で動作する場合を説明したがこれに限られるもの
でないことは言うまでもない。
以上述べたように本発明によれば、デイジタル
的に構成可能なタイマーにより予め設定された期
間に応じて第１、第２の点弧用アナログスイツチ
を開閉し、各サイリスタの導通期間を制御するよ
うにしたから、前記タイマー回路の無接点化が図
れ、直流出力電圧の高速な極性反転を可能にする
と共に、事故等の大幅な低下が期待でき、アルマ
イトの生成や着色に使用する電源として最適であ
る等の優れた効果を有する。また、いわゆる６相
半波２重星形整流回路を構成しているので、分解
能が高く、短いパルス幅の信号まで高い安定度で
出力できる効果がある。
的に構成可能なタイマーにより予め設定された期
間に応じて第１、第２の点弧用アナログスイツチ
を開閉し、各サイリスタの導通期間を制御するよ
うにしたから、前記タイマー回路の無接点化が図
れ、直流出力電圧の高速な極性反転を可能にする
と共に、事故等の大幅な低下が期待でき、アルマ
イトの生成や着色に使用する電源として最適であ
る等の優れた効果を有する。また、いわゆる６相
半波２重星形整流回路を構成しているので、分解
能が高く、短いパルス幅の信号まで高い安定度で
出力できる効果がある。
第１図は従来の電解用電源回路の一実施例を示
す回路図、第２図は同じく出力波形を示すグラ
フ、第３図は本発明の一実施例を示す回路図、第
４図はクロツク信号発生回路およびタイマー回路
の回路図、第５図は動作を説明するためのタイミ
ングチヤートである。 ４，５……点弧用アナログスイツチ、６……位
相制御回路、７……クロツク信号発生回路、１０
……タイマー回路、Ｔ……変圧器、S1，S2，…S6
……整流ユニツト、SCR1，SCR2……サイリス
タ、O1，O2……直流出力端子。
す回路図、第２図は同じく出力波形を示すグラ
フ、第３図は本発明の一実施例を示す回路図、第
４図はクロツク信号発生回路およびタイマー回路
の回路図、第５図は動作を説明するためのタイミ
ングチヤートである。 ４，５……点弧用アナログスイツチ、６……位
相制御回路、７……クロツク信号発生回路、１０
……タイマー回路、Ｔ……変圧器、S1，S2，…S6
……整流ユニツト、SCR1，SCR2……サイリス
タ、O1，O2……直流出力端子。
Claims (1)
- 【特許請求の範囲】 １ 交流電源を１次巻線に入力する変圧器と、逆
並列接続されたサイリスタから成り前記変圧器の
２次巻線の各端子と直流出力端子との間に直列接
続される複数の整流ユニツトと、該整流ユニツト
の一方のサイリスタのゲートに第１の点弧用アナ
ログスイツチを介して接続されると共に他方のサ
イリスタのゲートに第２の点弧用アナログスイツ
チを介して接続され前記交流電源の所定の位相で
点弧信号を発生する位相制御回路と、前記交流電
源の周波数に同期したクロツク信号を発生するク
ロツク信号発生回路と、前記クロツク信号を受け
て前記第１または第２の点弧用アナログスイツチ
を選択的にオンさせるタイマー回路とを備え、該
タイマー回路は、第１ないし第３期間をカウント
する第１ないし第３のカウンタと、第１期間、第
２期間、第３期間、第２期間の順で周期的に前記
第１ないし第３のカウンタを動作させるゲート手
段とを有し、前記第１期間中に前記第１の点弧用
アナログスイツチをオンとし、前記第３期間中に
前記第２の点弧用アナログスイツチをオンとして
なることを特徴とした極性反転型整流回路。 ２ タイマー回路は、４進カウンタと、該４進カ
ウンタの２つの２進出力を入力するデコーダと、
該デコーダのQ1出力とQ3出力とを入力する第１
のオア回路と、前記デコーダのQ0出力と前記ク
ロツク信号とを入力する第１のアンド回路と、前
記第１のオア回路の出力と前記クロツク信号とを
入力する第２のアンド回路と、前記デコーダの
Q2出力と前記クロツク信号とを入力する第３の
アンド回路と、前記第１ないし第３のアンド回路
の出力をそれぞれカウントする第１ないし第３の
カウンタと、該第１ないし第３のカウンタの出力
を入力し前記４進カウンタにクロツク信号を与え
る第２のオア回路とから構成され、前記デコーダ
のQ0出力を第１の点弧用アナログスイツチの制
御端に与え、前記デコーダのQ3出力を第２の点
孤用アナログスイツチの制御端に与えてなる特許
請求の範囲第１項記載の極性反転型整流回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55142387A JPS5768667A (en) | 1980-10-14 | 1980-10-14 | Polarity reversal type rectifying circuit |
| US06/281,085 US4390939A (en) | 1980-10-14 | 1981-07-07 | Electric power source device |
| AU72648/81A AU529606B2 (en) | 1980-10-14 | 1981-07-08 | Circuit arrangement controlling conduction of thyristors |
| GB8121962A GB2086154B (en) | 1980-10-14 | 1981-07-15 | Electric power source |
| CA000383906A CA1191893A (en) | 1980-10-14 | 1981-08-14 | Electric power source device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55142387A JPS5768667A (en) | 1980-10-14 | 1980-10-14 | Polarity reversal type rectifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5768667A JPS5768667A (en) | 1982-04-27 |
| JPH0526430B2 true JPH0526430B2 (ja) | 1993-04-16 |
Family
ID=15314173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55142387A Granted JPS5768667A (en) | 1980-10-14 | 1980-10-14 | Polarity reversal type rectifying circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4390939A (ja) |
| JP (1) | JPS5768667A (ja) |
| AU (1) | AU529606B2 (ja) |
| CA (1) | CA1191893A (ja) |
| GB (1) | GB2086154B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115156A (en) * | 1990-10-01 | 1992-05-19 | Tsui Huai Chou | Apparatus for triggering a plurality of thyristor devices |
| JPH04271281A (ja) * | 1991-02-25 | 1992-09-28 | Sansha Electric Mfg Co Ltd | 電源装置 |
| CN100336150C (zh) * | 2004-11-21 | 2007-09-05 | 中国铝业股份有限公司 | 操作板220v电源跳闸保护装置 |
| US8605472B2 (en) | 2011-10-12 | 2013-12-10 | Thermo King Corporation | Buck-boost rectifier, refrigeration system including a buck-boost rectifier, and method of providing power to a refrigeration unit via a buck-boost rectifier |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE679811A (ja) * | 1965-05-04 | 1966-10-21 | ||
| US3447061A (en) * | 1965-07-12 | 1969-05-27 | Basic Inc | Multi-phase rectifier with inherent phase balance |
| US3611097A (en) * | 1970-02-05 | 1971-10-05 | Gen Electric | Digital control system for ac to dc power conversion apparatus |
| US3735241A (en) * | 1971-12-28 | 1973-05-22 | Engineering Inc T | Poly-phase digital controller |
| JPS5218376B2 (ja) * | 1972-11-15 | 1977-05-21 |
-
1980
- 1980-10-14 JP JP55142387A patent/JPS5768667A/ja active Granted
-
1981
- 1981-07-07 US US06/281,085 patent/US4390939A/en not_active Expired - Fee Related
- 1981-07-08 AU AU72648/81A patent/AU529606B2/en not_active Ceased
- 1981-07-15 GB GB8121962A patent/GB2086154B/en not_active Expired
- 1981-08-14 CA CA000383906A patent/CA1191893A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| AU529606B2 (en) | 1983-06-16 |
| AU7264881A (en) | 1982-06-10 |
| GB2086154A (en) | 1982-05-06 |
| JPS5768667A (en) | 1982-04-27 |
| GB2086154B (en) | 1984-06-20 |
| CA1191893A (en) | 1985-08-13 |
| US4390939A (en) | 1983-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3805141A (en) | Bimodal inverter | |
| GB1431832A (en) | Converter apparatus | |
| JPH0526430B2 (ja) | ||
| US3622804A (en) | System for periodically reversing electrical energy through a load | |
| US3996125A (en) | Apparatus for electrolytically processing aluminium material | |
| NO148504B (no) | Pulsstyreanordning for en trefaset selvfoerende vekselretter | |
| SU372626A1 (ru) | Зависимый инвертор с искусственной коммутацией | |
| RU2088034C1 (ru) | Способ управления m-фазным электродвигателем переменного тока с 2m тиристорным коммутатором и устройство для его реализации | |
| SU1206915A1 (ru) | Устройство дл поочередного управлени параллельно соединенными тиристорами | |
| SU1661936A1 (ru) | Способ управлени инвертором | |
| SU1112523A1 (ru) | Устройство дл управлени мостовым многофазным вентильным преобразователем | |
| SU596664A1 (ru) | Установка дл электрохимической обработки изделий ассиметричным током | |
| SU514397A1 (ru) | Способ управлени вентильным двигателем | |
| RU2366068C1 (ru) | Способ преобразования постоянного напряжения в переменное | |
| SU1545307A1 (ru) | Способ управлени преобразователем трехфазного напр жени в высокочастотное однофазное | |
| SU1200372A1 (ru) | Устройство дня управления трехфазным инвертором | |
| GB1287116A (en) | Inverters | |
| SU733072A1 (ru) | Тиристорный преобразователь дл питани гальванических ванн | |
| RU8847U1 (ru) | Стабилизатор переменного напряжения | |
| SU1069150A1 (ru) | Преобразователь кода в напр жение | |
| SU1661942A1 (ru) | Непосредственный преобразователь частоты | |
| SU1742959A1 (ru) | Трехфазный умножитель частоты | |
| KR100274471B1 (ko) | 전류반전형 정류기 | |
| SU474897A1 (ru) | Устройство дл управлени тиристорным широтно-импульсным преобразователем | |
| SU145927A1 (ru) | Преобразователь посто нного тока в трехфазный переменный ток |