JPH05264657A - スキャナ経路割り当て装置 - Google Patents

スキャナ経路割り当て装置

Info

Publication number
JPH05264657A
JPH05264657A JP4271407A JP27140792A JPH05264657A JP H05264657 A JPH05264657 A JP H05264657A JP 4271407 A JP4271407 A JP 4271407A JP 27140792 A JP27140792 A JP 27140792A JP H05264657 A JPH05264657 A JP H05264657A
Authority
JP
Japan
Prior art keywords
scanner
connection
test
instrument
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4271407A
Other languages
English (en)
Inventor
Calvin S Winroth
カルヴィン・エス・ウィンロス
Michele J Chabot
ミシェレ・ジェイ・シャボット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Genrad Inc
Original Assignee
Genrad Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genrad Inc filed Critical Genrad Inc
Publication of JPH05264657A publication Critical patent/JPH05264657A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31707Test strategies
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 自動試験装置に係り、スキャナ状態の決定に
関する。 【構成】 自動回路試験器10が、試験器の計器と試験
される装置との間になされる接続を計器の端子と試験さ
れる装置の試験点に関して、これらの接続を実行すべき
スキャナ状態を特定する事なく、特定する試験プログラ
ムをそのメモリ29に含む。システムプログラムがスキ
ャナ20と他の試験器の部品の現在の構成を検査し、ス
キャナが構成される要素の同一性と位置を決定する。次
に、各スキャナ要素の低レベル記述を調べることによ
り、該試験プログラムにより特定される計器と試験点の
接続が帰結される経路を該プログラムが検索する。試験
プログラムは、かくして、採用された特定のスキャナの
構成を「知る」事なく、スキャナ状態の変更を指令でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、自動試験装置に係り、
特にこのような装置のスキャナ状態の決定に関する。
【0002】
【従来の技術】代表的な自動回路試験器は、一般的には
取り付け具である「爪床」を用いている。これは、一般
的には回路基板である試験される装置(DUT)上の試
験点に多数の試験点で接触するスプリングで付勢される
多数のプローブ(「爪」)を包含している。これらの爪
は、次には、前記試験点の信号を駆動すなわち検出する
計器の端子に導く「システムピン」に接続される。
【0003】特別の回路基板の試験を完成するには、試
験計器と基板上の多数の試験点との間の接続が要求され
るだろうが、試験のどんな所定の部分でも一般的には試
験点のほんの一部だけが用いられるので、試験計器の数
は可能な基板の試験点の数よりもはるかに小さいことも
ありうる。したがって、試験計器は多重化されることが
ある。自動回路試験器においては、計器とシステムとの
間を接続する、この多重化及び関連するスイッチングを
なす装置はスキャナと呼ばれる。
【0004】一般的には、スキャナは複数の回路基板で
具体化され、そのそれぞれが取り付け具にその縁に沿っ
て挿入される。ある種のスキャナ基板は、スキャナのス
イッチをシステムピンに接続できる計器を追加的に含む
が、他の配置では計器用の個々のカードを用いている。
前者の方法は、試験器のある製造業者によりなされ計器
の使用法に「購入者を閉じ込める」傾向があるために、
後者のやり方がしばしば好まれる。それに応じて、自動
試験装置産業は、異なる試験装置製造業者が共通の計器
制御規約を実施する「開かれた構造」の方向へ移行する
ことによって答えた。彼らは、計器が共通の規約に従う
限り、他の供給者が製造した計器に用いることができる
ソケットを供給する。
【0005】回路基板の試験をするために、回路試験器
は、試験の命令の表を含む試験プログラムに従う。各命
令は、1クロックサイクルの間に複数の試験点に印加及
び/又は検出されることが期待される1組の信号(「ベ
クトル」)を特定する。試験プログラムに従って、試験
器は、1群の命令により特定される(時には「バース
ト」と呼ばれる)1組の順序をある状態のスキャナに印
加し、それにより計器と試験点との間に1組の接続がで
きる。次に、試験器は概してスキャナの状態を変更し
て、それにより更に信号順序を印加する前に、異なる組
の接続をなす。試験プログラムは、目的とする接続の組
を明らかにする接続の明細を更に含む。
【0006】試験プログラムを発生するある点で、各ベ
クトル成分及びこれらのベクトル成分が印加されるべき
各試験点を印加すべき計器の型を特定する段階でプログ
ラムが書かれる。すなわち、それによりそれらの接続が
なされるべきスキャナの接続を特定することなく、計器
の端子とDUT試験点との最終の接続をプログラムが特
定する。この段階でのプログラムは、そこで、それらの
最終の接続をなすのに要求されるスキャナの状態を特定
する接続の明細に高レベル接続の明細を変換するように
特定の試験器の構成用に特定して書かれたソフトウェア
によりコンパイルされなければならない。
【0007】
【発明が解決しようとする課題】しかし、この変換操作
の構成を特定する特性は、重要な負担を付け加える。特
に、コンパイラは新たな試験器の構成毎に書き換えるか
又は大きく増補しなければならない。開かれたシステム
の利点の一部、すなわち増大した再構成可能性、がかく
して損なわれる。
【0008】
【課題を解決するための手段】スキャナを特定しない段
階で試験点に対する計器の接続を特定し、多様性に富ん
だスキャナシステムの構成を操作できる試験プログラム
に応答してスキャナを操作できるスキャナドライバを試
験器が備えれば、前記の付け加えられた負担を除去で
き、かくして再構成可能性の利点をより容易に得られる
ことを我々は認識した。もちろん、この種のスキャナ
は、それが遭遇し、その結果スキャナシステムを適当な
状態にすることのできる種々の可能なスキャナシステム
の構成に関する情報のライブラリにアクセスする必要が
あろう。この種のライブラリは、実用的であるにはあま
りに多くのメモリを占有する可能性がある。しかし、ラ
イブラリが特定の形式で提供されれば、必要なメモリの
大きさは処理し易く保つことができるということを更に
我々は認めた。
【0009】特に、各の可能な構成と、各構成に対して
その状態でなされた接続とを表にするよりも、むしろよ
り低い段階での情報と、すなわち可能なスキャナ部品
(例えばスキャナ基板)の表として、及び各部品に対し
てそれが含むスイッチと該スイッチが接続する接続点と
を我々は用意した。この段階での保管は、メモリのより
少ない大きさの次元を必要とする。
【0010】スキャナドライバが与えられたスキャナシ
ステムの構成と動作する時、該スキャナドライバは、例
えばその部品であるスキャナ基板とそれらの位置に関し
てスキャナシステムを承知している。それで、試験プロ
グラムの試験点に対する計器の接続の詳細に応答して、
このようにして確認された所望の接続を供給するための
スキャナ部品を介してスキャナドライバが検索する。
【0011】スキャナで特定した低レベルの部品情報及
びスキャナ及びこの低レベル情報から最終のスキャナシ
ステムの構成を駆動するためのスキャナと無関係に検索
する能力としてスキャナシステムの構成の情報を提供す
ることにより、開かれたシステムが提供する再構成可能
性の利点を十分に利用できるスキャナと独立のドライバ
を我々は得た。
【0012】
【実施例】図1は、本発明の教示が用いることのできる
多くの型の自動回路試験器の一つをブロック図形式で表
す。試験器10は、DUTに信号を供給するドライバ/
検出器14の形式のディジタル試験計器を用いてDUT
12を試験し、その結果該DUTが発生する信号を観察
する。ディジタル計器14に加えて、波形発生器16や
ディジタル電圧計18のようなアナログ計器も試験器は
用いて差し支えない。
【0013】試験計器をDUT12に接続するために、
一般的な自動試験装置はスキャナ20と取り付け具22
を用いる。スキャナ20は多数の位置を固定したシステ
ムピン24を提供し、これらのピンはDUTへ及びDU
Tからの信号を運ぶ。しかし、これらのピンは、任意の
特定の回路基板上の試験点が整列した物理的位置にある
のではなく、システムピン24上の信号は各基盤の型又
は群に対して異なる物理的位置を指示されなければなら
ない。このことが取り付け具22の目的であって、取り
付け具22は、DUT12上の所望の試験点に対して特
定された位置にある固定ピン(「爪」)とシステムピン
24との間の接続をなす。
【0014】多くのDUTにとって、爪26の数は非常
に大きいが、任意のある時刻に用いられるのはそれらの
うちの少数に過ぎない。例えば、1個のDUTは多数の
部品を有し、それらが全体としては多数の試験点を必要
とするかも知れないが、任意の時刻には試験プログラム
はDUT上の1個の独立した部品又は回路のみを試験す
ることが可能である。したがって、この試験は、その部
品又は回路及びその部品又は回路を切り離すためにその
動作が影響を受ける他の2・3の部品又は回路の特定の
端子と電気的に交信する試験点のみを関係させて差し支
えない。その特定の部品又は回路の試験においては、試
験器は他の試験点のすべてを遊んだ状態にしておく。そ
の後に、システムが基板上の他の部品又は回路を試験す
るときには、それは他の試験点の部分集合を用いる。
【0015】試験の各部分にはすべての爪26の中の小
さな部分集合のみが必要なので、試験のどの部分におい
ても一般にはシステムピン24の小さな部分集合のみが
用いられる。したがって、多くの場合に各システムピン
24に専用の独立した試験計器を供給するのは無駄であ
ろう。ディジタル電圧計18や波形発生器16のような
アナログ計器においては、一時に用いられるこの種の計
器の数は通常はドライバ/検出器14の数ようもはるか
に少ないので、とくに当てはまる。試験器は、それ故、
スキャナ20を含み、このスキャナ20は、バースト間
で計器とシステムピン24との間の接続を切り替えるス
イッチの行列及び他の回路要素であり、それにより個々
の計器が試験の異なる部分に対して異なる爪を用いるこ
とができる。
【0016】試験器の制御回路要素は、コンピュータ2
8、そのメモリ29、シーケンサ30及びスキャナドラ
イバ34で具体化してよい。バーストに対して試験器を
準備するために、コンピュータ28は、例えば工業基準
MXI及びVXIバス36及び38によりスキャナドラ
イバ34と通信し、スキャナ20が計器とシステムピン
24との間を接続することができるように接続を特定す
る。スキャナドライバ34は、以下に説明する個別のス
キャナバスによりスキャナ制御信号をスキャナに印加す
ることにより応答する。また、VXIバス計器バスとし
て機能し、個々の試験点が受信すべき又はバースト期間
中発生することの予期される信号を表す値をそれにより
コンピュータ28がピンメモリ32にロードする計器制
御信号を搬送する。コンピュータ28は、同様に、ディ
ジタル電圧計18のようなアナログ計器を、このような
計器が試験器の標準の部分として含まれる場合には、プ
ログラムしてよい。この代わりに、システムの通常の部
分としては存在せず、VXIバスに接続されないであろ
う波形発生器16のようなアナログ計器をスキャナ20
に接続し、出来うるならばコンピュータ28により独立
にプログラムして差し支えない。
【0017】実際のバーストの間の実時間制御に対し
て、コンピュータ28は、制御を高速シーケンサ30に
移し、高速シーケンサ30がドライバ/検出器14及び
ピンメモリ32をクロックし、同様に他の計器も制御し
て差し支えない。
【0018】バーストが終了したとき、コンピュータ2
8はピンメモリ32及び、例えばディジタル電圧計18
から結果を読み取り、次にバーストのために検出器の状
態を変更する。またコンピュータ28は、そのとき又は
その他のバーストの後で、表示器40のような適当な装
置を用いて、結果を表示する。
【0019】図2は、図1のある要素が本発明の実施例
と仮定してよい物理的な配列を示す。図2は、従来の方
法でVXIバス38が試験器のシャーシ42の底部の近
くの水平面内にある背面バスとして供給されていること
を示す。図1のドライバ/検出器14及びディジタル電
圧計18は、VXI背面38に挿入された多数の回路基
板により供給され、それらの動作をプログラム及びその
他の方法で制御する計器制御信号を受信する。図2は、
これらの基板44の中の1枚のみを描いているが、一般
的な試験器は、物理的に並行に配列された多数のこの種
の基板を用いるであろう。図2は、これらの他の基板が
挿入されるコネクタを省略している。
【0020】この回路試験器は、複数の回路基板にスキ
ャナ20を提供する。2枚のスキャナ基板46及び47
のみを図2に示すが、一般の配列では多数を用いるであ
ろう。図示された実施例において、図1のスキャナ20
は更にスキャナ背面バス50を含み、この背面バス50
はVXI計器バス38とは分離されているが、物理的に
は大体それに平行である。スキャナ基板46は基板44
の上方の縁でコネクタ48に挿入され、基板44はそこ
にアナログ計器又はドライバ/検出器が信号を駆動及び
/又は検出するポートを提供する。またスキャナ基板4
6及び47がスキャナバス50上のコネクタ51のよう
なコネクタに挿入され、そこからスキャナ制御信号を受
信する。また、それらはバス50によって計器及びDU
T信号を送受信する。
【0021】簡単のために図2はそれによりコンピュー
タ28がスキャナ20と交信する従来のVXI背面38
のMXIバスへの接続の大部分を省略している。しか
し、上に説明したように、コンピュータは信号をVXI
背面38へ送信し、適切にデコードされたこれらの信号
の幾分かはスキャナドライバ34によりスキャナ20へ
転送され、スキャナドライバ34は図2にスキャナ基板
46及び47と平行に向けられた回路基板34に具体化
されたものとして示されている。「スロット0」基板5
2がVXI背面38とスキャナドライバ34との接続を
なす。
【0022】スキャナ基板46及び47の上方の縁はコ
ネクタ54及び56を提供し、コネクタ54,56は、
図示しない他のスキャナ基板上の対応するコネクタと共
に図1のシステムピン24の一部を含む。また、スキャ
ナ基板46及び47の上縁に含まれて例えば図1の外部
波形発生器16からの同軸ケーブルを取り付けるための
コネクタ58が存在する。(もちろん、波形発生器は、
ドライバ/検出器や電圧計が設けられたと同様に設ける
ことができる。すなわちそれはスキャナ基板とVXIバ
スとの間に接続することができる。)DUT12を試験
するために、試験器10は、DUTのために書かれ、そ
の内容の一部が図3に示されたメモリ29に存在する試
験プログラム60に従う。しかし、本発明によれば、試
験プログラム60は、試験システム10が採用する特定
の試験器構成に特定のものではない。特に、それは試験
器内の種々の型の計器及びスキャナ基板44及び46の
位置に関する何らの仮定にも基づいてはいない。したが
って、特定のバーストに対する接続の配列の特定にあた
って、それは明白にスキャナ状態を与えるものではな
い。その代わりに、それは、例えば第一のドライバ/検
出器が第一の試験点に接続されるべきであり、一方ディ
ジタル電圧計の出力端子は第二の試験点に接続されるべ
きであることを特定する。そこで、試験器は、記述のこ
の段階から試験器10の特定の配置に特有の記述の段階
に翻訳する。
【0023】この目的で、本システムは、現在の試験器
の配置を決定するルーチンの初期化を含む実行中のシス
テムプログラム62により試験プログラム60の実行を
優先する。例えば基板44及び46が図4に示す(非常
に簡易化した)接続形態を有し、22番目の試験器スロ
ットにあると仮定する。さらに、取り付け具64が設置
され、その接続は図4に示すものと仮定する。使用者か
らの指令又は取り付け具の(図示しない)同定レジスタ
の問い合わせのいずれかから、システムプログラムは取
り付け具の同一性について知らされ、試験器が用いるで
あろう種々の取り付け具の記述を含む取り付け具記述フ
ァイル65からその取り付け具の記述を持って来る。こ
のようなファイルは一般的には試験器メモリ29の大容
量記憶メモリに存在する。取り付け具の記述は、DUT
の試験点に対する使用者の命名と、期待されるスキャナ
基板が基板の試験で期待される位置にある場合にそれに
対してそれらの端子を取り付け具が接続するスキャナ基
板端子(「システムピン」)との対応を明らかにする。
図4に示す3個の試験点に対しては例えば表1に示す項
目であってよい。
【0024】表1.取り付け具記述ファイル TP1 V22.A TP2 V22.B TP3 V22.C 左側の列の第一の項目は、使用者がTP1と呼ぶ試験点
を特定し、右側の列の第一の項目は、取り付け具が試験
点TP1を22番目のスロット(「V22」)のスキャ
ナ基板、特にそのスロットで取り付け具が目的とするD
UTの試験のために必要な型の基板の接続点Aと呼ばれ
る接続点に接続することを表示する。取り付け具は同様
に試験点TP2及びTP3を接続点V22.B及びV2
2.Cに接続する。
【0025】次に、システムプログラムはスキャナ構成
を決定する過程へ進む。特に、スキャナバス50上に送
信された信号により、システムプログラムは、スキャナ
基板46上の制御回路要素74から内部の型レジスタの
型同定内容を得る。上述したように、図示した実施例の
取り付け具情報は、試験器のスキャナ基板の適当な同定
と配置を与え、その実施例において、このステップは単
に適当なスキャナ基板が存在することを確認するだけで
ある。他の実施例では、それに対して試験点の接続が対
応するが、このような情報が一般には特定のスキャナ構
成を含まないであろう物理的な縁のコネクタ位置だけに
より試験点の接続を特定して差し支えない。
【0026】かくして得た同定情報を用いて、システム
プログラム62は、スキャナ基板記述の要素ライブラリ
であるスキャナ記述ファイル66から、基板46の制御
回路要素74が同定した特定のスキャナ基板の型の記述
を得る。
【0027】このファイルの内容は、表2に明らかにし
た型であってよい。
【0028】 名前HF1/I及びHF1/Oは、やがて説明する目的
でそれらの接続点を他のものから区別する。
【0029】この表のリレービット列の各項目は、スキ
ャナ基板46のリレー状態レジスタ76の異なるビット
位置を表す。各ビット位置は、スキャナ基板46を構成
するリレー78の異なるビット位置の状態を表す。「側
面1」列にリレーの1側面上の接続点の名を示し、側面
2列にはリレーの他の側面の接続点の名を含める。した
がって、リレー状態レジスタ76のビット位置01の内
容を設定する制御信号をスキャナバス50上に送信する
ことにより、それにより接続点Aを接続点Eに接続する
リレーをコンピュータが閉じることができる。同様に、
その状態がビット位置10により表されるリレーを閉じ
ることにより接続点Eは順に接続点Gに接続される。さ
らに、表2はある接続点をスキャナ基板の端子として同
定する。特に、表2は(取り付け具の側縁のコネクタ端
子である)接続点A,B及びC並びに(計器の側縁のコ
ネクタ端子である)接続点G,H及びIをそうして記載
してある。
【0030】スキャナと独立のスキャナドライバを用い
るのを許容するのは、この形式のスキャナ構成情報の保
存である。任意のこの種のドライバは、もちろん、現在
のスキャナシステムの構成を知らされていなければなら
ず、現在の情報の詳細にたいするスキャナ構成情報の何
らかの一般的なライブラリを参照しなければならない。
しかし、このようなライブラリは、もし提供されたとし
ても、例えば全スキャナシステム状態の形式で、最終の
接続の組み合わせを帰結するような法外に大きなものと
なるであろう。一方、図に示した形式では個々のリレー
の閉鎖及びその結果として生じる個々の接続点の組の接
続のみを記入してあり、必要なスキャナの詳細情報が合
理的な量のメモリに含めることができ、所望の最終的な
接続をドライバのスキャナに依存しない検索ルーチンに
より引き出すことができる。
【0031】要するに、我々は、(1)スキャナ基板の
特有な中間的な接続点レベルの情報の管理できる大きさ
のライブラリと(2)そのライブラリの個々の部分を必
要とされるような最終的接続レベルに変換するスキャナ
に依存しない検索プログラムとに最終的接続情報源を分
離することにより、スキャナに依存しないドライバを実
行可能にした。
【0032】初期化プログラムは次にVXIバス38上
の計器スロットを問い合わせる。22番目のスロットを
指定する問い合わせがVXIバス38に現れたとき、基
板44の制御回路要素68の基板型同定レジスタからの
出力がバス38に印加され、システムプログラム62が
この基板型情報を用いて計器インターフェイスファイル
67から基板44に関する情報を取ってくる。ファイル
67は、試験器で用いられるような計器の各変形例に対
して、それが接続できるスキャナ基板の各型に対するそ
の計器のインターフェイスの記述を含む。したがって、
初期化プログラムは、基板44の計器型と基板46のス
キャナ基板型の間のインターフェイスを記述する情報を
取り込む。
【0033】例えば基板44がDSVMと命名された型
であり、この種の基板は(不定型に)2個のドライバ/
検出器14a及び14b並びにディジタル電圧計18を
含むものと仮定する。計器インターフェイスファイル6
7の適切な部分を表示する表3の左側の列は、使用者に
一般にD/S1及びD/S2(すなわちドライバ/検出
器入力/出力導線)として知られている計器の2本の導
線とDVM(すなわちディジタル電圧計18の入力端
子)として知られている導線を載せている。
【0034】表3.計器インターフェイス記述ファイル D/S1 G DVM H D/S2 I これらの導線の各々に対して計器インターフェイスファ
イルは、計器の基板を挿入できるスキャナ基板の各型に
対して独立の対応する項目を含む。各項目は、計器の基
板をその項目に対応するスキャナ基板に挿入することに
より記載された導線がそれに接続されるスキャナ基板の
端子の名前を明示する。表3の右側の列は、それに計器
の基板が挿入されるスロットを占めた時にシステムプロ
グラムが同定したスキャナ基板の型に対応する項目を載
せている。
【0035】システム基板が置かれるスロットのこの情
報及び同定からシステムプログラムは、互いの間でのみ
ならず他のスキャナ基板の同様なスキャナ端子からスキ
ャナ基板上の端子を区別するスキャナ端子名と計器の導
線名との対応を明らかにする表4の項目を端子デコード
表70に置く。
【0036】表4.デコード表項目 スロット 計器の導線 スキャナ端子 22 DSVM D/S1 V22.G 22 DSVM DVM V22.H 22 DSVM D/S2 V22.I 表4は、システムプログラムが、スキャナ基板にスロッ
ト22で取り付けられたDSVM型の計器の存在を記録
したこと並びにD/S1、DVM及びD/S2と命名さ
れた計器の端子が、V22.G、V22.H及びV2
2.Iのスキャナ端子、すなわち22番目のスロットの
スキャナ基板の接続点G、H及びIにそれぞれ接続され
ていることを示す。
【0037】表2及び4の情報から、システムプログラ
ムは、次に、それぞれの個別の接続点に対してリレーが
それを接続できる他の接続点を載せるスキャナ接続点接
続表77を創り出す。表5は、個別の基板データで接続
点Aとして引用された接続点に対する項目を描く。
【0038】 表5.スキャナ接続点接続表項目 接続点 使用計数 端子の接続点か? 接続項目 リレー V22.A 0 Yes V22.D 2201 V22.E 2202 V22.F 2203 今や接続点V22.Aとして知られるこの接続点は、そ
の内容が最初0であるが、試験の実行の間に変化するこ
とのできる使用計数に供給される。接続点V22.Aに
対して、「接続項目」すなわちそれにそれを接続できる
接続点及びそれによりそれらの接続がなされる関連する
リレーの表が存在する。システムプログラムは、スキャ
ナ記述ファイルの側面1及び側面2部分の情報からこの
表をコンパイルする。
【0039】また、接続点が「端子の接続点」であるか
否か、及びもしそうであれば、それは端子の接続点のど
の型であるかの表示が接続点の項目に含まれている。端
子の接続点は、計器又は取り付け具又はスキャナバスに
直接に接続されるものである。このような表示の目的
は、接続のアルゴリズムの説明から明らかになるであろ
う。
【0040】スキャナ記述ファイル情報から容易に明ら
かな接続表の項目に付け加えて、システムプログラムは
内部基板の接続に関する情報を付け加える。例えば、こ
こに参照として組み込まれる1991年2月22日に出
願されたサリバン(Sullivan)他による「個別
の計器とスキャナバスを有する自動回路試験器(Aut
omatic Circuit Tester wit
h SeparateInstrument and
Scznner Buses)」と題する米国特許出願
第660,289号に記載されたように、制御信号をス
キャナに導通するスキャナバス50もスキャナ基板間の
試験信号を導通して差し支えない。したがって、システ
ムプログラムの設定された部分の最終的なパスはスキャ
ナ基板間の接続についての情報を付け加える。ここで表
2の特定の名HF1/I及びHF1/Oは次の意味を有
する。すなわち、それらは、それらの接続点が、スキャ
ナバスの特定の信号線の1又は他の側面に接続されてい
ることを表示する。この表示の結果として、システムプ
ログラムは、例えばV22.HF1/Iのための接続表
にV21.HF1/Oを付け加え、V22.HF1/O
のための接続表にV23.HF1/Iを付け加える。
【0041】試験器10がこの表を用いる方法は、これ
から単純な試験例と関連して説明される。上述した初期
化の後、コンピュータ28が実行しようとする試験は、
例のために、2個の共に作用する接続に印加されると我
々が仮定するバーストを含む。第一の接続においては、
試験点TP1及びTP2並びに使用者がDSVM1.D
/S1及びDSVM1.DVM1として参照した計器の
端子は、すべて一緒に接続される。第二の接続において
は、試験点TP3は、計器端子DSVM1.D/S2に
接続される。
【0042】図5及び6は、本発明を採用する試験器の
システムプログラム62がこれらの接続をどのようにな
すか決定するのに用いて差し支えない模範となるルーチ
ンを描写する。図5の第一のブロック90は、試験プロ
グラム60から第一の接続を読み取ることを表す。試験
プログラムは、それらのスキャナ形状に無関係な名前、
すなわちTP1,TP2,DSVM1.D/S1及びD
SVM1.DVM1によりこれらの端子を同定する。こ
の点で、表はまだ、試験プログラムが特定した計器名
「DSVM1」を含まないが、それらは少なくともDS
VMと呼ばれるものを有し、「DSVM1」は「DSV
Mの第一のもの」を意味する。したがって、システムプ
ログラムは、計器列のDSVM項目用のそのデコード表
を検索し、スロット22のものを見いだす。(使用者は
通常この自動計器命名能力を好むが、使用者に自身で選
択する選択肢を与えても差し支えない。)したがって、
計器位置表88(図3)に表6に明らかにするようにD
SVM1とみなすことのできる特定のDSVMの位置を
明らかにする項目を記入することによってそのDSVM
を「DSVM1」と命名する。
【0043】表6.計器位置表項目 計器名 スロット番号 DSVM1 22 次に、ルーチンは、そこで計器位置表88及び端子デコ
ード表70(図3)を調べ、試験プログラム60の計器
端子名をそれらが接続されるスキャナ端子名、すなわち
端子V22.A、V22.B、V22,G及びV22.
Hに変換するブロック92のステップに進む。ルーチン
は、任意にこれらの端子の一つ、例えば端子V22.A
を「基礎」端子として選び、それを実行表96(図3)
に置き、他の3個の端子を検索表98に置く。次に、そ
のタスクは基礎端子から検索表端子への経路を見い出す
ことである。
【0044】ブロック100は、実行表中の次の接続点
V22.A(この場合は実行表中の唯一の接続点)をそ
れが処理する被験接続点として表す。被験接続点の処理
は、被験接続点から他の接続点へのなんらかの単一のリ
レー結合が、基礎接続点から検索表接続点への経路の一
部である可能性を有するかどうか決定することを含む。
この目的で、システムプログラム62は、端子デコード
表70の被験接続点の項目を調べ、被験接続点の端子デ
コード表の項目の各「接続項目」のためにその接続項目
が、(1)検索表接続点の一つで、したがって確実に所
望の接続経路の一つの一部であるかそれとも(2)失格
となる基準に当てはまって経路の一部として確実に除外
できるかを決定する。両者質問への答えがノーであれ
ば、接続項目はそれ以上の処理のために実行表中に置か
れなければならない。これがブロック101〜106に
より繰り返されるステップの機能である。
【0045】特に、ルーチンを介する第一の経路で、ル
ーチンは、全ての被験接続点の接続項目を検査している
わけではないであろう。そこで、ブロック101ステッ
プの結果は肯定的であろう。表5が示すように、被験接
続点V22.A(図4)のに対する接続項目の一つは接
続接続点V22.D(図4)であり、ブロック102は
これを検査すべき第一の接続項目として表す。決定ブロ
ック103は、この接続点が実行表の中の接続点の一つ
であるか否か、すなわち所望の接続経路の潜在的な結合
としてそれが既に同定されているか否か決定することを
表す。もしそうであるならば、これ以上の処理は不要で
あろうから、そこでループは次の接続項目について開始
する。そうでない場合は、ルーチンは、現在の接続項目
が検索表にあるか否かを決定するブロック104の試験
へ進む。接続項目V22.Dは検索表上の3個の端子V
22.B,V22.G及びV22.Hの一つではないの
で、この決定の結果は否定である。
【0046】このことは、しかし接続点V22.Dが、
接続されるべき端子の一つに最終的に導く経路の一部で
はあり得ないことを意味しない。したがって、ルーチン
は、被験接続点及び現在考慮中の接続項目間の結合が、
基礎端子が接続されるべき端子の一つに対する経路の潜
在的な部分としてこの点で取り除けるか否かを決定する
次のステップに進む。ブロック105は、例えば(被験
接続点の項目に対立するものとしての)現在の接続項目
のスキャナ接続点接続表の項目を調査し、その項目が用
いられるか否か、すなわちその使用計数分野にある項目
が0以外の値を有しているか否かを決定することを表
す。もしそうであれば、この接続項目は現在の接続の一
部として用いることはできない。というのは、そうする
とその接続項目が既に一部である接続により接続される
端子に対して現在の接続の端子を少なめに与えることと
なるだろうからである。
【0047】現在の接続項目V22.Dが用いられる場
合は、ルーチンは決定ブロック106に進む。このブロ
ックにより表されるステップは、現在の接続項目のスキ
ャナ接続点接続表の項目の端子接続点分野の内容で分岐
する。接続項目が端子接続点であれば、すなわちそれが
取り付け具端子又は計器端子であれば、それは現在の接
続と結び付けられるべきでない。その代わりに、それは
何らかの他の接続、その目的が他のものに対するその端
子に接続すべき接続にとっておくべきである。ブロック
104及び106の試験が所望の接続経路の結合として
現在の接続を除外できない場合は、ブロック107に示
すように、その接続項目は、実行表、すなわちその接続
項目が接続に含まれる可能性のあるものとして検査され
るべきである接続点の表に追加される。基礎接続点以外
の何らかの接続点が実行表96に置かれたときは、それ
は、それらの接続点間の接続をなすリレーの指示と同様
にそのスキャナ接続点接続表の項目中にその接続点がス
テップ102で見い出された基礎接続点の名前から成る
逆方向ポインタを伴うべきである。次に、ルーチンは、
ブロック103,105及び106により表されるステ
ップのいずれかで肯定の決定をなす場合は、決定ブロッ
ク101へ戻る。
【0048】接続接続点V22.Dが考慮されたとき
は、さらに2個の接続項目、すなわち接続点V22.E
及びV22.Fが現在の被験接続点V22.Aのために
スキャナ接続点接続表の項目中に残り、ルーチンはそれ
らの2個の接続点のためにそれが接続点V22.Dのた
めにしたのと同一のステップのシーケンスを通って進
む。しかし、それが接続点V22.Fについて終了した
ときは、ブロック101で表される決定の結果は否定で
あり、ルーチンはブロック99で表される実行表に何ら
かの項目が残っているか否かの決定に戻る。ルーチン
は、それが既にこの接続のために試験が指名した端子の
全てを接続する経路を見い出していた場合はブロック9
9のステップには達しない。したがって、実行表に何の
線も残っていない場合は、図5のルーチンが課す基準に
より接続経路は見い出せない。ルーチンは、使用者にこ
の事実を報告するか又はブロック106の基準を課さな
いような代わりのルーチンに進む。
【0049】しかし、通常は試験設計と試験器の手段の
数によりこの事柄が防止され、ブロック99の結果は肯
定である。その結果は、実行表の次の項目が被験接続点
として選択されるステップ100である。例えば、次の
項目は接続点V22.Dである。
【0050】新しい接続点のスキャナ接続点接続表項目
を検査して、ルーチンは、ステップ101で肯定の決定
をなし、ステップ102で接続点V22.A、すなわち
以前の被験接続点を処理のために選択する。この接続点
は、既に実行表にあり(かつ事実「実行」された)、結
果として生じるブロック103の試験の肯定の結果がか
くして試験にこれらの2個の接続点間の結合を考慮して
再び回避することを可能とする。
【0051】次に、ルーチンは、ステップ101から他
の肯定的結果を得、被験接続点V22.Dのスキャナ接
続点接続表項目の次の接続点である接続点V22.Bに
対するステップ102及び203を実行する。その接続
点は実行表にないので、ルーチンは、接続点V22.B
が全く検索表にあることを決定するステップ104に進
む。すなわち、基礎接続点からそれが接続される線の一
つへの経路が見い出された。したがって、ルーチンは、
ブロック108で表されるステップへ進む。このステッ
プでは、現在の接続項目V22.Bが発見表118に置
かれ、検索表から取り除かれる。
【0052】次に、ルーチンは、ブロック109で表さ
れる決定ステップに進み、このステップではより多くの
端子が検索表に残っていることを示す。すなわち接続点
V22.G及びV22.Hへの経路はまだ見い出されて
いない。次に、ある接続形態で検索表の、既に見い出さ
れた経路の端子点である接続点V22.Bのような接続
点が、基礎接続点から第二の表の他の接続点への経路の
結合として用いられることができることも可能である。
したがって、検索表が空でない場合は、現在の接続項
目、接続点V22.Bの処理は、たとえその接続点が今
や所望の接続経路残って終端にあることが知られていて
も継続する。しかし、接続点V22.Bは端子接続点で
あるので、ステップ106で分岐することはそれが実行
表に付け加えられるを阻止する。
【0053】再びブロック101及び102により表さ
れるステップを実行し、ルーチンは進み、ブロック10
3が指示するので、被験接続点V22.Dのスキャナ接
続点接続表項目の次の接続点V22.Gが既に実行表に
あるか否かを決定する。それは否定であるので、ルーチ
ンは現在の接続項目が検索表にあるか否かのブロック1
04の試験を実行する。この試験の肯定的結果は、ブロ
ック108が指示するように、接続点V22.Gを検索
表から取り除き、発見表に置く。
【0054】次の反復は同様に端子V22.Hが検索表
にあることを見い出す。その端子V22.Hは、したが
って、検索表から取り除かれ、発見表に置かれる。接続
点V22.Hは検索表の最後の項目であったので、試験
109は肯定の結果を出す。すなわち、経路は、任意に
指示された「基礎」端子V22.A(また、試験点TP
1として知られた)からスキャナ回路要素を介して第一
の接続がそれを結合しなければならなかった全ての端子
へ見い出された。
【0055】残ったことはリレーをそれらの経路に設定
することである。ブロック110で表されるこのステッ
プは、発見表の項目の一つと共に出発し、同定した経路
の以前の接続点を表す実行表への随伴するポインタに従
う。次に、それは、その接続点に随伴するポインタに従
い、この方法でそれが基礎接続点に達するまで続行す
る。それがそうするとき、それは、ポインタに従ってそ
れが遭遇する結合をその項目に置くことにより第一の接
続として接続表124(図3)に項目をコンパイルす
る。
【0056】発見表接続点V22.Bについて開始する
ことにより、例えば、ルーチンは、第一の接続に対する
接続表項目に接続点V22.Bから接続点V22.Dま
での結合及び接続点V22.Dから接続点V22.Aま
での結合を置く。次の発見表接続点V22.Gについて
開始し、ルーチンは、その接続点から接続点V22.D
ヘの結合にのみ入る。というのは、接続点V22.Dか
ら基礎接続点V22.Aまでのそれ以上の結合は、既に
第一の接続の接続表項目に載せられているからである。
【0057】ルーチンは、最後の発見表項目線V22.
Hから逆にたどることにより項目を完成する。表7は、
結果として生じる項目を与える。
【0058】表7.接続表項目,接続1 接続1D:1 第一の接続点 第二の接続点 リレービット V22.B V22.D 2203 V22.D V22.A 2200 V22.G V22.D 2209 V22.H V22.D 2212 第一の接続に対してコンパイルされた経路の情報を有し
て、次に、ルーチンは、表7から記載されたリレービッ
トを設定することによりリレーを動作させる。また、そ
れは、その接続に載せられた各接続点に対するスキャナ
接続点接続表の使用計数項目を増分する。(使用計数分
野は、たとえその接続点が第一の接続に対する経路情報
で1度以上記載されたとしても各接続点に対して1度だ
け増分される。)図5のルーチンは、次に、ブロック1
11が指示するように、一時の検索、発見及び実行表を
空にすることにより終了する。
【0059】上述したように、このバーストに対しては
第二の接続がなされなければならない。この接続に対す
る接続要求は、試験点TP3がドライバ/検出器端子D
SVM1.D/Sへ接続されることである。計器市及び
端子デコード表70及び88への参照は、これをスキャ
ナ端子V22.Cからスキャナ端子V22.Iへ移す。
次に、システムプログラムは上述した方法で図5及び6
のルーチンに従う。その結果は、使用計数分野を増分
し、表示されたリレーを設定する接続表への(表8で与
えられる)第二の接続の項目である。
【0060】表8.接続表項目、接続2 接続ID:2 第一の接続点 第二の接続点 リレービット V22.C V22.E 2207 V22.E V22.I 2216 前述のルーチンに従ってスキャナドライバ34に設定さ
れたレジスタ76のようなリレーレジスタを用いて、リ
レー98は、それらが適当な接続をなす状態を仮定し、
メモリ32a及び32bにバーストの間に印加されるべ
き値をロードすることによりコンピュータ28は更に来
るべきバーストの準備をする。コンピュータ28は、同
様に他のピンメモリ装置をロードする。これらの値を入
力すると、次に検出器30を、バーストを印加し、結果
を記録するように種々の計器を動作させるようにする。
図4においては、メモリ32a及び32bは、ベクトル
要素を印加し、結果を記録するメモリを表し、コンピュ
ータ28は、通常、次のバーストを印加する前に、他の
メモリ120で継続したDVMの結果ばかりでなくこれ
らの結果を読み出す。
【0061】また、次のバーストを印加する前に、それ
はスキャナ20を新しいバーストに対して適当な接続を
なすように設定する。試験プログラム60が、次のバー
ストが、試験点TP1及びTP3に接続された第二のド
ライバ/検出器を用いずに、試験点TP1及びTP3か
ら切り離されたディジタル電圧計及び第一のドライバ/
検出器をもちいて印加されるべきであると試験プログラ
ム60が指示することを仮定する。これらの接続のすべ
てをなす一つの方法は、全てのリレーをリセットし、次
にこの接続に対する図5のルーチンを実行することであ
る。すなわち、従来の方法でなされたように、スキャナ
をリセットし、初めから開始することができる。しか
し、ある場合には、このような方法は、前の及びこれか
ら来るバーストに共通な接続に置いておくことにより生
じる結果よりもかなり多くのリレー動作を要求するであ
ろう。従って、我々は、各バーストの後に全てのスキャ
ナリレーをリセットすることによるよりもむしろシステ
ムプログラムがスキャナ状態を「増分的に」変化させる
ことを仮定する。
【0062】この増分的な方法は、本発明の技術が用い
られるときに最も有効である。試験は異なるバーストの
結果で分岐するので、与えられたバーストに対して、そ
の接続と前のバーストの接続との差は、試験の一つの使
用から次の使用に変化するであろう。したがって、与え
られた接続に対して、ある試験の実行のリレーの切り替
えを最小にする結合の組は、他の試験の実行のリレーの
切り替えを最小にする組と異なる。しかし、特定のリレ
ーの状態に関する接続を試験が特定する従来の方法は、
このような差を許容するのに適していない。それらの接
続がなされる特定の経路に関してよりもむしろ接続され
るべき最終的な端子に関して試験プログラムが接続を特
定する本発明は、結合の組がバースト間で決定されるシ
ステムに容易に実施され、図5のブロック105に示す
ように、経路を決定するのに以前のリレー状態を考慮に
入れることができるので、本発明は容易にこのような差
を許容する。
【0063】したがって、増分的方法に従って、システ
ムプログラムは、新しい接続の組を従前の接続の組と比
較し、第一の接続(ID=1)が取り消されなければな
らず、計器の線DSVM1.D/S2を試験点TP1に
接続する第三の接続をしなければならないと結論する。
したがって、この方法は、第一の接続で記録されたリレ
ーレジスタのビットをリセットし、それによりその接続
を除去し、その接続が含んだ接続点の使用計数を減少さ
せる。すなわち、接続点V22.A,V22.B,V2
2.D,V22.G及びV22.Hに対する使用計数を
減少する。次に、図5のルーチンを実行し、この第三の
状態を実施するのに適当な結合を見い出す。表9がこの
結果を与える。
【0064】表9.接続表項目、接続3 接続ID=3 第一の接続点 第二の接続点 リレービット V22.A V22.D 2201 V22.D V22.I 2215 適所のこの第三の接続を用いて、次のバーストが印加さ
れる。続いて、試験が完了するまでこの方法で、スキャ
ナ状態が変化し、ベクトルバーストが発生する。
【0065】
【発明の効果】上述した説明を再吟味すると、本発明の
方法が用いられたときは試験を実際上ハードウェアに無
関係になすことができることが明らかとなる。上述した
ように、試験プログラム60は、試験端子及び試験点に
関して接続を特定し、計器又はスキャナ構成のいずれか
が変化したときにどんな変更も必要としない。かくし
て、本発明は本技術分野に重要な進歩を構成する。
【図面の簡単な説明】
【図1】 本発明を用いることのできる型の自動回路試
験器のブロック図である。
【図2】 この種の試験器の一部切り欠き斜視図であ
る。
【図3】 試験器のメモリの内容を選択的に示した図で
ある。
【図4】 試験器が用いることのできる模範的なスキャ
ナと計器カードのブロック図である。
【図5】 本発明を採用した試験器が用いて試験器信号
バーストに対するスキャナ状態を決定できる型のルーチ
ンのフローチャートの一部である。
【図6】 本発明を採用した試験器が用いて試験器信号
バーストに対するスキャナ状態を決定できる型のルーチ
ンのフローチャートの残りの部分である。
【符号の説明】
10 試験器 12 DUT 16 波形発生器 18 ディジタル電圧計 20 スキャナ 22 取り付け具 28 コンピュータ 29 メモリ 30 シーケンサ 32 ピンメモリ 34 スキャナドライバ 44 基板 46 スキャナ基板 60 試験プログラム 62 システムプログラム 65 取り付け具記述ファイル 66 スキャナ記述ファイル 67 計器インターフェイスファイル 68,74 制御回路要素 70 端子デコード表 77 スキャナ接続点接続表 88 計器位置表 96 実行表 98 検索表 118 発見表 124 接続表

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 計器端子を有する異なる型の取り替えで
    きる計器をその中に取り付けるように適合し、かつDU
    Tの試験点への接続を供給する取り付け端子を有する異
    なる型の取り替えできるDUTを含む取り付け具をその
    中に取り付けるように適合し、更に異なる型のスキャナ
    要素をその中に取り付けるように適合した自動回路試験
    器であって、該スキャナ要素がスキャナ接続点と、対を
    なすスキャナ接続点を接続し、計器端子に接続された幾
    つかのスキャナ接続点及び取り付け具端子に接続された
    他のスキャナ接続点を有するスキャナを形成するように
    動作できるスキャナスイッチとを備え、信号バーストを
    特定する命令と、関連する信号バーストの間に指示され
    た計器端子と指示されたDUT試験点との間になされる
    接続を特定する関連する接続の詳細とを含む試験プログ
    ラムを受信するように適合し、それに応答して特定した
    バーストに従ってその中に取り付けられた計器を動作さ
    せる自動回路試験器において、 A)スキャナ要素記述の要素ライブラリを含み、各スキ
    ャナ要素記述がスキャナスイッチの表を含み、各スキャ
    ナスイッチに対して前記スキャナ接続点がそれにより接
    続可能である記憶手段と、 B)現在試験器中にあるスキャナ要素の同一性と、スキ
    ャナスイッチ表と各スイッチに対する計器端子とDUT
    試験点と該スイッチが接続するスキャナ接続点とから成
    るスキャナ記述を発生するDUT試験点接続及び計器端
    子とを表す同定信号を受信するように適合した構成コン
    パイラと、 C)スキャナスイッチにより結合され、指定された計器
    端子から指定されたDUT試験点ヘの経路を形成できる
    スキャナ接続点のシーケンスに対するスキャナ記述を介
    して検索し、それにより見い出された経路を完成させる
    該スキャナスイッチを動作させることによってそれに対
    して応答するための接続の詳細に応答するスキャナドラ
    イバとを備えたことを特徴とする自動回路試験器。
  2. 【請求項2】 A)前記スキャナ要素が、質問信号を受
    信し、それに応答して各要素の同一性を表す同定信号を
    発生するように適合した同定回路を含み、 B)前記構成コンパイラが質問信号を前記スキャナ要素
    に印加する手段を含み、前記構成コンパイラが受信する
    前記同定信号が同定回路が結果として発生する信号であ
    る請求項1記載の自動回路試験器。
JP4271407A 1991-10-10 1992-10-09 スキャナ経路割り当て装置 Pending JPH05264657A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US77608591A 1991-10-10 1991-10-10
US776085 1991-10-10

Publications (1)

Publication Number Publication Date
JPH05264657A true JPH05264657A (ja) 1993-10-12

Family

ID=25106416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4271407A Pending JPH05264657A (ja) 1991-10-10 1992-10-09 スキャナ経路割り当て装置

Country Status (3)

Country Link
JP (1) JPH05264657A (ja)
DE (1) DE4232735A1 (ja)
GB (1) GB2260414A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009168714A (ja) * 2008-01-18 2009-07-30 Hitachi Kokusai Electric Inc 試験装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444716A (en) * 1993-08-30 1995-08-22 At&T Corp. Boundary-scan-based system and method for test and diagnosis
DE10345979A1 (de) * 2003-10-02 2005-05-04 Infineon Technologies Ag Verfahren zum Testen von zu testenden Schaltungseinheiten und Testvorrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009168714A (ja) * 2008-01-18 2009-07-30 Hitachi Kokusai Electric Inc 試験装置

Also Published As

Publication number Publication date
GB2260414A (en) 1993-04-14
GB9219220D0 (en) 1992-10-28
DE4232735A1 (de) 1993-04-15

Similar Documents

Publication Publication Date Title
US5798647A (en) Diagnostic test controller apparatus
US5617430A (en) Testing system interconnections using dynamic configuration and test generation
US6622272B1 (en) Automatic test equipment methods and apparatus for interfacing with an external device
US6449741B1 (en) Single platform electronic tester
JP4608516B2 (ja) モジュール式試験システムに試験モジュールを統合する方法およびモジュール式試験システム
KR100454545B1 (ko) 반도체 테스트 시스템
US4763066A (en) Automatic test equipment for integrated circuits
US6363507B1 (en) Integrated multi-channel analog test instrument architecture providing flexible triggering
EP1610136B1 (en) Test emulator
EP0067496A2 (en) Automatic test system
JPS6120816B2 (ja)
US20030110427A1 (en) Semiconductor test system storing pin calibration data in non-volatile memory
JPS6244618B2 (ja)
US20030182601A1 (en) System and method for integrating hardware switching operations into test executive software
EP0550135B1 (en) Powered testing of mixed conventional/Boundary-Scan Logic
US6721923B2 (en) System and method for generating integrated circuit boundary register description data
US6442725B1 (en) System and method for intelligent analysis probe
US20040181731A1 (en) Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory
US7149943B2 (en) System for flexible embedded Boundary Scan testing
US4174805A (en) Method and apparatus for transmitting data to a predefined destination bus
JPH05264657A (ja) スキャナ経路割り当て装置
CN101084444B (zh) 具有高压功能的管脚电子器件
EP0157028A1 (en) Programmable tester
US7764619B2 (en) Signal routing error reporting
US4647846A (en) Method and means for testing multi-nodal circuits