JPH05267583A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH05267583A JPH05267583A JP6158892A JP6158892A JPH05267583A JP H05267583 A JPH05267583 A JP H05267583A JP 6158892 A JP6158892 A JP 6158892A JP 6158892 A JP6158892 A JP 6158892A JP H05267583 A JPH05267583 A JP H05267583A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- source
- drain
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】配線パタンの変更や拡散不純物濃度を変更せず
に、半導体抵抗素子の抵抗値を可変にすることにある。 【構成】ソース・ドレイン領域１，２とポリシリコンで
形成したゲート８とから成るＭＯＳトランジスタに、コ
ンタクト電極４，５を形成し、アルミ配線３で短絡す
る。更に、コンタクト電極４，５とは独立したコンタク
ト電極６を形成し、アルミ配線７を接続する。これによ
り、ゲート８の印加電圧を変化させるだけで、半導体抵
抗素子の抵抗値を変化させる。
に、半導体抵抗素子の抵抗値を可変にすることにある。 【構成】ソース・ドレイン領域１，２とポリシリコンで
形成したゲート８とから成るＭＯＳトランジスタに、コ
ンタクト電極４，５を形成し、アルミ配線３で短絡す
る。更に、コンタクト電極４，５とは独立したコンタク
ト電極６を形成し、アルミ配線７を接続する。これによ
り、ゲート８の印加電圧を変化させるだけで、半導体抵
抗素子の抵抗値を変化させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に抵抗値可変の半導体抵抗素子を備えた半導体集
積回路装置に関する。
し、特に抵抗値可変の半導体抵抗素子を備えた半導体集
積回路装置に関する。
【０００２】
【従来の技術】従来の半導体集積回路装置は、抵抗値を
調整する必要のあるとき、複数の半導体抵抗素子を配線
接続して行っている。
調整する必要のあるとき、複数の半導体抵抗素子を配線
接続して行っている。
【０００３】図５（ａ），（ｂ）はそれぞれ従来の一例
を説明するための半導体抵抗素子の配線パターン使用前
後の平面図である。図５（ａ）に示すように、従来の半
導体抵抗素子の抵抗値調整前はＰ型もしくはＮ型の不純
物拡散領域またはＰ型もしくはＮ型の不純物を拡散した
ポリシリコン層より成る複数の抵抗体２０と、その抵抗
２０の両端に設けたコンタクト２１と、コンタクト２１
に接続された配線２２とを有している。次に、図５
（ｂ）に示すように、抵抗値の調整にあたっては配線２
３を追加し、複数の抵抗体２０間を接続することによ
り、図５（ａ）で示した構成の抵抗値より小さい抵抗値
の抵抗が得られる。
を説明するための半導体抵抗素子の配線パターン使用前
後の平面図である。図５（ａ）に示すように、従来の半
導体抵抗素子の抵抗値調整前はＰ型もしくはＮ型の不純
物拡散領域またはＰ型もしくはＮ型の不純物を拡散した
ポリシリコン層より成る複数の抵抗体２０と、その抵抗
２０の両端に設けたコンタクト２１と、コンタクト２１
に接続された配線２２とを有している。次に、図５
（ｂ）に示すように、抵抗値の調整にあたっては配線２
３を追加し、複数の抵抗体２０間を接続することによ
り、図５（ａ）で示した構成の抵抗値より小さい抵抗値
の抵抗が得られる。
【０００４】かかる２本の抵抗体２０が同じものとする
と、図５（ｂ）の構成は図５（ａ）の構成の半分の抵抗
値が得られる。また、１個の抵抗体２０の抵抗値はこの
抵抗体２０を構成する半導体領域中の不純物濃度で変化
させることができる。
と、図５（ｂ）の構成は図５（ａ）の構成の半分の抵抗
値が得られる。また、１個の抵抗体２０の抵抗値はこの
抵抗体２０を構成する半導体領域中の不純物濃度で変化
させることができる。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
集積回路装置、特に半導体抵抗素子は、抵抗値を変化さ
せようとすると、複数の抵抗体を接続する配線パターン
を変更するか、あるいは抵抗体の不純物濃度を変化させ
なくてはならない。このため、従来の半導体抵抗素子が
構成された半導体集積回路装置は再設計を行なわない限
り、抵抗値を変化させることが不可能であるという欠点
がある。
集積回路装置、特に半導体抵抗素子は、抵抗値を変化さ
せようとすると、複数の抵抗体を接続する配線パターン
を変更するか、あるいは抵抗体の不純物濃度を変化させ
なくてはならない。このため、従来の半導体抵抗素子が
構成された半導体集積回路装置は再設計を行なわない限
り、抵抗値を変化させることが不可能であるという欠点
がある。
【０００６】本発明の目的は、かかる半導体抵抗素子の
抵抗値を容易に変化させることのできる半導体集積回路
装置を提供することにある。
抵抗値を容易に変化させることのできる半導体集積回路
装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
装置は、Ｐチャネル型またはＮチャネル型の電界効果型
トランジスタを形成するＰ型またはＮ型のソース領域お
よびドレイン領域と、前記Ｐ型またはＮ型のソース領域
およびドレイン領域に挾まれ且つ前記Ｐ型またはＮ型の
ソース領域およびドレイン領域とは逆の導電型のチャネ
ル領域と、前記チャネル領域を反転するために前記チャ
ネル領域上に形成され且つ前記チャネル領域と前記ソー
ス領域およびドレイン領域上の酸化膜を介して形成され
たゲート電極と、前記ソース領域またはドレイン領域の
一方に設けられた第１のコンタクト電極と、前記第１の
コンタクト電極が設けられた前記ソース領域またはドレ
ンイン領域と前記チャネル領域を挾んで形成された前記
ドレイン領域またはソース領域に設けられた前記第１の
コンタクト電極の数に合わせて形成された第２のコンタ
クト電極と、前記ソース領域およびドレイン領域の少な
くとも１個ずつを互いに接続する配線とを備え、前記ソ
ース領域およびドレイン領域の少なくとも１個ずつを接
続する配線を一方の端子且つ前記ソース領域またはドレ
イン領域のいずれか一方のコンタクト電極を他方の端子
とし、前記ゲート電極を抵抗値調整用端子にした半導体
抵抗素子を有して構成される。
装置は、Ｐチャネル型またはＮチャネル型の電界効果型
トランジスタを形成するＰ型またはＮ型のソース領域お
よびドレイン領域と、前記Ｐ型またはＮ型のソース領域
およびドレイン領域に挾まれ且つ前記Ｐ型またはＮ型の
ソース領域およびドレイン領域とは逆の導電型のチャネ
ル領域と、前記チャネル領域を反転するために前記チャ
ネル領域上に形成され且つ前記チャネル領域と前記ソー
ス領域およびドレイン領域上の酸化膜を介して形成され
たゲート電極と、前記ソース領域またはドレイン領域の
一方に設けられた第１のコンタクト電極と、前記第１の
コンタクト電極が設けられた前記ソース領域またはドレ
ンイン領域と前記チャネル領域を挾んで形成された前記
ドレイン領域またはソース領域に設けられた前記第１の
コンタクト電極の数に合わせて形成された第２のコンタ
クト電極と、前記ソース領域およびドレイン領域の少な
くとも１個ずつを互いに接続する配線とを備え、前記ソ
ース領域およびドレイン領域の少なくとも１個ずつを接
続する配線を一方の端子且つ前記ソース領域またはドレ
イン領域のいずれか一方のコンタクト電極を他方の端子
とし、前記ゲート電極を抵抗値調整用端子にした半導体
抵抗素子を有して構成される。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ），（ｂ）はそれぞれ本発明の一
実施例を説明するための半導体抵抗素子の平面図および
その等価回路図である。図１（ａ）に示すように、本実
施例はＮ型シリコン基板（図示省略）中にソース・ドレ
イン領域１及びソース・ドレイン領域２を形成し、これ
らソース・ドレイン領域１，２の片端にアルミニウム配
線３で接続されたコンタクト電極４，５を設ける。ま
た、ソース・ドレイン領域２のコンタクト電極５とは反
対の片端にコンタクト電極６を設け、アルミニウム配線
７を接続する。一方、ソース・ドレイン領域１，２間の
チャネル領域上には、酸化膜を挾んでポリシリコンゲー
ト８を設ける。このゲート８はコンタクト電極９によっ
てアルミニウム配線１０と接続される。
て説明する。図１（ａ），（ｂ）はそれぞれ本発明の一
実施例を説明するための半導体抵抗素子の平面図および
その等価回路図である。図１（ａ）に示すように、本実
施例はＮ型シリコン基板（図示省略）中にソース・ドレ
イン領域１及びソース・ドレイン領域２を形成し、これ
らソース・ドレイン領域１，２の片端にアルミニウム配
線３で接続されたコンタクト電極４，５を設ける。ま
た、ソース・ドレイン領域２のコンタクト電極５とは反
対の片端にコンタクト電極６を設け、アルミニウム配線
７を接続する。一方、ソース・ドレイン領域１，２間の
チャネル領域上には、酸化膜を挾んでポリシリコンゲー
ト８を設ける。このゲート８はコンタクト電極９によっ
てアルミニウム配線１０と接続される。
【０００９】次に、図１（ｂ）に示すように、かかる半
導体抵抗素子の等価回路は簡略化して表わしているが、
ここでは３つの部分抵抗１１と３つの部分ＭＯＳトラン
ジスタ１２および３つの部分抵抗１３とで示している。
まず、アルミニウム配線１０にローレベルの電圧が印加
されている時にアルミニウム配線３，７間へ電圧を印加
した場合、ポリシリコンゲート８直下のチャネルは閉じ
ている。すなわち、部分ＭＯＳトランジスタ１２はオフ
しているので、電流はソース・ドレイン領域２中、つま
り等価回路中の部分抵抗１１を流れる。この部分抵抗１
１の抵抗値及び部分抵抗１３の抵抗値を等しくＲとすれ
ば、かかる半導体抵抗素子の抵抗値は３Ｒとなる。次
に、アルミニウム配線１０にハイレベルの電圧を印加す
ると、ポリシリコンゲート８直下のチャネルが開く。す
なわち、等価回路中の部分ＭＯＳトランジスタ１２がオ
ンするので、電流はソース・ドレイン領域１および２
中、つまり等価回路中の部分抵抗１１及び部分抵抗１３
中を流れる。この時の半導体抵抗素子の抵抗値は１．５
Ｒとなる。要するに、ポリシリコンゲート８の電位を変
化させることにより、アルミニウム配線３および７間の
抵抗値が１．５Ｒと３Ｒの間で変化する。
導体抵抗素子の等価回路は簡略化して表わしているが、
ここでは３つの部分抵抗１１と３つの部分ＭＯＳトラン
ジスタ１２および３つの部分抵抗１３とで示している。
まず、アルミニウム配線１０にローレベルの電圧が印加
されている時にアルミニウム配線３，７間へ電圧を印加
した場合、ポリシリコンゲート８直下のチャネルは閉じ
ている。すなわち、部分ＭＯＳトランジスタ１２はオフ
しているので、電流はソース・ドレイン領域２中、つま
り等価回路中の部分抵抗１１を流れる。この部分抵抗１
１の抵抗値及び部分抵抗１３の抵抗値を等しくＲとすれ
ば、かかる半導体抵抗素子の抵抗値は３Ｒとなる。次
に、アルミニウム配線１０にハイレベルの電圧を印加す
ると、ポリシリコンゲート８直下のチャネルが開く。す
なわち、等価回路中の部分ＭＯＳトランジスタ１２がオ
ンするので、電流はソース・ドレイン領域１および２
中、つまり等価回路中の部分抵抗１１及び部分抵抗１３
中を流れる。この時の半導体抵抗素子の抵抗値は１．５
Ｒとなる。要するに、ポリシリコンゲート８の電位を変
化させることにより、アルミニウム配線３および７間の
抵抗値が１．５Ｒと３Ｒの間で変化する。
【００１０】図２は図１（ａ），（ｂ）におけるＭＯＳ
トランジスタの電流・電圧特性図である。図２に示すよ
うに、実際のＭＯＳトランジスタはゲート電圧ＶG を高
くしても、ドレイン電流ＩD はソース・ドレイン間電圧
ＶSDで決まる或る有限の値を持った電流・電圧特性を示
す。すなわち、ＭＯＳトランジスタがオンしている時で
も等価的な抵抗として働いている。
トランジスタの電流・電圧特性図である。図２に示すよ
うに、実際のＭＯＳトランジスタはゲート電圧ＶG を高
くしても、ドレイン電流ＩD はソース・ドレイン間電圧
ＶSDで決まる或る有限の値を持った電流・電圧特性を示
す。すなわち、ＭＯＳトランジスタがオンしている時で
も等価的な抵抗として働いている。
【００１１】図３（ａ），（ｂ）は本発明の他の実施例
を説明するための半導体抵抗素子の平面図およびその等
価回路図である。図３（ａ）に示すように、本実施例は
前述した一実施例と比べソース・ドレイン領域１および
２上のコンタクト電極５および１４，１５の位置や形状
及びアルミニウム配線３，７，１０のパタンを変更して
いる。尚、１９はコンタクト間距離を表わす。
を説明するための半導体抵抗素子の平面図およびその等
価回路図である。図３（ａ）に示すように、本実施例は
前述した一実施例と比べソース・ドレイン領域１および
２上のコンタクト電極５および１４，１５の位置や形状
及びアルミニウム配線３，７，１０のパタンを変更して
いる。尚、１９はコンタクト間距離を表わす。
【００１２】また、図３（ｂ）に示すように、ここでは
図３（ａ）の等価回路を簡略化して示しており、実効Ｍ
ＯＳトランジスタ１７，等価抵抗１８およびソース・ド
レイン領域抵抗１６で表わされる。まず、アルミニウム
配線１０にローレベルの電圧を印加している場合は、実
効ＭＯＳトランジスタ１７がオフしているため、アルミ
ニウム配線３，７間に現われる抵抗値はコンタクト間距
離１９によって変化するソース・ドレイン領域抵抗１６
の値となる。この抵抗値をＲ1 とする。次に、アルミニ
ウム配線１０にハイレベルの電圧を印加すると、実効Ｍ
ＯＳトランジスタ１７がオンするため、そのオン抵抗１
８の抵抗値をＲONとすると、アルミニウム配線３，７間
に現われる抵抗値は、
図３（ａ）の等価回路を簡略化して示しており、実効Ｍ
ＯＳトランジスタ１７，等価抵抗１８およびソース・ド
レイン領域抵抗１６で表わされる。まず、アルミニウム
配線１０にローレベルの電圧を印加している場合は、実
効ＭＯＳトランジスタ１７がオフしているため、アルミ
ニウム配線３，７間に現われる抵抗値はコンタクト間距
離１９によって変化するソース・ドレイン領域抵抗１６
の値となる。この抵抗値をＲ1 とする。次に、アルミニ
ウム配線１０にハイレベルの電圧を印加すると、実効Ｍ
ＯＳトランジスタ１７がオンするため、そのオン抵抗１
８の抵抗値をＲONとすると、アルミニウム配線３，７間
に現われる抵抗値は、
【００１３】
【００１４】となる。すなわち、アルミニウム配線１０
に印加する電圧によってアルミニウム配線３，７間に現
われる抵抗値が
に印加する電圧によってアルミニウム配線３，７間に現
われる抵抗値が
【００１５】
【００１６】の間で変化する。
【００１７】図４は図３（ａ），（ｂ）におけるＭＯＳ
トランジスタのゲート電圧による抵抗値変化の様子を現
わす特性図である。図４に示すように、この特性はアル
ミニウム配線１０のゲート電圧の変化に伴う抵抗値の変
化を示している。本実施例ではＭＯＳトランジスタがオ
ンした時の電流はコンタクト電極１４，１５の対向長を
ゲート幅とするＭＯＳトランジスタのオン電流にほぼ等
しく、見積もりが簡単であり、容易且つ安定した設計を
実現できる。
トランジスタのゲート電圧による抵抗値変化の様子を現
わす特性図である。図４に示すように、この特性はアル
ミニウム配線１０のゲート電圧の変化に伴う抵抗値の変
化を示している。本実施例ではＭＯＳトランジスタがオ
ンした時の電流はコンタクト電極１４，１５の対向長を
ゲート幅とするＭＯＳトランジスタのオン電流にほぼ等
しく、見積もりが簡単であり、容易且つ安定した設計を
実現できる。
【００１８】
【発明の効果】以上説明したように、本発明の半導体集
積回路装置は、半導体抵抗素子としてＭＯＳトランジス
タの構造を用いることにより、半導体基板の不純物濃度
を変更したり、あるいは配線パタンを変更することな
く、ゲート電圧を変化させるだけで抵抗値を変化させら
れるという効果がある。
積回路装置は、半導体抵抗素子としてＭＯＳトランジス
タの構造を用いることにより、半導体基板の不純物濃度
を変更したり、あるいは配線パタンを変更することな
く、ゲート電圧を変化させるだけで抵抗値を変化させら
れるという効果がある。
【図１】本発明の一実施例を説明するための半導体抵抗
素子の平面およびその等価回路を表わす図である。
素子の平面およびその等価回路を表わす図である。
【図２】図１におけるＭＯＳトランジスタの電流・電圧
特性図である。
特性図である。
【図３】本発明の他の実施例を説明するための半導体抵
抗素子の平面およびその等価回路を表わす図である。
抗素子の平面およびその等価回路を表わす図である。
【図４】図３におけるＭＯＳトランジスタのゲート電圧
による抵抗変化の様子を表わす特性図である。
による抵抗変化の様子を表わす特性図である。
【図５】従来の一例を説明するための半導体抵抗素子の
配線パターン使用前後の平面図である。
配線パターン使用前後の平面図である。
１，２ ソース・ドレイン領域 ３，７，１０ アルミニウム配線 ４〜６，９，１４，１５ コンタクト電極 ８ ポリシリコンゲート １１，１３ 部分抵抗 １２ 部分ＭＯＳトランジスタ １６ ソース・ドレイン領域抵抗 １７ 実効ＭＯＳトランジスタ １８ 等価抵抗 １９ コンタクト間距離
Claims (1)
- 【請求項１】 Ｐチャネル型またはＮチャネル型の電界
効果型トランジスタを形成するＰ型またはＮ型のソース
領域およびドレイン領域と、前記Ｐ型またはＮ型のソー
ス領域およびドレイン領域に挾まれ且つ前記Ｐ型または
Ｎ型のソース領域およびドレイン領域とは逆の導電型の
チャネル領域と、前記チャネル領域を反転するために前
記チャネル領域上に形成され且つ前記チャネル領域と前
記ソース領域およびドレイン領域上の酸化膜を介して形
成されたゲート電極と、前記ソース領域またはドレイン
領域の一方に設けられた第１のコンタクト電極と、前記
第１のコンタクト電極が設けられた前記ソース領域また
はドレンイン領域と前記チャネル領域を挾んで形成され
た前記ドレイン領域またはソース領域に設けられた前記
第１のコンタクト電極の数に合わせて形成された第２の
コンタクト電極と、前記ソース領域およびドレイン領域
の少なくとも１個ずつを互いに接続する配線とを備え、
前記ソース領域およびドレイン領域の少なくとも１個ず
つを接続する配線を一方の端子且つ前記ソース領域また
はドレイン領域のいずれか一方のコンタクト電極を他方
の端子とし、前記ゲート電極を抵抗値調整用端子にした
半導体抵抗素子を有することを特徴とする半導体集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158892A JPH05267583A (ja) | 1992-03-18 | 1992-03-18 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158892A JPH05267583A (ja) | 1992-03-18 | 1992-03-18 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267583A true JPH05267583A (ja) | 1993-10-15 |
Family
ID=13175463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6158892A Pending JPH05267583A (ja) | 1992-03-18 | 1992-03-18 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267583A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2851330A1 (de) * | 1977-11-29 | 1979-06-07 | Asahi Chemical Ind | Magnetoresistives halbleiterelement |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931058A (ja) * | 1982-08-13 | 1984-02-18 | Mitsubishi Electric Corp | 可変抵抗素子 |
-
1992
- 1992-03-18 JP JP6158892A patent/JPH05267583A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931058A (ja) * | 1982-08-13 | 1984-02-18 | Mitsubishi Electric Corp | 可変抵抗素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2851330A1 (de) * | 1977-11-29 | 1979-06-07 | Asahi Chemical Ind | Magnetoresistives halbleiterelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3855610A (en) | Semiconductor device | |
| JP2609619B2 (ja) | 半導体装置 | |
| JP4346322B2 (ja) | 半導体装置 | |
| JPH06104438A (ja) | 薄膜トランジスタ | |
| JPS6043693B2 (ja) | 駆動回路 | |
| JP3555680B2 (ja) | 半導体装置 | |
| KR100592406B1 (ko) | 액정 표시 장치의 입출력 보호 회로 | |
| JPH02226808A (ja) | 過電流保護機能付きパワーｍｏｓｆｅｔ | |
| JPH06275826A (ja) | 半導体装置 | |
| JP2956181B2 (ja) | 抵抗素子を有する半導体装置 | |
| JPH0319231Y2 (ja) | ||
| JPH02226407A (ja) | 過電流保護機能付きパワーｍｏｓｆｅｔ | |
| JPH053289A (ja) | 電力用半導体装置 | |
| KR970053847A (ko) | 반도체 장치용 정전기 방지회로 및 그 제조방법 | |
| JP2859029B2 (ja) | 高耐圧ｍｏｓトランジスタの出力保護装置 | |
| JPS59215766A (ja) | Ｍｏｓ集積回路装置 | |
| JP2001053152A (ja) | 半導体集積回路装置 | |
| JP2678092B2 (ja) | 半導体装置 | |
| JPS6342532Y2 (ja) | ||
| JPS6259464B2 (ja) | ||
| JPS60244058A (ja) | 半導体集積回路装置 | |
| JPH03116969A (ja) | 半導体集積回路装置 | |
| JPH05198801A (ja) | 半導体装置 | |
| JPH053287A (ja) | 半導体装置 | |
| JPS6043673B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980526 |