JPH05268267A - 伝送路バッファ量制御方式 - Google Patents

伝送路バッファ量制御方式

Info

Publication number
JPH05268267A
JPH05268267A JP6363992A JP6363992A JPH05268267A JP H05268267 A JPH05268267 A JP H05268267A JP 6363992 A JP6363992 A JP 6363992A JP 6363992 A JP6363992 A JP 6363992A JP H05268267 A JPH05268267 A JP H05268267A
Authority
JP
Japan
Prior art keywords
unit
buffer
reception
initial
sequence information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6363992A
Other languages
English (en)
Inventor
Kenichi Ishikawa
健一 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6363992A priority Critical patent/JPH05268267A/ja
Publication of JPH05268267A publication Critical patent/JPH05268267A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 ローカルエリアネットワークにおける伝送デ
ータのバッファ量制御方式に関し、該バッファ量制御方
式の構成を明確にすることを目的とする。 【構成】 受信パケットデータの蓄積および読み出しを
行う受信バッファ15を制御するために、初期受信パケッ
トのシーケンス情報を保持するラッチ部と、前記初期シ
ーケンス情報にバッファ量設定情報を加算する加算部
と、該加算部の加算値と前記シーケンス情報を比較する
比較部を備えたバッファ量制御部16を設け、前記受信バ
ッファ15に対する初期読み出しアドレスとして前記ラッ
チ部の出力をもちい、且つ読み出し開始タイミングには
前記比較部の出力をもちい、伝送路におけるパケットの
欠落等による受信バッファ遅延の変動を回避するように
構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ローカルエリアネット
ワークにおける伝送データのバッファ量制御方式に関す
るものである。
【0002】
【従来の技術】ローカルエリアネットワーク(LAN)
といった高速・大容量の伝送路をもちい、複数からなる
収容回線データをパケット多重化して伝送するシステム
のバッファ量制御方式では、多重化装置(ノード)に搭
載されるラインセット部(LS部)において、受信デー
タのフォーマット変換および伝送路ジッタの吸収を行う
ために受信データのバッファ量の制御を行う。
【0003】このバッファ量制御方式は、伝送路を二重
化構成とした場合におけるルート選択といった二重化伝
送路の切り換えを行うものが広く用いられている。図7
は、従来のノードの構成を示す図である。図7におい
て、20a,20b は二重化構成の伝送路であり、20a は例え
ば現用系の第0伝送路であり、20b は例えば予備系の第
1伝送路である。
【0004】また、21はノード(多重化装置)であり、
二重化構成の共通部22a,22b およびラインセット部23を
有する。まだ、該ラインセット部23には、二重化構成の
受信バッファ部24a,24b と二者択一のセレクタ25と回線
(例えば端末装置)へのデータを送出するドライバ26を
備えている。
【0005】図7に示すように従来のノードは、両系を
構成する第0伝送路20a および第1伝送路20a 上のデー
タを入力し、このノード21の共通部22a,22b を介して該
データを受信バッファ部24a および受信バッファ部24b
に蓄える。
【0006】そして、受信バッファ部24a と受信バッフ
ァ部24b に蓄えられてデータの中の何れかをセレクタ25
において選択してドライバ26に加え、ドライバ26で所定
のフォーマットや電気レベルに変換して回線(例えば端
末装置)へ送出を行う。
【0007】このように、伝送路およびノードの主要部
を二重化構成にして両系の伝送路を逆方向に同時運用
し、且つ回線データの多重化方式にパケット多重化方式
を採用した高信頼度LANの伝送路切り換えのラインセ
ット部23では、パケットのシーケンス番号を使用して無
瞬断で行う方式が大枠で採用されているが、受信バッフ
ァ部24a,24b の初期読み出し制御であるバッファ量制御
方式の具体的な内容については決められたものがなく不
明確であった。
【0008】
【発明が解決しようとする課題】従って、受信バッファ
の初期読み出し制御であるバッファ量制御方式の構成を
明確化することが必要になるという課題がある。
【0009】本発明は、受信バッファのバッファ量制御
方式の構成を明確にすることを目的とする。
【0010】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、受信パケットデータの蓄積および読み出
しを行う受信バッファ15を制御するために、初期受信パ
ケットのシーケンス情報を保持するラッチ部61と、前記
初期シーケンス情報にバッファ量設定情報を加算する加
算部62と、該加算部62の加算値と前記シーケンス情報を
比較する比較部63を備えたバッファ量制御部16を設け、
前記受信バッファ15に対する初期読み出しアドレスとし
て前記ラッチ部61の出力をもちい、且つ読み出し開始タ
イミングには前記比較部63の出力をもちい、伝送路にお
けるパケットの欠落等による受信バッファ遅延の変動を
回避するように構成する。
【0011】また、受信パケットデータの蓄積および読
み出しを行う受信バッファ部を第1受信バッファ部20a
と第2受信バッファ部20b の二重化構成にした系制御の
ために、両系の初期受信パケットのシーケンス情報を保
持するラッチ部64a,64b と、該ラッチ部64a,64b が保持
した初期シーケンス情報にバッファ量設定情報を加算す
る加算部65a,65b と、該加算部65a,65b の加算値と前記
ラッチ部64a,64b が保持した初期シーケンス情報を比較
する比較部66a,66b と、前記ラッチ部64a,64bから出力
される両系の初期シーケンス情報を比較し、第1受信バ
ッファ部20a と第2受信バッファ部20b の初期読み出し
アドレスとして値の若い方のシーケンス情報を選択する
比較・選択部67と、前記両系の比較部66a,66b の出力を
監視し、一致時に両系の前記第1受信バッファ部20a と
第2受信バッファ部20b の読み出し開始タイミングを出
力するアンド部68を備えたバッファ量制御部16を設け、
前記比較・選択部67において、両系から受信した受信パ
ケットの位相差分のパケット量を片系の受信バッファに
おいて多く蓄積して受信データの位相吸収を行った初期
読み出しアドレスを生成し、両系の一重障害に対する無
瞬断のデータ切り替えを可能になるように構成する。
【0012】
【作用】本発明は図1に示すごとく、受信パケットデー
タの蓄積と読み出しを行うための受信バッファ15を制御
するためのバッファ量制御部16において、初期受信パケ
ットのシーケンス情報をラッチ部61に保持し、加算部62
において前記初期シーケンス情報にバッファ量設定情報
を加算し、そして、比較部63において加算部62の加算値
と前記シーケンス情報を比較するようにしている。
【0013】また、受信パケットデータの蓄積と読み出
しを行うための二重化構成の第1受信バッファ部20a と
第2受信バッファ部20b を制御するためのバッファ量制
御部16において、両系の初期受信パケットのシーケンス
情報をラッチ部64a,64b に保持し、加算部65a,65b にお
いて前記初期シーケンス情報にバッファ量設定情報を加
算し、そして、比較部66a,66b において加算部65a,65b
の加算値と前記シーケンス情報とを比較し、更に、比較
・選択部67で第1受信バッファ部20a と第2受信バッフ
ァ部20b の初期読み出しアドレスとして値の若い方のシ
ーケンス情報を選択し、アンド部68で前記両系の比較部
66a,66b からの出力を監視し、両系の前記第1受信バッ
ファ部20a と第2受信バッファ部20b の読み出し開始タ
イミングを出力するようにしている。
【0014】従って、前記受信バッファ15に対する初期
読み出しアドレスとして前記ラッチ部61の出力をもち
い、且つ読み出し開始タイミングには前記比較部63の出
力をもちいることにより、伝送路におけるパケットの欠
落等による受信バッファのバッファ遅延の変動を回避す
ることができる。
【0015】さらに、比較・選択部67において、両系か
ら受信した受信パケットの位相差分のパケット量を片系
の受信バッファで多く蓄積して受信データの位相吸収を
行うように初期読み出しアドレスを生成することによ
り、両系の一重障害に対する無瞬断のデータ切り替えを
可能にする。
【0016】
【実施例】以下、図1〜図6により本発明の実施例を説
明する。図1は本発明の第1実施例の回路を示す図であ
り、図2は図1のバッファ量制御部の構成を示す図であ
り、図3は図1の受信バッファのメモリマッピングを示
す図である。
【0017】図1において、10は受信バッファ部であ
り、FIFOメモリ11とシーケンス抽出部12とCRCチ
エック部13とパリティ発生部14と受信バッファ15とフラ
グ抽出部18とパリティチエック部19を備える。
【0018】また、16はラッチ部61と加算部62と比較部
63とを有したバッファ量制御部であり、17は読み出しア
ドレス(RAdd)を出力するカウンタである。図1と
図2に示すように、伝送路から受信パケット(受信PK
T)を受け取ると、受信パケットはデータとヘッダ領域
(本例ではシーケンス番号(Seq)に相当)に分離さ
れ、データは伝送路クロックからラインセット部のLS
クロックへ乗せ替えするため、一旦はFIFOメモリ11
を経由してパリティ発生部14でつくられたパリティ信号
とともに、先の受信パケットのシーケンス番号(Se
q)を書き込みアドレス(WAdd)として、且つLS
クロックをライトイネーブル(WE)として受信バッフ
ァ15に書き込む。
【0019】なお、シーケンス番号(Seq)はシーケ
ンス抽出部12でヘッダ領域から抽出され、受信バッファ
15の書き込みアドレス(WAdd)として次のパケット
を受信するまで保持される。
【0020】また、CRCチエック部13で受信パケット
のCRCチエックを行い、当該パケットの有効性を示す
フラグ情報として受信バッファ15内の当該データに対応
したアドレスに書き込む。
【0021】バッファ量制御部16では、受信されたシー
ケンス番号(Seq)を監視し、最初に受信したパケッ
トのシーケンス番号(Seq)をラッチ部61に保持し、
該ラッチ部61の保持結果とバッファ量( 初期蓄積量) を
加算部62で加算演算することにより、受信バッファ15の
読み出しを開始するためのタイミングとなるパケットの
シーケンス番号(Seq)を決定する。
【0022】その後、期待のパケットを受信すると、加
算部62で加算演算されたシーケンス番号(Seq)と期
待の受信パケットのシーケンス番号(Seq)が比較部
63で比較されて一致をとられ、該一致結果が受信バッフ
ァ15を読み出すためのカウンタ17のイネーブル(EN)
への出力となり、カウンタ17は初期受信のシーケンス番
号Seqからカウントを開始する。
【0023】次に、カウンタ17が動作を開始して読み出
しアドレス(RAdd)を受信バッファ15に加えられる
と、受信バッファ15に蓄積されたデータは読み出されて
受信データとなり、該受信データはフラグ抽出部18とパ
リティチエック部19にも加えられる。
【0024】フラグ抽出部18では受信データが読み出し
たこを示すフラグを抽出してSEL1をつくり、パリテ
ィチエック部19では読み出しデータのパリティチエック
結果のSEL2 を送出する。
【0025】以上の動作により、図3に示すごとく、受
信バッファ15内のデータは予め設定されたバッファ量
(初期値)に自動的にセットされ、PKT(Seq:0
1)、PKT(Seq:02)、空き(PKT欠落)、
PKT(Seq:04)、PKT(Seq:05)・・
・PKT(Seq:FF)の順に受信されて受信バッフ
ァ15に書き込まれた場合に、初期設定のバッファ量が4
PKTであれば、書き込みバッファ量が4PKTに達す
ると受信バッファ15からの読み出しを開始する。即ち、
受信パケットが制御中に欠落してもバッファ遅延量は常
に一定になる。
【0026】図4は本発明の第2実施例の回路を示す図
であり、図1と同一記号は同一機能であり、詳細説明を
略する。また、図5は図4に示すバッファ量制御部の構
成を示す図であり、図6は図4の受信バッファのメモリ
マッピングを示す図である。
【0027】図4において、20a と20b は図1に示した
受信バッファ部10を二重化構成にした第1受信バッファ
部と第2受信バッファ部である。21はフラグ制御部であ
り、受信バッファ20a,20b の両系からのSEL1および
SEL2の信号をもとに受信データの切替え信号を出力
する。22はセレクタであり、フラグ制御部21からの切替
え信号により受信データの切り替えを行う。
【0028】なお、16はバッファ量制御部であり、二重
化構成にしたラッチ部64a,64b と加算部65a,65b と比較
部66a,66b および比較・選択部67とアンド部68を備え
る。また、17は図1と同一のカウンタである。
【0029】図4に示すように、受信バッファ部を第1
受信バッファ部20a と第2受信バッファ20b の二重化構
成にし、またルート選択機能を追加した場合、バッファ
量制御部16において図1の一重化時と同様に、両系に対
して初期に受信したSeq#0とSeq#1をラッチ部
64a,64b に先ず保持し、該ラッチ部64a,64b の保持結果
と初期値であるバッファ量を加算部65a,65b で加算す
る。
【0030】その後、期待のパケットが受信されると、
加算部65a,65b の加算結果のシーケンス番号と期待のパ
ケットのSeq#0、Seq#1が比較部66a,66b で比
較され、両系の一致をアンド部68で演算する。該一致結
果が受信バッファ15を読み出すカウンタ17のイネーブル
(EN)への出力となる。
【0031】また、ラッチ部64a,64b が保持する初期受
信のSeq番号に対する両系の比較・選択を比較・選択
部67で行い、初期受信のSeq番号の若い方をカウンタ
17のデータ(D)に加える。
【0032】この結果、カウンタ17は初期受信のSeq
番号からカウントを開始して読み出しアドレス(RAd
d)を出力し、第1受信バッファ部20a と第2受信バッ
ファ部20b に対する読み出しを開始する。
【0033】ルート選択については、図4に示す如く、
第1受信バッファ部20a と第2受信バッファ部20b から
の読み出しデータのフラグ情報であるSEL1と読み出
しデータ(バイト単位)のパリティチエック結果のSE
L2をフラグ制御部21に加えて、SEL1 はフレーム(
パケット) 単位のSEL2でバイト単位の受信データの
切り換え調停(優先度:バイト>フレーム)を行い、受
信データをセレクタ22においてフラグ制御部21からの調
停信号をもとにリアルタイムに受信データの切り換えを
行う。
【0034】上記の図4と図5の動作により、図6に示
すごとく、第1受信バッファ部20aと第2受信バッファ
部20b のデータは予め設定されたバッファ量(初期値)
に自動的にセットされる。
【0035】#0 系は、PKT(Seq:01), PK
T(Seq:02), 空き(PKT欠落), PKT(S
eq:04), PKT(Seq:05)・・・PKT
(Seq:FF)の順に受信されて第1受信バッファ部
20a に書き込まれ、また、#1系は、空き、PKT(S
eq:01), 空き(PKT欠落), PKT(Seq:
03), PKT(Seq:04)・・・PKT(Se
q:FF)と受信されて第1受信バッファ20a に書き込
まれた場合に、初期設定のバッファ量が4PKTであれ
ば、書き込み受信パケットが4PKTに達すると受信バ
ッファ15から読み出しが行われる。
【0036】即ち、第1受信バッファ部20a と第2受信
バッファ部20b の読み出しは両系同一のアドレスから行
うことからデータの位相は随時一致しているため、一重
障害による受信データは無瞬断で切り換えることが可能
になる。
【0037】しかし、伝送路上で発生したパケット伝送
遅延の位相差により、遅延が少ない系(図では#0系)
のバッファ量(初期蓄積量)は位相差分が多くセットさ
れ、読み出し開始は遅延の多い系(図では#1系)に合
わせて行われる。
【0038】
【発明の効果】以上の説明から明らかなように本発明に
よれば、伝送路およびノードの主要部を二重化構成に
し、両系の伝送路を同時に運用(逆方向)し、回線デー
タの多重化方式をパケット多重化方式を採用するLAN
等のラインセット部における伝送遅延量の変動を抑える
ことにより、LANを含むネットワーク設計の容易化の
一助になる。
【0039】また、二重化伝送路の切り換えが無瞬断で
行えることにより、高信頼のネットワークの構築が可能
になるという効果を奏する。
【図面の簡単な説明】
【図1】 本発明の第1実施例の回路を示す図である。
【図2】 図1に示すバッファ量制御部の構成を示す図
である。
【図3】 図1の受信バッファのメモリマッピングを示
す図である。
【図4】 本発明の第2実施例の回路を示す図である。
【図5】 図4に示すバッファ量制御部の構成を示す図
である。
【図6】 図4の受信バッファのメモリマッピングを示
す図である。
【図7】 従来のノードの構成を示す図である。
【符号の説明】
15は受信バッファ 16はバッファ量制御部 20a は第1受信バッファ部 20b は第2受信バッファ部 61,64a,64bはラッチ部 62,65a,65bは加算部 63,66a,66bは比較部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 受信パケットデータの蓄積および読み出
    しを行う受信バッファ(15)を制御するために、 初期受信パケットのシーケンス情報を保持するラッチ部
    (61)と、 前記初期シーケンス情報にバッファ量設定情報を加算す
    る加算部(62)と、 該加算部(62)の加算値と前記シーケンス情報を比較する
    比較部(63)を備えたバッファ量制御部(16)を設け、 前記受信バッファ(15)に対する初期読み出しアドレスと
    して前記ラッチ部(61)の出力をもちい、且つ読み出し開
    始タイミングには前記比較部(63)の出力をもちい、伝送
    路におけるパケットの欠落等による受信バッファ15にお
    ける遅延の変動を回避するようにしたことを特徴とする
    伝送路バッファ量制御方式。
  2. 【請求項2】 受信パケットデータの蓄積および読み出
    しを行う受信バッファ部を第1受信バッファ部(20a) と
    第2受信バッファ部(20b) の二重化構成にした系制御の
    ために、 両系の初期受信パケットのシーケンス情報を保持するラ
    ッチ部(64a,64b) と、 該ラッチ部(64a,64b) が保持した初期シーケンス情報に
    バッファ量設定情報を加算する加算部(65a,65b) と、 該加算部(65a,65b) の加算値と前記ラッチ部(64a,64b)
    が保持した初期シーケンス情報を比較する比較部(66a,6
    6b) と、 前記ラッチ部(64a,64b) から出力される両系の初期シー
    ケンス情報を比較し、第1受信バッファ部(20a) と第2
    受信バッファ部(20b) の初期読み出しアドレスとして値
    の若い方のシーケンス情報を選択する比較・選択部(67)
    と、 前記両系の比較部(66a,66b) の出力を監視し、一致時に
    両系の前記第1受信バッファ部(20a) と第2受信バッフ
    ァ部(20b) の読み出し開始タイミングを出力するアンド
    部(68)を備えたバッファ量制御部(16)を設け、 前記比較・選択部(67)において、両系から受信した受信
    パケットの位相差分のパケット量を片系の受信バッファ
    において多く蓄積して受信データの位相吸収を行った初
    期読み出しアドレスを生成し、両系の一重障害に対する
    無瞬断のデータ切り替えを可能にしたことを特徴とする
    請求項1記載の伝送路バッファ量制御方式。
JP6363992A 1992-03-19 1992-03-19 伝送路バッファ量制御方式 Withdrawn JPH05268267A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6363992A JPH05268267A (ja) 1992-03-19 1992-03-19 伝送路バッファ量制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6363992A JPH05268267A (ja) 1992-03-19 1992-03-19 伝送路バッファ量制御方式

Publications (1)

Publication Number Publication Date
JPH05268267A true JPH05268267A (ja) 1993-10-15

Family

ID=13235132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6363992A Withdrawn JPH05268267A (ja) 1992-03-19 1992-03-19 伝送路バッファ量制御方式

Country Status (1)

Country Link
JP (1) JPH05268267A (ja)

Similar Documents

Publication Publication Date Title
CA2006321C (en) Packet congestion control method and packet switching equipment
JP2577539B2 (ja) ブリッジ
US5301193A (en) Delay distortion suppressing system for ATM communication system
CA2042037C (en) Multiple access system for a communication network
RU2142646C1 (ru) Система для мультиплексирования/демультиплексирования данных межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи
US6535479B1 (en) Hitless switching system of ATM switch apparatus in which discard priority control is stopped
WO2000067519A1 (en) Buffer management method and apparatus
US20050083837A1 (en) Transmission system
JP3681587B2 (ja) セル分解装置、セル分解方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
US6061352A (en) ATM cell receiver system with source clock recovery
JPH05268267A (ja) 伝送路バッファ量制御方式
JPH08181699A (ja) Atm交換装置
JP3584853B2 (ja) パケット交換機、パケット交換方法
JP3134702B2 (ja) 通信制御装置及びその制御方法
JP2685082B2 (ja) Stm信号とatm信号の変換/逆変換方式
JPH08237254A (ja) Oamセル挿入装置
JP3310495B2 (ja) 無瞬断バーチャルパス切替えシステム
JP2842379B2 (ja) 同期制御装置及び同期制御方法
JP2806766B2 (ja) セル入出力回線収容装置および系切替制御方法
JP2845726B2 (ja) 非同期伝送モードの通信網における定ビットレート情報伝送の回線接続通知処理方法と装置
JPH09224039A (ja) 遅延優先制御バッファの無瞬断切替装置及び切替方法
JP3331399B2 (ja) ローカルエリアネットワーク
JP2900878B2 (ja) セルバッファ制御方式
JPH05244186A (ja) Atm/stm変換回路
KR0175571B1 (ko) 순방향 성능감시 운용 및 유지보수 셀 생성방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608